Здравствуйте, гость ( Вход | Регистрация )

 
Ответить в эту темуОткрыть новую тему
> Q-Bus (LSI-11 Bus) МПИ
 
SuperMax
сообщение 22.3.2015, 0:38
Сообщение #1


Администратор
*****

Группа: Root Admin
Сообщений: 5 666
Регистрация: 7.1.2006
Из: Красноярск
Пользователь №: 1



Q-Bus (также известная как LSI-11 Bus) — одна из разновидностей шин, применяемых в компьютерах PDP-11 и MicroVAX фирмы Digital Equipment Corporation.

Q-Bus являлась удешевленным вариантом шины Unibus и использовала мультиплексирование, так что линии данных и адреса использовали те же самые контакты. Это позволяло как уменьшить размер так и удешевить конструкцию, при сохранении практически такой же функциональности.

Спустя некоторое время адресное пространство шины было увеличено с 16 до 18 и далее до 22 бит. Также были добавлены режимы пересылки блоков данных.



Технические особенности
Также как и Unibus, Q-Bus использует:

  • Ввод-вывод с отображением на память
  • Адресацию с точностью до байта
  • Строгие отношения главный-подчинённый на шине
  • Асинхронный протокол взаимодействия
Ввод-вывод с отображением на память означает, что при обмене данными между любыми двумя устройствами на шине, такими как ЦП, память, порты ввода-вывода, используются одни и те же протоколы. На шине Unibus специальный блок адресов был выделен для устройств ввода-вывода. В Q-Bus это соглашение упростили, введя дополнительный сигнал (изначально назывался BBS7 Bus Bank Select 7, позднее получил более общее название BBSIO, Bus Bank Select I/O, в МПИВН ВВ или ВУ), который выбирает блок адресов, предназначенных для устройств ввода-вывода.

Адресацию с точностью до байта означает, что минимальной адресуемой единицей на шине является 8-ми битный байт. Операция чтения на шине всегда происходит пословно по четному адресу (AD0=0) и ненужный байт просто отбрасывается. При записи байта адресная линия AD0 используется специальным образом, в качестве индексной — для указания смещения в передаваемом слове к передаваемому байту. При AD0=0 байт передаётся по линиям AD0 - AD7 и должен быть записан в младший байт адресуемого слова, тогда как при AD0=1 байт передаётся по линиям AD8 - AD15 и должен быть записан в старший байт адресуемого слова. Существует специальная линия — WTBT (на МПИБАЙТ или ПЗП), обозначающая что происходит операция записи только одного байта слова. При записи целого слова (WTBT=0) состояние адресной линии AD0 игнорируется. При работе программы - все 16-битные операции (операции со словом) могут обращаться только по чётным адресам, а 16-битная операция по нечётному адресу, в зависимости от типа процессора, или вызывает прерывание особого вида (ошибка шины), или осуществляется по чётному адресу.

Строгие отношения главный-подчинённый на шине означает, что в каждый текущий момент времени только одно устройство может быть в состоянии Главный (Master или Ведущий) на шине. Ведущее устройство инициирует операцию на шине и ему отвечает максимум одно ведомое устройство. Ведущее устройство может инициировать любую операцию — чтение или запись. После окончания цикла шины механизм арбитража выбирает новое устройство, которое будет главным на шине в следующем цикле.

Асинхронный протокол взаимодействия означает что длина цикла шины не зафиксирована во времени; продолжительность каждого отдельного цикла на шине определяется исключительно взаимодействием Ведущего и Ведомого (Master и Slave) устройств в текущем цикле. Эти устройства используют специальные сигналы готовности (RPLY или СИП) для управления длительностью цикла шины. Кроме того, специальная логика Ведущего устройства ограничивает максимальную длительность цикла для предотвращения зависания.

В зависимости от поколения, Q-Bus содержала 16, 18, или 22 линии адреса-данных BDAL (Bus Data/Address Line). При этом, в цикле шины 16, 18, или 22 линии использовались в фазе адреса для передачи физического адреса, а затем 8 или 16 младших линий использовались для передачи данных в фазе передачи данных. В некоторых системах по старшим линиям в фазе передачи данных передавались контрольные разряды или биты четности. Системы нового поколения могли поддерживать блочный режим работы шины, когда после фазы передачи адреса следовала одна или более фаз передачи данных (при это данные должны были располагаться в последовательных адресах). Поскольку шина Q-Bus мультплексирована и при передаче адреса передача данных невозможна, блочный режим позволял уменьшить количество фаз адреса и дать больше времени на передачу данных, позволяя увеличить пропускную способность шины.

Более подробно можно прочитать в документации



В СССР был выпущен функциональный аналог шины Q-Bus — Магистральный параллельный интерфейс (иногда Межмодульный параллельный интерфейс) МПИ, который использовался в компьютерах ДВК, Электроника 60 и СМ-1425.






--------------------
Живы будем - Не помрем !
Пользователь в офлайнеКарточка пользователяОтправить личное сообщение
Вернуться в начало страницы
+Ответить с цитированием данного сообщения
 
SuperMax
сообщение 22.3.2015, 3:13
Сообщение #2


Администратор
*****

Группа: Root Admin
Сообщений: 5 666
Регистрация: 7.1.2006
Из: Красноярск
Пользователь №: 1



Магистральный параллельный интерфейс (МПИ) — стандарт, определяющий набор контактов и процедуры обмена по 16-разрядной шине с совмещением (мультиплексированием) адреса и данных.

Стандарт не определяет физической реализации интерфейса.





Назначение контактов
Физическая реализация (тип разъема и нагрузочные характеристики) может отличаться в различных устройствах. Функционально сигналы делятся на сигналы передачи адреса/данных, сигналы арбитража приоритета и сигналы управления состоянием системы. Минимальный набор включает в себя только 16 сигналов передачи адреса/данных несколько сигналов управления.

IPB Image


Полное название сигнала на шине включает в себя литеру B (Bus) для международного обозначения или литеру К (Канал) для русского. Последняя литера означала активный уровень, большинство сигналов передаются в инверсной TTL логике, поэтому в конце добавляется литера L (Low) для международного обозначения или литера Н (Низкий) для русского. Для сигналов в обычной ТТЛ логике обозначения соответственно H (High) и В (Высокий). Например, полное обозначение сигнала на шине: B HALT L или К ОСТ Н









Эскизы прикрепленных изображений
Прикрепленное изображение

--------------------
Живы будем - Не помрем !
Пользователь в офлайнеКарточка пользователяОтправить личное сообщение
Вернуться в начало страницы
+Ответить с цитированием данного сообщения
 
SuperMax
сообщение 7.4.2016, 23:19
Сообщение #3


Администратор
*****

Группа: Root Admin
Сообщений: 5 666
Регистрация: 7.1.2006
Из: Красноярск
Пользователь №: 1



Код

Well, here goes a piece of ASCII art, I hope.  Remember that the backplane
comes in 4 sections ABCD, each of which has 2 sides 1 and 2, and several
slots.  So the CPU board goes in slots 1A and 1B.  Looking at the backplane
from the pins, it is something like this:

    ---------------------------------
    |   D   |   C   |   B   |   A   |   this is row 1
    ---------------------------------
                    continue with row 2, ...

Next step of enlargement: look at connector A.
(B is identical, just placed one unit to the left)

Each character represents a pin.  The spacing is staggered.

  U1  S1  P1  M1  K1  H1  E1  C1  A1
V1  T1  R1  N1  L1  J1  F1  D1  B1
  U2  S2  P2  M2  K2  H2  E2  C2  A2
V2  T2  R2  N2  L2  J2  F2  D2  B2

Quick sanity check:  the "1" side of the board has the components on it.

With the board held component side down, handles away from you, the
connector finger on your left is AA2.  (connector A, pin A, side 2)
It is followed by AB2, AC2, ... up to AV2. (connector A, pin V, side 2).

The next set of connectors to the right starts with BA2 and runs to BV2.
The side-1 fingers are on the other side of the board (obviously).

Notice that the alphabet is ABCDEFHJKLMNPRSTUV
No characters that could be confused with numbers.



BIRQ5    AA1        MSpareB AL1        BDCOK    BA1        MSpareB BL1
+5    AA2        BIRQ4   AL2        +5    BA2        BDAL07  BL2
BIRQ6    AB1        GND        AM1        BPOK    BB1        GND        BM1
-12    AB2        BIAKI   AM2        -12    BB2        BDAL08  BM2
BDAL16  AC1        BDMR    AN1        BDAL18  BC1        BSACK   BN1
GND    AC2        BIAKO   AN2        GND    BC2        BDAL09  BN2
BDAL17  AD1        BHALT   AP1        BDAL19  BD1        BIRQ7   BP1
+12    AD2        BBS7    AP2        +12    BD2        BDAL10  BP2
SSpare1 AE1        BREF    AR1        BDAL20  BE1        BEVNT   BR1
BDOUT    AE2        BDMGI   AR2        BDAL02  BE2        BDAL11  BR2
SSpare2 AF1        +5B        AS1        BDAL21  BF1        +12B    BS1
BRPLY    AF2        BDMGO   AS2        BDAL03  BF2        BDAL12  BS2
SSpare3 AH1        GND        AT1        SSpare8 BH1        GND        BT1
BDIN    AH2        BINIT   AT2        BDAL04  BH2        BDAL13  BT2
GND    AJ1        PSpare1 AU1        GND    BJ1        ASpare2 BU1
BSYNC    AJ2        BDAL00  AU2        BDAL05  BJ2        BDAL14  BU2
MSpareA AK1        +5B        AV1        MSpareB BK1        +5        BV1
BWTBT    AK2        BDAL01  AV2        BDAL06  BK2        BDAL15  BV2
+12    AD2        BDAL06  BK2        BDMGI    AR2        BWTBT   AK2
+12    BD2        BDAL07  BL2        BDMGO    AS2        GND        AC2
+12B    BS1        BDAL08  BM2        BDMR    AN1        GND        AJ1
+5    AA2        BDAL09  BN2        BDOUT    AE2        GND        AM1
+5    BA2        BDAL10  BP2        BEVNT    BR1        GND        AT1
+5    BV1        BDAL11  BR2        BHALT    AP1        GND        BC2
+5B    AS1        BDAL12  BS2        BIAKI    AM2        GND        BJ1
+5B    AV1        BDAL13  BT2        BIAKO    AN2        GND        BM1
-12    AB2        BDAL14  BU2        BINIT    AT2        GND        BT1
-12    BB2        BDAL15  BV2        BIRQ4    AL2        MSpareA AK1
ASpare2 BU1        BDAL16  AC1        BIRQ5    AA1        MSpareB AL1
BBS7    AP2        BDAL17  AD1        BIRQ6    AB1        MSpareB BK1
BDAL00  AU2        BDAL18  BC1        BIRQ7    BP1        MSpareB BL1
BDAL01  AV2        BDAL19  BD1        BPOK    BB1        PSpare1 AU1
BDAL02  BE2        BDAL20  BE1        BREF    AR1        SSpare1 AE1
BDAL03  BF2        BDAL21  BF1        BRPLY    AF2        SSpare2 AF1
BDAL04  BH2        BDCOK   BA1        BSACK    BN1        SSpare3 AH1
BDAL05  BJ2        BDIN    AH2        BSYNC    AJ2        SSpare8 BH1


Прикрепленный файл  qbus.backplane.txt ( 3.09 килобайт ) Кол-во скачиваний: 98



--------------------
Живы будем - Не помрем !
Пользователь в офлайнеКарточка пользователяОтправить личное сообщение
Вернуться в начало страницы
+Ответить с цитированием данного сообщения
 
SuperMax
сообщение 7.4.2016, 23:37
Сообщение #4


Администратор
*****

Группа: Root Admin
Сообщений: 5 666
Регистрация: 7.1.2006
Из: Красноярск
Пользователь №: 1



Оригинальная документация по QBUS
Прикрепленный файл  EL_00160_00_0_A_DEC_STD_160_LSI_11_Bus_Specification_Sep91.pdf ( 1.95 мегабайт ) Кол-во скачиваний: 130

Прикрепленный файл  PDP11_BusHandbook1979.pdf ( 11.17 мегабайт ) Кол-во скачиваний: 91



--------------------
Живы будем - Не помрем !
Пользователь в офлайнеКарточка пользователяОтправить личное сообщение
Вернуться в начало страницы
+Ответить с цитированием данного сообщения
 
SuperMax
сообщение 7.4.2016, 23:39
Сообщение #5


Администратор
*****

Группа: Root Admin
Сообщений: 5 666
Регистрация: 7.1.2006
Из: Красноярск
Пользователь №: 1



МПИ на БК

A1 ОСТН B1
A2 Ground B2 Ground
A3 Ground B3 Ground
A4 +5 B4 ППР1 - IAK0
A5 ПРТ B5 ТПР
A6 B6
A7 B7 ДА15
A8 B8
A9 B9 ЧТРНП (*)
A10 B10 ЗПРНП (*)
A11 B11 БАЙТН - WIBT
A12 +5 B12 +5
A13 B13 ЗАН - BSY (*)
A14 БЛК B14 ППД - DMC0 (*)
A15 B15 ПРТ1 (*)
A16 B16 ТПД (*)
A17 B17 ПВ (*)
A18 B18
A19 ?ВУ? (*) B19 СБРОС - INIT
A20 CLC4 (*) B20 СИПН
A21 CL (*) B21 ВЫВОД - DOUT
A22 ПЗУ4 (*) B22 СИАН - SYNC
A23 ВВОД - DIN B23 ДА14
A24 ППР2 B24 ДА12
A25 ДА13 B25 ДА10
A26 ДА11 B26 ДА08
A27 ДА09 B27 ДА06
A28 ДА05 B28 ДА04
A29 ЕН B29 ДА02
A30 ВБН B30 ДА03
A31 ДА00 B31 ДА01
A32 ПЗУ3 (*) B32 ДА07


(*) — только для БК-0011М


--------------------
Живы будем - Не помрем !
Пользователь в офлайнеКарточка пользователяОтправить личное сообщение
Вернуться в начало страницы
+Ответить с цитированием данного сообщения
 
SuperMax
сообщение 28.10.2016, 14:42
Сообщение #6


Администратор
*****

Группа: Root Admin
Сообщений: 5 666
Регистрация: 7.1.2006
Из: Красноярск
Пользователь №: 1



Информация из различных источников

_______________________________________________________________________________
Нужно читать
http://bitsavers.informatik.uni-stut...tion_Sep91.pdf

Если кратко: линии Q-Bus -это не ТТЛ хотя почти похоже. Шина
намного более сильноточная, токи здоровые. Скорее это похоже на раскачку
витой пары, точнее на несколько десятков витых пар, работающих
параллельно. Волновое сопротивление линии - 120 Ом, каждая линия
должна терминироваться резисторами. Поэтому DEC выпускала
специальный комплект чипов приемопередатчиков.

От ТТЛ отличаются даже граничные уровни (немного):
"1" 1.9V миниум, "0" 1.3V максимум.
Выход каждой линии довольно мощный, на него
должно стекать до 70ma (!!!) при "0" (а это очень много),
обеспечивая всего 0.8V. Только линий AD - 16 штук, представьте
все одновременно дадут "0".


А теперь о приятном, Естественно, полную спецификацию никто
не делает. Спеки рассчитаны на три корзины, соединенные шлейфами
по 3 метра. При работе на одну корзину даже не ставили терминаторы.

По чипам. Лучше конечно ставить как положено 531АП2 на выход и
559ИПx на вход. Если есть желание заменить, то формально чипы 580ВА86
не подходят по уровням и току (20mA 0.45V на стороне B) , но есть вариант
ВА87 с инверсией, что удобно. 589АП26 почти подходят по току (50mA) но
4 бит. Обычная 555АП5,6 дает 24mA при 0.5V то есть практически как ВА86.
Быстрая Шоттки 531АП5,6 (74S) даже лучше. Вероятно, буржуи как раз
упоминают 74S240 (а не 72Sxx).
_______________________________________________________________________________


--------------------
Живы будем - Не помрем !
Пользователь в офлайнеКарточка пользователяОтправить личное сообщение
Вернуться в начало страницы
+Ответить с цитированием данного сообщения
 
SuperMax
сообщение 28.10.2016, 22:07
Сообщение #7


Администратор
*****

Группа: Root Admin
Сообщений: 5 666
Регистрация: 7.1.2006
Из: Красноярск
Пользователь №: 1



Серия 559
тип аналог функция корпус производитель описание
К559ВА1 TMS38051 приемопередатчик кольцевой локальной сети   СВЕТЛАНА  
К559ВВ1 DC010 контроллер ПДП   СВЕТЛАНА  
К559ВВ2 DC006 счетчик слов   СВЕТЛАНА  
К559ВГ1 TMS38052 контроллер интерфейса кольцевой локальной сети   СВЕТЛАНА  
К559ВН1 DC003 контроллер прерываний   СВЕТЛАНА  
К559ВН2 DC013 контроллер канала   СВЕТЛАНА  
К559ВТ1 DC004 селектор адреса   СВЕТЛАНА  
К559ИП1 SP380A 4р магистральный передатчик   СВЕТЛАНА  
К559ИП2 SN8881N 4р магистральный приемник   СВЕТЛАНА  
К559ИП3 DEC8641 4р двунаправленный шинный формирователь   СВЕТЛАНА  
К559ИП4 8T23 2р магистральный передатчик   СВЕТЛАНА  
К559ИП5 8T24 2р магистральный приемник   СВЕТЛАНА  
К559ИП6 MC3440 4р магистральный передатчик   СВЕТЛАНА  
К559ИП7 8T24 3р магистральный приемник   СВЕТЛАНА  
К559ИП8 DC005 4р двунаправленный шинный формирователь   СВЕТЛАНА  
К559ИП9 96106DM 4р двунаправленный шинный формирователь   СВЕТЛАНА  
К559ИП10 DS7641 4р магистральный приемник   СВЕТЛАНА  
К559ИП11 Am26LS31 4р дифференциальный приемник   СВЕТЛАНА  
К559ИП12 Am26LS32 4р дифференциальный передатчик   СВЕТЛАНА  
К559ИП13 DP8307 8р двунаправленный ШФ с инверсией   СВЕТЛАНА  
К559ИП14 DP8308 8р двунаправленный ШФ   СВЕТЛАНА  
К559ИП15 DC021 усилитель адреса   СВЕТЛАНА  
К559ИП16 DC007 контроллер циклического кода   СВЕТЛАНА  
К559ИП19 MC1488 4 кан. передатчик RS-232   СВЕТЛАНА, ИНТЕГРАЛ  
К559ИП20 MC1489 4 кан. приемник RS-232   СВЕТЛАНА, ИНТЕГРАЛ  
К559ИП21 DS8923M дифференциальный приемопередатчик   СВЕТЛАНА  
К559ИП22 Am7995 приемопередатчик локальной сети   СВЕТЛАНА  
К559СК1 DC102 8р компаратор   СВЕТЛАНА  
К559СК2 DM8136 6р компаратор   СВЕТЛАНА  


--------------------
Живы будем - Не помрем !
Пользователь в офлайнеКарточка пользователяОтправить личное сообщение
Вернуться в начало страницы
+Ответить с цитированием данного сообщения
 
SuperMax
сообщение 28.10.2016, 22:18
Сообщение #8


Администратор
*****

Группа: Root Admin
Сообщений: 5 666
Регистрация: 7.1.2006
Из: Красноярск
Пользователь №: 1



информация по 559й серии из справочников Нефедова

Нефедов А.В. - Интегральные микросхемы и их зарубежные аналоги. Справочник. Т. 5 - 1997
Прикрепленный файл  _________._.__________________________________________________.___________.__._5___1997.djvu ( 18.04 мегабайт ) Кол-во скачиваний: 43




КИ559ВА1 - передатчик кольцевой локальной сети (стандарт IEEE-802.5);
КМ559ВВ1 - схема прямого доступа к памяти (стандарт DEC);
КМ559ВВ2 - счетчик адреса и слов (стандарт DEC);

КИ559ВГ1 - контроллер интерфейса кольцевой локальной сети (стандарт IEEE 802.5);

КМ559ВН1, КР559ВН1-схема управления прерыванием (стандарт DEC);
К559ВН2, КМ559ВН2, КР559ВН2 - схема управления прерыванием (стандарт DEC);

КМ559ВТ1, КР559ВТ1 - схема адресного селектора (стандарт DEC);

КР559СК1 - восьмиразрядный компаратор для сравнения 2х восьмиразрядных чисел
КР559СК2 - шестиразрядный компаратор для сравнения 2х шестиразрядных чисел с ОК

К559ИП1, КМ559ИП1, КР559ИП1 - четыре магистральных передатчика (стандарт Unibus фирмы DEC);
К559ИП2, КМ559ИП2, КР559ИП2 - четыре магистральных приемника;
К559ИПЗ, КМ559ИПЗ, КР559ИПЗ - четырехразрядный магистральный приемопередатчик (стандарт Unibus фирмы DEC);
К559ИП4, КМ559ИП4, КР559ИП4-два магистральных передатчика (стандарт 360/370 фирмы IBM);
К559ИП5-три магистральных приемника;
К559ИП6, КР559ИП6 - четырехразрядный магистральный приемопередатчик (стандарт IEEE-488);
КР559ИП7 - три магистральных приемника;
КМ559ИП8, КР559ИП8 - четырехразрядный приемопередатчик (стандарт DEC);
КР559ИП9 - магистральный приемопередатчик;
КР559ИП10 - четыре магистральных приемника;
КР559ИП11 - четырехразрядный магистральный приемник
КР559ИП12 - четырехразрядный магистральный дифференциальный передатчик
КР559ИП13 - восьмиразрядный магистральный приемопередатчик с инверсией
Прикрепленный файл  DP8307A___559__13_KR559IP13.pdf ( 126.7 килобайт ) Кол-во скачиваний: 52


КР559ИП14 - восьмиразрядный магистральный приемопередатчик без инверсии
Прикрепленный файл  DP8308___559__14.pdf ( 117.38 килобайт ) Кол-во скачиваний: 58


КР559ИП15 - восьмиразрядный магистральный приемопередатчик со схемой управления
КР559ИП16 - схема контроля ЕСС CRC
КР559ИП19 - четырехканальный передатчик стандарта EIA-RS-232C
КР559ИП20 - четырехканальный приемник стандарта EIA-RS-232C
КР559ИП21 - двухразрядный приемопередатчик стандарта EIA-RS-422




Соответствия - см вложение
DC003 КР559ВН1
DC004 КР559ВТ1
DC005 КР559ИП8
DC006 КМ559ВВ2
DC007 559ИП16
DC010 КМ559ВВ1
DC021C 559ИП15


Родная ДЕКовская документация
Прикрепленный файл  Chipkit_Users_Manual_1982.pdf ( 3.03 мегабайт ) Кол-во скачиваний: 86




полный список соответствий 559й серии

559CK1 - DC102A
559CK2 - DM8136
559ВА1 - TMS38051
559ВВ1 - DC010
559ВВ2 - DC006
559ВГ1 - TMS38052
559ВН1 - DC003
559ВН2 - DC013
559ВТ1 - DC004
559ИП1 - DS3881
559ИП2 - DS8640
559ИПЗ - DS8641
559ИП4 - 8Т23
559ИП5 - 8Т24
559ИП6 - МС3440
559ИП7 - 8Т24
559ИП8 - DC005
559ИП9 - 96106D
559ИП10 - DS7641
559ИП11 - Am26LS32
559ИП12 - Am26LS31
559ИП13 - DP8307
559ИП14 - DP8308
559ИП15 - DC021C
559ИП16 - DC007
559ИП19 - MC1488
559ИП20 - MC1489
559ИП21 - DS8923M
559ИП22 - Am7995



--------------------
Живы будем - Не помрем !
Пользователь в офлайнеКарточка пользователяОтправить личное сообщение
Вернуться в начало страницы
+Ответить с цитированием данного сообщения

Ответить в эту темуОткрыть новую тему
2 чел. читают эту тему (гостей: 2, скрытых пользователей: 0)
Пользователей: 0

 

Текстовая версия Сейчас: 30.4.2017, 14:09
IBR Romantic Style v2.1a by Fisana http://fisana.sparknet.ru © 2006 IBR Team