Q-Bus (LSI-11 Bus) МПИ Опции

[SuperMax]

Q-Bus (также известная как LSI-11 Bus) — одна из разновидностей шин, применяемых в компьютерах PDP-11 и MicroVAX фирмы Digital Equipment Corporation.

Q-Bus являлась удешевленным вариантом шины Unibus и использовала мультиплексирование, так что линии данных и адреса использовали те же самые контакты. Это позволяло как уменьшить размер так и удешевить конструкцию, при сохранении практически такой же функциональности.

Спустя некоторое время адресное пространство шины было увеличено с 16 до 18 и далее до 22 бит. Также были добавлены режимы пересылки блоков данных.



Технические особенности
Также как и Unibus, Q-Bus использует:

• Ввод-вывод с отображением на память
• Адресацию с точностью до байта
• Строгие отношения главный-подчинённый на шине
• Асинхронный протокол взаимодействия

Ввод-вывод с отображением на память означает, что при обмене данными между любыми двумя устройствами на шине, такими как ЦП, память, порты ввода-вывода, используются одни и те же протоколы. На шине Unibus специальный блок адресов был выделен для устройств ввода-вывода. В Q-Bus это соглашение упростили, введя дополнительный сигнал (изначально назывался BBS7 Bus Bank Select 7, позднее получил более общее название BBSIO, Bus Bank Select I/O, в МПИ — ВН ВВ или ВУ), который выбирает блок адресов, предназначенных для устройств ввода-вывода.

Адресацию с точностью до байта означает, что минимальной адресуемой единицей на шине является 8-ми битный байт. Операция чтения на шине всегда происходит пословно по четному адресу (AD0=0) и ненужный байт просто отбрасывается. При записи байта адресная линия AD0 используется специальным образом, в качестве индексной — для указания смещения в передаваемом слове к передаваемому байту. При AD0=0 байт передаётся по линиям AD0 - AD7 и должен быть записан в младший байт адресуемого слова, тогда как при AD0=1 байт передаётся по линиям AD8 - AD15 и должен быть записан в старший байт адресуемого слова. Существует специальная линия — WTBT (на МПИ — БАЙТ или ПЗП), обозначающая что происходит операция записи только одного байта слова. При записи целого слова (WTBT=0) состояние адресной линии AD0 игнорируется. При работе программы - все 16-битные операции (операции со словом) могут обращаться только по чётным адресам, а 16-битная операция по нечётному адресу, в зависимости от типа процессора, или вызывает прерывание особого вида (ошибка шины), или осуществляется по чётному адресу.

Строгие отношения главный-подчинённый на шине означает, что в каждый текущий момент времени только одно устройство может быть в состоянии Главный (Master или Ведущий) на шине. Ведущее устройство инициирует операцию на шине и ему отвечает максимум одно ведомое устройство. Ведущее устройство может инициировать любую операцию — чтение или запись. После окончания цикла шины механизм арбитража выбирает новое устройство, которое будет главным на шине в следующем цикле.

Асинхронный протокол взаимодействия означает что длина цикла шины не зафиксирована во времени; продолжительность каждого отдельного цикла на шине определяется исключительно взаимодействием Ведущего и Ведомого (Master и Slave) устройств в текущем цикле. Эти устройства используют специальные сигналы готовности (RPLY или СИП) для управления длительностью цикла шины. Кроме того, специальная логика Ведущего устройства ограничивает максимальную длительность цикла для предотвращения зависания.

В зависимости от поколения, Q-Bus содержала 16, 18, или 22 линии адреса-данных BDAL (Bus Data/Address Line). При этом, в цикле шины 16, 18, или 22 линии использовались в фазе адреса для передачи физического адреса, а затем 8 или 16 младших линий использовались для передачи данных в фазе передачи данных. В некоторых системах по старшим линиям в фазе передачи данных передавались контрольные разряды или биты четности. Системы нового поколения могли поддерживать блочный режим работы шины, когда после фазы передачи адреса следовала одна или более фаз передачи данных (при это данные должны были располагаться в последовательных адресах). Поскольку шина Q-Bus мультплексирована и при передаче адреса передача данных невозможна, блочный режим позволял уменьшить количество фаз адреса и дать больше времени на передачу данных, позволяя увеличить пропускную способность шины.

Более подробно можно прочитать в документации



В СССР был выпущен функциональный аналог шины Q-Bus — Магистральный параллельный интерфейс (иногда Межмодульный параллельный интерфейс) МПИ, который использовался в компьютерах ДВК, Электроника 60 и СМ-1425.

[SuperMax]

информация по 559й серии из справочников Нефедова

Нефедов А.В. - Интегральные микросхемы и их зарубежные аналоги. Справочник. Т. 5 - 1997
 _________._.__________________________________________________.___________.__._5___1997.djvu ( 18.04 мегабайт ) Кол-во скачиваний: 1430




КИ559ВА1 - передатчик кольцевой локальной сети (стандарт IEEE-802.5);
КМ559ВВ1 - схема прямого доступа к памяти (стандарт DEC);
КМ559ВВ2 - счетчик адреса и слов (стандарт DEC);

КИ559ВГ1 - контроллер интерфейса кольцевой локальной сети (стандарт IEEE 802.5);

КМ559ВН1, КР559ВН1-схема управления прерыванием (стандарт DEC);
 kr559vn1.pdf ( 89 килобайт ) Кол-во скачиваний: 1083

К559ВН2, КМ559ВН2, КР559ВН2 - схема управления прерыванием (стандарт DEC);

КМ559ВТ1, КР559ВТ1 - схема адресного селектора (стандарт DEC);

КР559СК1 - восьмиразрядный компаратор для сравнения 2х восьмиразрядных чисел
КР559СК2 - шестиразрядный компаратор для сравнения 2х шестиразрядных чисел с ОК

К559ИП1, КМ559ИП1, КР559ИП1 - четыре магистральных передатчика (стандарт Unibus фирмы DEC);
К559ИП2, КМ559ИП2, КР559ИП2 - четыре магистральных приемника;
К559ИПЗ, КМ559ИПЗ, КР559ИПЗ - четырехразрядный магистральный приемопередатчик (стандарт Unibus фирмы DEC);
К559ИП4, КМ559ИП4, КР559ИП4-два магистральных передатчика (стандарт 360/370 фирмы IBM);
К559ИП5-три магистральных приемника;
К559ИП6, КР559ИП6 - четырехразрядный магистральный приемопередатчик (стандарт IEEE-488);
КР559ИП7 - три магистральных приемника;
КМ559ИП8, КР559ИП8 - четырехразрядный приемопередатчик (стандарт DEC);
КР559ИП9 - магистральный приемопередатчик;
КР559ИП10 - четыре магистральных приемника;
КР559ИП11 - четырехразрядный магистральный приемник
КР559ИП12 - четырехразрядный магистральный дифференциальный передатчик
КР559ИП13 - восьмиразрядный магистральный приемопередатчик с инверсией
 DP8307A___559__13_KR559IP13.pdf ( 126.7 килобайт ) Кол-во скачиваний: 1503


КР559ИП14 - восьмиразрядный магистральный приемопередатчик без инверсии
 DP8308___559__14.pdf ( 117.38 килобайт ) Кол-во скачиваний: 1520


КР559ИП15 - восьмиразрядный магистральный приемопередатчик со схемой управления
КР559ИП16 - схема контроля ЕСС CRC
КР559ИП19 - четырехканальный передатчик стандарта EIA-RS-232C
КР559ИП20 - четырехканальный приемник стандарта EIA-RS-232C
КР559ИП21 - двухразрядный приемопередатчик стандарта EIA-RS-422




Соответствия - см вложение
DC003 КР559ВН1
DC004 КР559ВТ1
DC005 КР559ИП8
DC006 КМ559ВВ2
DC007 559ИП16
DC010 КМ559ВВ1
DC021C 559ИП15


Родная ДЕКовская документация
 Chipkit_Users_Manual_1982.pdf ( 3.03 мегабайт ) Кол-во скачиваний: 1780




полный список соответствий 559й серии

559CK1 - DC102A
559CK2 - DM8136
559ВА1 - TMS38051
559ВВ1 - DC010
559ВВ2 - DC006
559ВГ1 - TMS38052
559ВН1 - DC003
559ВН2 - DC013
559ВТ1 - DC004
559ИП1 - DS3881
559ИП2 - DS8640
559ИПЗ - DS8641
559ИП4 - 8Т23
559ИП5 - 8Т24
559ИП6 - МС3440
559ИП7 - 8Т24
559ИП8 - DC005
559ИП9 - 96106D
559ИП10 - DS7641
559ИП11 - Am26LS32
559ИП12 - Am26LS31
559ИП13 - DP8307
559ИП14 - DP8308
559ИП15 - DC021C
559ИП16 - DC007
559ИП19 - MC1488
559ИП20 - MC1489
559ИП21 - DS8923M
559ИП22 - Am7995