RM0008 Reference manual STM32F101xx, STM32F102xx, STM32F103xx, STM32F105xx and STM32F107xx advanced Arm[®]-based 32-bit MCUs

Руководство

Пересказал А. Косенко aikos55@gmail.com

1

¹ Кому не лень, проставьте ссылки оглавления сами.

1.	Введение	17
2.	Типографские соглашения	19
	2.1. Сокращения для регистров	19
	2.2. Словарь	20
_	2.3. Доступность периферии	20
3.	. Архитектура памяти и шины	20
	3.1. Архитектура системы	20
	3.2. Организация памяти 3.3. Карта памяти	23 23
	3.3.1. Встроенная SRAM	25 25
	3.3.2. Атомарный доступ	25
	3.3.3. Встроенная флэш память	25
	3.4. Конфигурация загрузки	32
4.	Блок вычисления CRC	33
	4.1. Введение в CRC	33
	4.2. Основные свойства СRC	33
	4.3. Функциональное описание CRC 4.4. Регистры CRC	33 33
	4.4.1. Регистр данных (CRC_DR)	34
	4.4.2. Независимый регистр данных (CRC_IDR)	34
	4.4.3. Регистр управления (CRC_CR)	34
	4.4.4. Карта регистров CRC	34
5.	•	35
	5.1. Источники питания	35
	5.1.1. Независимое питание ADC и DAC и опорное напряжение 5.1.2. Резервное батарейное питание	35 36
	5.1.3. Регулятор напряжения	36
	5.2. Супервизор питания	36
	5.2.1. Сброс по включению (POR)/сброс по выключению (PDR)	36
	5.2.2. Программируемый детектор напряжения (PVD)	37
	5.3. Режимы пониженного потребления 5.3.1. Замедление системных тактов	37 38
	5.3.2. Выключение тактов периферии	38
	5.3.3. Режим сна	38
	5.3.4. Режим остановки	39
	5.3.5. Дежурный режим 5.3.6. Автопробуждение (AWU) из экономного режима	40 41
	5.4. Регистры управления питанием	41
	5.4.1. Регистр управления (PWR_CR)	41
	5.4.2. Регистр состояния и управления (PWR_CSR)	42
	5.4.3. Карта регистров PWR	43
6.	Регистры резервного хранения ВКР	43
	6.1. Введение в ВКР	43
	6.2. Основные свойства ВКР	43
	6.3. Описание работы ВКР 6.3.1. Обнаружение вмешательства (Tamper)	43 43
	6.3.2. Калибровка RTC	44
	6.4. Регистры BKP	44
	6.4.1. Регистры данных (ВКР_DRx) (x = 142)	44
	6.4.2. Регистр калибровки RTC (BKP_RTCCR)	44 44
	6.4.3. Регистр управления ВКР (ВКР_СR) 6.4.4. Регистр управления/состояния ВКР (ВКР_CSR)	44 45
7.		45
1.	7.1. Сброс	45
	7.1.1. Системный сброс	45

		Сорос питания	40
		Сброс резервного домена	46
	7.2. Ta	ктирование	46
	7.2.1.	Такты HSE	48
	7.2.2.	Такты HSI	49
	7.2.3.	PLL (ΦΑΠԿ)	49
		Такты LSE	49
		Такты LSI	49
		Выбор SysClk	50
		Система безопасности тактирования (CSS)	50
		Такты RTC	50
			50
		Такты сторожевого таймера	
		Вывод тактового сигнала	50
		гистры RCC	51
	7.3.1.	Регистр управления (RCC_CR)	51
	7.3.2.	Регистр конфигурации (RCC_CFR)	52
	7.3.3.	Регистр прерываний (RCC_CIR)	54
	7.3.4.	Регистр сброса периферии APB2 (RCC_APB2RSTR)	55
	7.3.5.	Регистр сброса периферии APB1 (RCC_APB1RSTR)	55
	7.3.6.	Регистр разрешения тактов периферии AHB (RCC_AHBENR)	56
		Регистр разрешения тактов периферии APB2 (RCC_APB2ENR)	57
		Регистр разрешения тактов периферии APB1 (RCC_APB1ENR)	57
		Регистр управления резервным доменом (RCC_BDCR)	58
		Регистр состояния/управления (RCC_CSR)	59
		Карта регистров RCC	61
		Napra pervicipos noo	
8.	Сете	вые устройства: сброс и тактирование	62
	8.1. C6	DOC	62
		Системный сброс	62
		Сброс питания	62
		Сброс резервного домена	63
		ктирование	63
		Такты HSE	64
		Такты HSI	65
	8.2.3.		65
	_	Такты LSE	66
		Такты LSI	66
		Выбор SysClk	66
		Система безопасности тактирования (CSS)	66
	8.2.8.	Такты RTC	67
	8.2.9.	Такты сторожевого таймера	67
	8.2.10.	Вывод тактового сигнала	67
	8.3. Pe	гистры RCC	67
	8.3.1.	·	67
	8.3.2.	Регистр конфигурации (RCC_CFGR)	69
		Регистр прерываний (RCC_CIR)	71
		Регистр прерывании (Nee_ont) Регистр сброса периферии APB2 (RCC_APB2RSTR)	72
		Регистр сброса периферии APB1 (RCC_APB1RSTR)	72
		Регистр сороса периферии AI ВТ (ПСС_AI ВТПЗТТ) Регистр разрешения тактов периферии AHB (RCC_AHBENR)	73
	8.3.7.		73
	8.3.8.		74
	8.3.9.	· · · · · · · · · · · · · · · · · · ·	75
		Регистр состояния/управления (RCC_CSR)	76
		Регистр сброса периферии AHB (RCC_AHBRSTR)	77
		Второй регистр конфигурации (RCC_CFGR2)	77
	8.3.13.	Карта регистров RCC	79
9.	Попт	ы и альтернативные функции (GPIO и AFIO)	80
٠.			
	_	бота GPIO	80 81
	911	Вв/Выв общего назначения (GPIO)	الا 1

9.1.2. Атомарная установка и снятие битов	81
9.1.3. Внешние линии прерывания/побудки	81
9.1.4. Альтернативные функции (АF)	82
9.1.5. Программное перенаправление альтернативных функций	82
9.1.6. Механизм блокировки GPIO	82
9.1.7. Конфигурация ввода	82
9.1.8. Конфигурация вывода	83
9.1.9. Конфигурация альтернативных функций	83
9.1.10. Аналоговая конфигурация	84
9.1.11. Конфигурация GPIO для периферии	84
9.2. Peructpu GPIO	88
9.2.1. Младший регистр конфигурации порта (GPIOx_CRL) (x=AG) 9.2.2. Старший регистр конфигурации порта (GPIOx_CRH) (x=AG)	88 88
9.2.3. Регистр данных ввода порта (GPIOx_IDR) (x=AG)	89
9.2.4. Регистр данных вывода порта (GPIOx_ODR) (x=AG)	89
9.2.5. Регистр установки/сброса битов порта (GPIOx_BSRR) (x=AG)	89
9.2.6. Регистр сброса битов порта (GPIOx_BRR) (x=AG)	90
9.2.7. Регистр блокировки конфигурации порта (GPIOx_LCRR) (x=AG)	90
9.3. Альтернативный IO и конфигурация отладки (AFIO)	91
9.3.1. Ножки OSC32_IN/OSC32_OUT как GPIO PC14/PC15	91
9.3.2. Ножки OSC_IN/OSC_OUT как GPIO PD0/PD1	91
9.3.3. Перенаправление CAN1	91
9.3.4. Перенаправление CAN2	91
9.3.5. Перенаправление JTAG/SWD	91
9.3.6. Перенаправление ADC	92
9.3.7. Перенаправление таймеров	93
9.3.8. Перенаправление USART	95
9.3.9. Перенаправление I2C1	95
9.3.10. Перенаправление SPI1	95
9.3.11. Перенаправление SPI3/I2S3	96
9.3.12. Перенаправление Ethernet	96
9.4. Peructpu AFIO	96
9.4.1. Регистр управления событием (AFIO_EVCR)	96 97
9.4.2. Регистр картирования АF и отладки (AFIO_MAPR) 9.4.3. Регистр 1 конфигурации внешнего прерывания (AFIO_EXTICR1)	101
9.4.4. Регистр 1 конфигурации внешнего прерывания (AFIO_EXTICR2)	101
9.4.5. Регистр 2 конфигурации внешнего прерывания (AFIO_EXTICR3)	101
9.4.6. Регистр 4 конфигурации внешнего прерывания (AFIO EXTICR4)	102
9.4.7. Регистр 2 картирования АF и отладки (AFIO_MAPR2)	102
9.5. Карта регистров GPIO и AFIO	103
• • •	
10. Прерывания и события	105
10.1. Контроллер вложенных прерываний (NVIC)	105
10.1.1. Регистр калибровки SysTick	105
10.1.2. Векторы прерываний и исключений	105
10.2. Контроллер внешних прерываний/событий (EXTI)	112
10.2.1. Основные свойства	112
10.2.2. Блок-схема 10.2.3. Событие побудки	112 113
10.2.3. Сообтие пооудки 10.2.4. Функциональное описание	113
10.2.5. Подключение линий внешних событий/прерываний	113
···	114
10.3. Регистры EXTI 10.3.1. Регистр маски прерывания (EXTI_IMR)	114
10.3.1. Регистр маски прерывания (EXTI_IMIA) 10.3.2. Регистр маски события (EXTI_EMR)	115
10.3.3. Регистр маски сообтин (EXTI_EMT) 10.3.3. Регистр выбора переднего фронта запуска (EXTI_RTSR)	115
10.3.4. Регистр выбора нереднего фронта запуска (EXTI_RTSR)	115
10.3.5. Регистр программного события/прерывания (EXTI_SWIER)	116
10.3.6. Регистр удержания (EXTI_PR)	116
10.3.7. Карта регистров EXTI_PR	117
· · · —	

11. Аналого-цифровой преобразователь (ADC)	117
11.1. Введение в АЦП	117
11.2. Основные свойства АЦП	117
11.3. Функциональное описание АЦП	118
11.3.1. Вкл./Выкл. АЦП	119
11.3.2. Такты АЦП	119
11.3.3. Выбор канала	119
11.3.4. Одинарное преобразование	119
11.3.5. Непрерывное преобразование	120
11.3.6. Временная диаграмма	120
11.3.7. Аналоговый сторож	120
11.3.8. Режим сканирования	121
11.3.9. Управление вставными каналами	121
11.3.10.Прерывный режим	122
11.4. Калибровка	123
11.5. Выравнивание данных	123
11.6. Время выборки каналов	124
11.7. Внешний запуск преобразования	124
11.8. Запрос DMA	125
11.9. Парный режим АЦП	125
11.9.1. Вставной одновременный режим	127
11.9.2. Регулярный одновременный режим	127
11.9.3. Быстрый чередующийся режим	127
11.9.4. Медленный чередующийся режим	128
11.9.5. Режим попеременного запуска	128
11.9.6. Независимый режим	129
11.9.7. Комбинированный регулярно/вставной одноврем 11.9.8. Регулярный одновременный + Попеременный рег	
11.9.9. Вставной одновременный + Чередующийся режи	
11.10. Датчик температуры	131
11.11. Прерывания АЦП	131
11.12. Регистры АЦП	132
11.12.1.Регистр состояния АЦП (ADC_SR)	132
11.12.2.Регистр 1 управления АЦП (ADC_CR1) 11.12.3.Регистр 2 управления АЦП (ADC_CR2)	132 134
11.12.3. Регистр 2 управления АЦГГ (ADC_Ch2) 11.12.4.Регистр 1 времени выборки АЦП (ADC_SMPR1)	136
11.12.5.Регистр 1 времени высорки АЦП (ADC_SMPR2)	136
11.12.6.Смещение данных вставных каналов АЦП (АDC_	
11.12.7.Верхний порог аналогового сторожа (ADC HTR)	137
11.12.8.Нижний порог аналогового сторожа (ADC_LTR)	137
11.12.9.Регистр 1 регулярной последовательности (ADC_	
11.12.10.Регистр 2 регулярной последовательности (АДС	
11.12.11.Регистр 3 регулярной последовательности (АОС	•
11.12.12.Регистр вставной последовательности (ADC_JS	
11.12.13.Регистры х данных вставных каналов (ADC_JDF	· ·
11.12.14.Регистр данных регулярных каналов (ADC_DR)	140
11.12.15.Карта регистров АЦП	140
12. Цифро-аналоговый преобразователь (DAC)	141
12.1. Введение в ЦАП	141
12.2. Основные свойства ЦАП	141
12.3. Основные свойства ЦАП	142
12.3.1. Включение канала ЦАП	142
12.3.2. Включение выходных буферов ЦАП	142
12.3.3. Формат данных ЦАП	143
12.3.4. Преобразование ЦАП	143
12.3.5. Выходное напряжение ЦАП	144
12.3.6. Выбор запуска ЦАП	144
12.3.7. Запрос DMA	144
12.3.8. Генерация шума	145

12.3.9. Генерация треугольного сигнала	145
12.4. Парный режим ЦАП	146
12.4.1. Независимый запуск ЦАП без генераторов	146
12.4.2. Независимый запуск ЦАП с одинаковым LFSR	146
12.4.3. Независимый запуск ЦАП с разными LFSR	147
12.4.4. Независимый запуск ЦАП с одинаковым треугольным сигналом	147
12.4.5. Независимый запуск ЦАП с разным треугольным сигналом	147
12.4.6. Одновременный программный запуск ЦАП	147
12.4.7. Одновременный запуск ЦАП без генераторов	147
12.4.8. Одновременный запуск ЦАП с одинаковым LFSR	148
12.4.9. Одновременный запуск ЦАП с разными LFSR	148
12.4.10.Одновременный запуск ЦАП с одинаковым треугольным сигналом	148
12.4.11.Одновременный запуск ЦАП с разным треугольным сигналом	148
12.5. Регистры ЦАП	149
12.5.1. Регистры ддіт 12.5.1. Регистр управления АЦП (ADC_CR)	149
12.5.2. Регистр программного запуска АЦП (ADC_SWTRIGR)	151
12.5.3. Регистр хранения правых 12-бит данных канала 1 (DAC_DHR12R1)	151
12.5.4. Регистр хранения левых 12-бит данных канала 1 (DAC_DHR12L1)	151
12.5.5. Регистр хранения правых 8-бит данных канала 1 (DAC_DHR8R1)	152
12.5.6. Регистр хранения правых 12-бит данных канала 2 (DAC_DHR12R2)	152
12.5.7. Регистр хранения правых 12-бит данных канала 2 (DAC_DHR12L2)	152
12.5.8. Регистр хранения правых 8-бит данных канала 2 (DAC_DHR8R2)	152
12.5.9. Парный регистр правых 0-бит данных канала 2 (DAC_DITITION2)	153
	153
12.5.10.Парный регистр левых 12-бит данных (DAC_DHL12RD) 12.5.11.Парный регистр правых 8-бит данных (DAC_DHR8RD)	153
12.5.11. Парный регистр правых о-ойт данных (DAC_DITHORD) 12.5.12.Выходной регистр данных канала 1 (DAC_DOR1)	153
12.5.12.Выходной регистр данных канала 1 (DAC_DON1) 12.5.13.Выходной регистр данных канала 2 (DAC_DOR2)	154
12.5.13.Быходной регистр данных канала 2 (DAC_DOn2) 12.5.14.Карта регистров ЦАП	154
12.3.14. Карта регистров цип	134
13. Контроллер ПДП (DMA)	154
13.1. Введение в DMA	154
13.2. Основные свойства DMA	155
13.3. Функциональное свойства DMA	156
13.3.1. Транзакции DMA	156
13.3.2. Арбитр	157
13.3.3. Kаналы DMA	157
13.3.4. Ширина данных, выравнивание и порядок байт	158
13.3.5. Обработка ошибок	159
13.3.6. Прерывания	159
13.3.7. Распределение запросов DMA	159
13.4. Регистры DMA	162
13.4.1. Регистр состояния прерываний (DMA_ISR)	162
13.4.2. Регистр очистки флагов прерываний (DMA_ISFR)	162
13.4.3. Регистр конфигурации канала х (DMA_CCRx) (x = 17)	163
13.4.4. Регистр числа данных канала х (DMA_CNDTRx) (x = 17)	164
13.4.5. Регистр адреса периферии канала х (DMA_CPARx) (х = 17)	164
13.4.6. Регистр адреса памяти канала х (DMA_CPARx) (x = 17)	165
13.4.7. Карта регистров DMA	
·	ากอ
4.4 V-v	165
,	167
14.1. Введение в TIM1 и TIM8	167 167
14.1. Введение в ТІМ1 и ТІМ8 14.2. Основные свойства ТІМ1 и ТІМ8	167 167 167
14.1. Введение в ТІМ1 и ТІМ8 14.2. Основные свойства ТІМ1 и ТІМ8 14.3. Функциональное описание таймеров	167 167 167 168
14.1. Введение в ТІМ1 и ТІМ814.2. Основные свойства ТІМ1 и ТІМ814.3. Функциональное описание таймеров14.3.1. Узел счёта	167 167 167 168 168
14.1. Введение в ТІМ1 и ТІМ814.2. Основные свойства ТІМ1 и ТІМ814.3. Функциональное описание таймеров14.3.1. Узел счёта14.3.2. Режимы счёта	167 167 167 168 168 170
 14.1. Введение в ТІМ1 и ТІМ8 14.2. Основные свойства ТІМ1 и ТІМ8 14.3. Функциональное описание таймеров 14.3.1. Узел счёта 14.3.2. Режимы счёта 14.3.3. Счётчик повторения 	167 167 167 168 168 170 178
14.1. Введение в ТІМ1 и ТІМ8 14.2. Основные свойства ТІМ1 и ТІМ8 14.3. Функциональное описание таймеров 14.3.1. Узел счёта 14.3.2. Режимы счёта 14.3.3. Счётчик повторения 14.3.4. Выбор тактов	167 167 168 168 170 178 179
14.1. Введение в ТІМ1 и ТІМ8 14.2. Основные свойства ТІМ1 и ТІМ8 14.3. Функциональное описание таймеров 14.3.1. Узел счёта 14.3.2. Режимы счёта 14.3.3. Счётчик повторения 14.3.4. Выбор тактов 14.3.5. Каналы захвата/сравнения	167 167 168 168 170 178 179 181
14.1. Введение в ТІМ1 и ТІМ8 14.2. Основные свойства ТІМ1 и ТІМ8 14.3. Функциональное описание таймеров 14.3.1. Узел счёта 14.3.2. Режимы счёта 14.3.3. Счётчик повторения 14.3.4. Выбор тактов	167 167 168 168 170 178 179

14.3.8. Принудительный вывод	185
14.3.9. Режим сравнения выхода	185
14.3.10.Режим ШИМ	186
14.3.11.Инверсные выходы и задержка	188
14.3.12.Функция останова	190
14.3.13.Очистка OCxREF по внешнему событию	192
14.3.14.Шести-шаговая ШИМ	192
14.3.15.Режим одного импульса	193
14.3.16.Режим интерфейса кодера	195
14.3.17.Функция XOR входов таймера	196
14.3.18.Работа с датчиками Холла	196
14.3.19.TIMх и синхронизация внешнего запуска	198
14.3.20.Синхронизация таймера	200
14.3.21.Режим отладки	200
14.4. Регистры ТІМ1 и ТІМ8	200
14.4.1. Регистр управления 1 (TIMx_CR1)	200
14.4.2. Регистр управления 2 (TIMx_CR2)	201
14.4.3. Регистр управления режима ведомого (TIMx_SMCR)	202
14.4.4. Регистр разрешения прерываний/DMA (TIMx_DIER)	204
14.4.5. Регистр состояния (TIMx_SR)	204
14.4.6. Регистр генерации событий (TIMx_EGR)	205
14.4.7. Регистр режима захвата/сравнения 1 (TIMx_CCMR1)	206
14.4.8. Регистр режима захвата/сравнения 2 (TIMx_CCMR2)	208
14.4.9. Регистр разрешения захвата/сравнения (TIMx_CCER)	209
14.4.10.Счётчик TIM1 и TIM8 (TIMx_CNT)	211
14.4.11.Предделитель TIM1 и TIM8 (TIMx_PSC)	211
14.4.12.Регистр предзагрузки TIM1 и TIM8 (TIMx_ARR)	211
14.4.13.Счётчик повторения ТІМ1 и ТІМ8 (TІМх_RCR)	211
14.4.14.Регистр 1 захвата/сравнения TIM1 и TIM8 (TIMx_CCR1)	212
14.4.15.Регистр 2 захвата/сравнения ТІМ1 и ТІМ8 (ТІМх_ССR2)	212
14.4.16.Регистр 3 захвата/сравнения ТІМ1 и ТІМ8 (ТІМх_ССR3)	212
14.4.17.Регистр 4 захвата/сравнения TIM1 и TIM8 (TIMx_CCR4)	213
14.4.18.Регистр останова и задержки (TIMx_BDTR)	213
14.4.19.Регистр управления DMA TIM1 и TIM8 (TIMx_DCR)	214
14.4.20.Регистр адреса полного доступа DMA (TIMx_DMAR)	215
14.4.21.Карта регистров ТІМ1 и ТІМ8	216
15. Таймеры общего назначения (TIM2 - TIM5)	217
15.1. Введение в TIM2 - TIM5	217
15.2. Основные свойства TIM2 - TIM5	217
15.3. Функциональное описание таймеров TIM2 - TIM5	218
15.3.1. Узел счёта	218
15.3.2. Режимы счёта	220
15.3.3. Выбор тактов	227
15.3.4. Каналы захвата/сравнения	229
15.3.5. Режим захвата входа	230
15.3.6. Режим ввода ШИМ	231
15.3.7. Принудительный вывод	232
15.3.8. Режим сравнения выхода	232
15.3.9. Режим ШИМ	233
15.3.10.Режим одного импульса (OPM)	235
15.3.11.Очистка OCxREF по внешнему событию	237
15.3.12.Режим интерфейса кодера	237
15.3.13.Функция XOR входов таймера	239
15.3.14.Синхронизация внешнего запуска TIMx	239
15.3.15.Синхронизация таймера	242
15.3.16.Режим отладки	245
15.4. Регистры TIMx	246
15.4.1. Регистр управления 1 (TIMx_CR1)	246
15.4.2. Регистр управления 2 (TIMx_CR2)	247

15.4.3. Регистр управления режима ведомого (TIMx_SMCR)	247
15.4.4. Регистр разрешения прерываний/DMA (TIMx_DIER)	249
15.4.5. Регистр состояния (TIMx_SR)	249
15.4.6. Регистр генерации событий (TIMx_EGR)	250
15.4.7. Регистр режима захвата/сравнения 1 (TIMx_CCMR1)	251
15.4.8. Регистр режима захвата/сравнения 2 (TIMx_CCMR2)	253
15.4.9. Регистр разрешения захвата/сравнения (TIMx_CCER)	254
15.4.10.Счётчик TIM2 - TIM5 (TIMx_CNT)	255
15.4.11.Предделитель TIM2 - TIM5 (TIMx_PSC)	255
15.4.12.Регистр предзагрузки TIM2 - TIM5 (TIMx_ARR)	255
15.4.13.Регистр 1 захвата/сравнения TIM2 - TIM5 (TIMx_CCR1)	255
15.4.14.Регистр 2 захвата/сравнения TIM2 - TIM5 (TIMx_CCR2)	256
15.4.15.Регистр 3 захвата/сравнения TIM2 - TIM5 (TIMx_CCR3)	256
15.4.16.Регистр 4 захвата/сравнения TIM2 - TIM5 (TIMx_CCR4)	256
15.4.17.Регистр управления DMA (TIMx_DCR)	257
15.4.18.Регистр адреса полного доступа DMA (TIMx_DMAR)	257
15.4.19.Карта регистров ТІМ2 - ТІМ5	258
16. Таймеры общего назначения (TIM9 - TIM14)	259
16.1. Введение в TIM9 - TIM14	259
16.2. Основные свойства TIM9 - TIM14	259
16.2.1. Основные свойства TIM9/TIM12	259
16.2.2. Основные свойства ТІМ10/ТІМ11 и ТІМ13/ТІМ14	260
16.3. Функциональное описание таймеров TIM9 - TIM14	261
16.3.1. Узел счёта	261
16.3.2. Режимы счёта	263
16.3.3. Выбор тактов	266
16.3.4. Каналы захвата/сравнения	267
16.3.5. Режим захвата входа	268
16.3.6. Режим ввода ШИМ (только TIM9/TIM12)	269
16.3.7. Принудительный вывод	270
16.3.8. Режим сравнения выхода	270
16.3.9. Режим ШИМ	271
16.3.10.Режим одного импульса (ОРМ)	271
16.3.11.Синхронизация внешнего запуска ТІМ9/12	273
16.3.12.Синхронизация таймера TIM9/TIM12	274
16.3.13.Режим отладки	275
16.4. Регистры ТІМ9/12	275
16.4.1. Регистр управления 1 TIM9/12 (TIMx_CR1)	275
16.4.2. Регистр управления режима ведомого TIM9/12 (TIMx_SMCR)	276
16.4.3. Регистр разрешения прерываний TIM9/TIM12 (TIMx_DIER)	276
16.4.4. Регистр разрешения ТІМ9/ТІМ12 (ТІМх_SR)	277
16.4.5. Регистр генерации событий (TIMx_EGR)	277
16.4.6. Регистр режима захвата/сравнения 1 TIM9/TIM12 (TIMx_CCMR1)	278
16.4.7. Регистр разрешения захвата/сравнения (TIMx_CCER)	280
16.4.8. Счётчик ТІМ9/12 (ТІМх_СNТ)	281
16.4.9. Предделитель TIM9/12 (TIMx_PSC)	281
16.4.10.Регистр предзагрузки TIM9/12 (TIMx_ARR)	281
16.4.11.Регистр 1 захвата/сравнения TIM9/12 (TIMx_CCR1)	281
16.4.12.Регистр 2 захвата/сравнения TIM9/12 (TIMx_CCR2)	282
16.4.13.Карта регистров ТІМ9/12	283
· · ·	
16.5. Регистры TIM10/11/13/14 16.5.1. Регистр управления 1 TIM10/11/13/14 (TIMX, CP1)	283
16.5.1. Регистр управления 1 TIM10/11/13/14 (TIMx_CR1)	283
16.5.2. Регистр разрешения прерываний TIM10/11/13/14 (TIMx_DIER)	284
16.5.3. Регистр состояния TIM10/11/13/14 (TIMx_SR)	285
16.5.4. Регистр генерации событий TIM10/11/13/14 (TIMx_EGR)	285
16.5.5. Регистр режима захвата/сравнения TIM10/11/13/14 (TIMx_CCMR1)	285
16.5.6. Разрешение захвата/сравнения TIM10/11/13/14 (TIMx_CCER)	287
16.5.7. Счётчик TIM10/11/13/14 (TIMx_CNT)	288
16.5.8. Предделитель TIM10/11/13/14 (TIMx_PSC)	288

18.4.5. Регистры счётчика RTC (RTC_CNTH / RTC_CNTL) 18.4.6. Регистры будильника RTC (RTC_ALRH / RTC_ALRL) 303 18.5. Карта регистров RTC 304 19. Независимый сторожевой таймер (IWDG) 304 19.1. Введение в IWDG 19.2. Основные свойства IWDG 19.3. Функциональное описание IWDG 19.3.1. Аппаратный сторож 305	16.5.9. Регистр предзагрузки TIM10/11/13/14 (TIMx_ARR) 16.5.10.Регистр 1 захвата/сравнения TIM10/11/13/14 (TIMx_CCR1)	288 288
17.1. Введение в ТІМ6 и ТІМ7 17.2. Основные свойства ТІМ6 и ТІМ7 17.3. Оункциональное описание таймеров ТІМ6 и ТІМ7 290 17.3.1. Узал счёта 292 17.3.2. Режим счёта 292 17.3.3. Выбор тактов 17.4. Рекистру правления 1 ТІМ6 и ТІМ7 (ТІМх_СR1) 294 17.4.1. Регистру правления 1 ТІМ6 и ТІМ7 (ТІМХ_СR1) 294 17.4.2. Регистру правления 1 ТІМ6 и ТІМ7 (ТІМХ_СR1) 295 17.4.3. Регистру правления 1 ТІМ6 и ТІМ7 (ТІМХ_СR1) 296 17.4.4. Регистру правления 1 ТІМ6 и ТІМ7 (ТІМХ_СВ1) 297 17.4.3. Регистру правления 1 ТІМ6 и ТІМ7 (ТІМХ_СВ1) 298 17.4.4. Регистр разрешения прерываний ТІМ6 - ТІМ7 (ТІМХ_СВП) 299 17.4.4. Регистр состояния ТІМ6 - ТІМ7 (ТІМХ_СВП) 290 17.4.5. Регистр генерации событий ТІМ6 - ТІМ7 (ТІМХ_СВП) 291 17.4.7. Предделитель ТІМ6 - ТІМ7 (ТІМХ_СВП) 292 17.4.8. Регистр предзагрузки ТІМ6 - ТІМ7 (ТІМХ_АВП) 293 18.1. Введение в ВТС 18.2. Основные свойства ЯТС 18.3. Оункциональное описание ВТС 18.3.1. Обзор 18.3.2. Сброс регистров ВТС 18.3.3. Утение регистров ВТС 18.3.3. Учтение регистров ВТС 18.3.4. Конфигурация регистров ВТС 18.3.5. Установка флагов ВТС 18.3.5. Установка флагов ВТС 18.4. Регистры ЧТС 18.4. 1. Старший регистр управления ВТС (ВТС_СВН) 18.4.3. Регистры ЧТС 18.4. Регистры ЧТС 18.5. Карта регистров ВТС 18.5. Карта регистров ВТС 18.6. Регистры Фумльника ВТС (ВТС_СВН) 18.5. Карта регистров ВТС 19. Независимый сторожевой таймер (IWDG) 19.1. Введение в IWDG 19.3. 1. Аппаратный сторож 19.3. 2 Апиаратный сторож 19.3. 1. Регистр предделителя ВТС (ВТС_ОВН) 19.4. Регистры ПУСВ 19.4. Регистр предделителя (IWDG_PR) 19.4. Регистр предделителя (IWDG_PR) 19.4. Регистр предделителя (IWDG_PR) 19.4. Регистр предделителя ВСВ (ВСР) 19.4. Регистр предделителя (IWDG_PR) 19.4. Регистр преддели		
17.2. Основные свойства ТІМ6 и ТІМ7 17.3.1. Узел счёта 17.3.2. Режим счёта 290 17.3.3. Режим счёта 291 17.3.3. Выбор тактов 294 17.3.4. Режим отладки 294 17.4. Регистры ТІМ6 и ТІМ7 17.4.1. Регистр рарваления 1 ТІМ6 и ТІМ7 (ТІМх_СR1) 294 17.4.2. Регистр рарваления 2 (ТІМх_СR2) 295 17.4.3. Регистр разрешения прерываний ТІМ6 - ТІМ7 (ТІМх_DIER) 295 17.4.4. Регистр ревешения прерываний ТІМ6 - ТІМ7 (ТІМх_DIER) 296 17.4.5. Регистр генерации событий ТІМ6 - ТІМ7 (ТІМх_EGR) 297 17.4.7. Предделитель ТІМ6 - ТІМ7 (ТІМХ_CR2) 296 17.4.8. Регистр передарузки ТІМ6 - ТІМ7 (ТІМХ_ARR) 297 17.4.9. Карта регистров ТІМ6 - ТІМ7 (ТІМХ_ARR) 298 17.4.9. Карта регистров ТІМ6 - ТІМ7 297 18.1. Введение в RTC 297 18.2. Основные свойства RTC 297 18.3. Оункциональное описание RTC 298 18.3.2. Сброс регистров RTC 298 18.3.3. Чтение регистров RTC 298 18.3.3. Чтение регистров RTC 299 18.3.4. Конфигурация регистров RTC 299 18.3.5. Установка флагов RTC 299 18.4.1. Старший регистр управления RTC (RTC_CRH) 290 18.4.2. Младший регистр управления RTC (RTC_CRH) 291 18.4.3. Регистры STC 390 301 18.4.5. Регистры STC 390 302 18.4.6. Регистры БТС 304 19.1. Введение в IWDG 305 19.3.1. Аппаратный сторож ВТС 306 19.3.1. Аппаратный сторож ВТС 307 308 309 309 309 309 301 304 305 306 307 307 307 307 307 308 309 309 309 307 300 307 300 300 300 300 300 300 300	• • •	
17.3. Функциональное описание таймеров ТІМб и ТІМ7 17.3.1 Узел счёта 290 17.3.2. Режим очёта 292 17.3.3. Выбор тактов 294 17.4. Регистры ТІМб и ТІМ7 17.4.1 Регистр управления 2 (ТІМх_СR2) 17.4.4 Регистр управления 2 (ТІМх_СR2) 17.4.2 Регистр управления 2 (ТІМх_СR2) 17.4.3 Регистр разрешения прерываний ТІМб - ТІМ7 (ТІМх_DIER) 295 17.4.4.3 Регистр разрешения прерываний ТІМб - ТІМ7 (ТІМх_DIER) 295 17.4.5. Регистр тенерации событий ТІМб - ТІМ7 (ТІМХ_ERR) 296 17.4.6. Счётчик ТІМб - ТІМ7 (ТІМХ_СКТ) 296 17.4.7. Предделитель ТІМб - ТІМ7 (ТІМХ_ERC) 296 17.4.9. Карта регистров ТІМТ (ТІМХ_ERC) 297 18.1 Введение в RTC 297 18.1 Введение в RTC 18.2. Основные свойства RTC 18.3. Очункциональное описание RTC 298 18.3.1. Обзор 18.3.2. Сброс регистров RTC 298 18.3.3. Чтение регистров RTC 299 18.3.3. Чтение регистров RTC 299 18.3.4. Конфигурация регистров RTC 299 18.3.5. Установка флагов RTC 18.4. Регистры RTC 18.4.1. Старший регистр управления RTC (RTC_CRH) 18.4.2. Регистры Загрузки предделителя RTC (RTC_CRH) 18.4.3. Регистры загрузки предделителя RTC (RTC_CRH) 18.4.4. Регистры загрузки предделителя RTC (RTC_CRH) 18.4.5. Регистры очётчика RTC (RTC_CNTH / RTC_PRLL) 18.5. Карта регистров RTC 19.4.4. Регистры очётчика RTC (RTC_CRH) 18.4.5. Регистры очётчика RTC (RTC_CRH) 18.4.6. Регистры очётчика RTC (RTC_CNTH / RTC_CNTL) 18.5. Карта регистров RTC 19.1. Введение в IWDG 19.1. Введение в IWDG 19.3. Оункциональное описание IWDG 19.3. Оункциональное описание IWDG 19.3. Оункциональное описание IWDG 19.3. Оункциональное описание IWDG 19.4. Регистр предделителя RTC (RTC_CRH) 19.4. Регистр IWDG 19.4. Регистр IWDG 19.4. Регистр IWDG 19.4. Регистр Перделегиел RLR 19.4. Регистр пераделител RLR 19.4. Регистр Перделегиел		
17.3.1. Узел счёта 17.3.2. Режим счёта 17.3.3. Выбор тактов 17.3.4. Режим отладки 17.4. Регистры ТІМБ и ТІМ7 17.4.1. Регистру управления 1 ТІМБ и ТІМ7 (ТІМХ_СR1) 17.4.2. Регистру управления 1 ТІМБ и ТІМ7 (ТІМХ_СR1) 17.4.3. Регистр управления 1 ТІМБ и ТІМ7 (ТІМХ_СR1) 17.4.3. Регистр управления 1 ТІМБ - ТІМ7 (ТІМХ_СR1) 17.4.3. Регистр управления 1 ТІМБ - ТІМ7 (ТІМХ_СR1) 17.4.4. Регистр остояния ТІМБ - ТІМ7 (ТІМХ_СR) 17.4.5. Регистр генерации событий ТІМБ - ТІМ7 (ТІМХ_СВП) 17.4.5. Регистр генерации событий ТІМБ - ТІМ7 (ТІМХ_СВП) 17.4.6. Счётчик ТІМБ - ТІМ7 (ТІМХ_СВТ) 17.4.7. Предделитель ТІМБ - ТІМ7 (ТІМХ_СВТ) 17.4.9. Карта регистров ТІМБ - ТІМ7 (ТІМХ_СВТ) 17.4.9. Карта регистров ТІМБ - ТІМ7 (ТІМХ_СВТ) 18.1. Введение в ВТС 18.2. Основные свойства ВТС 18.3. Функциональное описание ВТС 18.3.1. Обзор 18.3.2. Сброс регистров ВТС 18.3.3. Чтение регистров ВТС 18.3.3. Чтение регистров ВТС 18.3.3. Установка флагов ВТС 18.4. Регистры ПТС 18.4. Гатарший регистр управления ВТС (ВТС_СВН) 18.4.1. Старший регистр управления ВТС (ВТС_СВН) 18.4.2. Младший регистр управления ВТС (ВТС_СВН) 18.4.3. Регистры Чтения предделителя ВТС (ВТС_СВН) 18.4.4. Регистры чтения предделителя ВТС (ВТС_СВН) 18.4.5. Регистры чтения предделителя ВТС (ВТС_СВН) 18.4.6. Регистры очётчика ВТС (ВТС_СВП) 18.4.7. Регистры очётчика ВТС (ВТС_СВП) 19. Независимый сторожевой таймер (IWDG) 19.1. Введение в IWDG 19.3. Функциональное описание IWDG 19.3. Функциональное описание IWDG 19.3.1. Аппаратный сторож 19.3.2. Защита доступа 19.4. Регистры IWDG 19.4.2. Регистр КПОД ВЦЯ 19.4.4. Регистр КПОД ВЦЯ 19.4.5. Регистр КПОД ВЦЯ 19.4.6. Регистр КПОД ВЦЯ 19.4.7. Регистр КПОД ВЦЯ 19.4.8. Регистр КПОД ВЦЯ 19.4.9. Регистр КПОД ВЦЯ 19.4.9. Регистр КПОД ВЦЯ 19.4.1. Регистр КПОД ВЦЯ 19.4.1. Регистр КПОД ВЦЯ 19.4.1. Регистр КПОД ВЦЯ 19.4.2. Регистр КПОД ВЦЯ 19.4.3.3.4. Регистр КПОД ВЦЯ 19.4.4. Регистр КПОД ВЦЯ 19.4.5. Регистр КПОД ВЦЯ 19.4.6. Регистр КПОД ВЦЯ 19.4.6. Регистр КПОД ВЦЯ 19.4.7. Регистр КПОД ВЦЯ 19.4.8. Регистр КПОД ВЦЯ 19.4.9. Регистр КПОД ВЦЯ 19.4.1. Регистр КПОД		
17.3.3. Выбор тактов 17.3.4. Режим отладки 17.4. Регистры ТІМБ и ТІМТ 17.4.1. Регистры ТІМБ и ТІМТ 17.4.1. Регистру пуравления 1 ТІМБ и ТІМ7 (ТІМХ_СR1) 17.4.2. Регистру разрешения прерываний ТІМБ - ТІМ7 (ТІМХ_СR1) 17.4.3. Регистр разрешения прерываний ТІМБ - ТІМ7 (ТІМХ_DIER) 17.4.4. Регистр разрешения прерываний ТІМБ - ТІМ7 (ТІМХ_DIER) 17.4.5. Регистр ренерации событий ТІМБ - ТІМ7 (ТІМХ_EGR) 17.4.5. Счётчик ТІМБ - ТІМ7 (ТІМХ_CRT) 17.4.7. Предделитель ТІМБ - ТІМ7 (ТІМХ_DIT) 17.4.8. Регистр предзагрузки ТІМБ - ТІМ7 (ТІМХ_ARR) 17.4.9. Карта регистров ТІМБ - ТІМ7 (ТІМХ_ARR) 18.1. Введение в ВТС 18.2. Основные свойства ВТС 18.3. Офункциональное описание ВТС 18.3. Офункциональное описание ВТС 18.3.1. Обзор 18.3.2. Сброс регистров ВТС 18.3.3. Чтение регистров ВТС 18.3.3. Чтение регистров ВТС 18.3.4. Конфигурация регистров ВТС 18.3.5. Установка флагов ВТС 18.4.1. Старший регистр управления ВТС (ВТС_CRH) 18.4.2. Регистры ВТС 18.4.3. Регистры загрузки предделителя ВТС (ВТС_CRH) 18.4.3. Регистры будильника ВТС (ВТС_CRH) 18.4.4. Регистры будильника ВТС (ВТС_CNTL) ЯТС_ИТL) 18.4.5. Карта регистров ВТС 19. Независимый сторожевой таймер (IWDG) 19.1. Введение в IWDG 19.3.1. Аппаратный сторож 19.3.2. Защита доступа 19.3.3. Режим отладки 19.4. Регистры IWDG 19.4.1. Регистр пераделителя (IWDG_PR) 19.4.2. Регистр пераделителя (IWDG_PR) 19.4.3. Регистр пераделителя (IWDG_PR) 19.4.4. Регистр пераделителя (IWDG_PR) 19.4.5. Карта регистров IWDG 20.0. Оконный сторожевой таймер (WWDG) 20.1. Введение в WWDG 20.2. Основные свойства WWDG 20.3. Функциональное описание WWDG 20.4. Вычисление в WWDG 20.4. Вычисление таймаута WWDG		
17.3.4. Режим отладки 17.4. Регистры ТІМб и ТІМ7 17.4.1. Регистр управления 1 ТІМ6 и ТІМ7 (ТІМх_CR1) 17.4.2. Регистр управления 2 (ТІМХ_CR2) 17.4.3. Регистр разрешения прерываний ТІМ6 - ТІМ7 (ТІМХ_DIER) 295 17.4.4. Регистр состояния ТІМ6 - ТІМ7 (ТІМХ_SR) 295 17.4.5. Регистр ренорации событий ТІМ6 - ТІМ7 (ТІМХ_EGR) 296 17.4.6. Счётчик ТІМ6 - ТІМ7 (ТІМХ_CRT) 296 17.4.7. Предделитель ТІМ6 - ТІМ7 (ТІМХ_PSC) 297 17.4.8. Регистр предзагрузки ТІМ6 - ТІМ7 (ТІМХ_ARR) 297 17.4.9. Карта регистров ТІМ6 - ТІМ7 (ТІМХ_ARR) 297 18.1. Введение в ВТС 297 18.1. Введение в ВТС 297 18.3. Офукциональное описание RTC 18.3. Основные свойства ВТС 298 18.3.3. Утение регистров ВТС 18.3.4. Конфигурация регистров ВТС 298 18.3.5. Установка флагов ВТС 299 18.3.5. Установка флагов ВТС 291 18.4. Регистры ВТС 291 18.4. Отарший регистр управления ВТС (ВТС_CRH) 293 18.4. Отарший регистр управления ВТС (ВТС_CRH) 294 18.4. Регистры загрузки предделителя ВТС (ВТС_CRH) 295 18.4. Регистры офуцильника ВТС (ВТС_DVH / ЯТС_DIVL) 296 297 298 299 299 290 200 200 200 200 200 200 200		
17.4. Регистры ТІМ6 и ТІМ7 17.4.1. Регистру управления 1 ТІМ6 и ТІМ7 (ТІМх_СR1) 17.4.2. Регистр управления 2 (ТІМх_СR2) 295 17.4.3. Регистр управления 2 (ТІМх_СR2) 295 17.4.3. Регистр управления 2 (ТІМх_СR2) 295 17.4.4. Регистр разрешения прерываний ТІМ6 - ТІМ7 (ТІМх_DIER) 296 17.4.6. Регистр генерации событий ТІМ6 - ТІМ7 (ТІМХ_ER) 296 17.4.6. Счётчик ТІМ6 - ТІМ7 (ТІМХ_СМТ) 296 17.4.7. Предделитель ТІМ6 - ТІМ7 (ТІМХ_СВТ) 297 17.4.8. Регистр предзагрузки ТІМ6 - ТІМ7 (ТІМХ_АRR) 298 17.4.9. Карта регистров ТІМ6 - ТІМ7 (ТІМХ_АRR) 297 18. Таймер реального времени (RTC) 297 18.1. Введение в RTC 297 18.2. Основные свойства RTC 298 18.3.2. Основные свойства RTC 298 18.3.3. Функциональное описание RTC 298 18.3.3. Установка флагов RTC 299 18.3.3. Установка флагов RTC 299 18.3.4. Конфигурация регистров RTC 299 18.3.5. Установка флагов RTC 299 18.4.1. Старший регистр управления RTC (RTC_CRH) 294 18.4.2. Младший регистр управления RTC (RTC_CRH) 294 18.4.3. Регистры Sarpyзки предделителя RTC (RTC_PRLH / RTC_PRLL) 296 18.4.4. Регистры чейтчика RTC (RTC_CRH) 297 18.5. Карта регистров RTC 300 18.5. Карта регистров RTC 301 302 18.5. Карта регистров RTC 303 304 19.1. Введение в IWDG 305 19.3. Функциональное описание IWDG 306 19.3. Функциональное описание IWDG 307 307 308 309 309 309 309 300 300 300 300 300 300	·	
17.4.1. Регистр управления 1 ТІМ6 и ТІМ7 (ТІМх_СR1) 17.4.2. Регистр упаравления 2 (ТІМх_СR2) 17.4.3. Регистр разрешения прерываний ТІМ6 - ТІМ7 (ТІМх_DIER) 17.4.4. Регистр состояния ТІМ6 - ТІМ7 (ТІМх_SR) 17.4.5. Регистр гостояния ТІМ6 - ТІМ7 (ТІМх_SR) 17.4.6. Счётчик ТІМ6 - ТІМ7 (ТІМх_CRT) 17.4.7. Предделитель ТІМ6 - ТІМ7 (ТІМх_PSC) 17.4.8. Регистр предзагрузки ТІМ6 - ТІМ7 (ТІМх_PSC) 17.4.9. Карта регистров ТІМ6 - ТІМ7 (ТІМх_PSC) 18.1. Введение в ВТС 18.2. Основные свойства ВТС 18.3. Основные свойства ВТС 18.3. Оброс регистров ВТС 18.3.1. Обзор 18.3.2. Сброс регистров ВТС 18.3.3. Чтение регистров ВТС 18.3.4. Конфигурация регистров ВТС 18.3.5. Установка флагов ВТС 18.4.1. Старший регистр управления ВТС (ВТС_СВН) 18.4.2. Младший регистр управления ВТС (ВТС_СВН) 18.4.3. Регистры ЧТС 18.4.4. Регистры ЧТЕНИЯ ВТС (ВТС_СВН) 18.4.5. Регистры ЧТЕНИЯ ВТС (ВТС_СВН) 18.4.6. Регистры ЧТЕНИЯ ВТС (ВТС_СВН) 18.4.6. Регистры Фудильника ВТС (ВТС_СВН) 18.4.6. Регистры ВТС 19. Независимый сторожевой таймер (IWDG) 19.1. Введение в IWDG 19.3. Оункциональное описание IWDG 19.3. Режим отладки 19.4. Регистры IWDG 19.4. Регистры IWDG 19.3. Эжих отладки 19.4. Регистры IWDG 19.4. Регистр предделителя (IWDG_RR) 19.4. Регистр предделителя IWDG_RR) 19.4. Регистр предделителя IWDG 19.4. Регистр предделителя IWDG 20.0 Оконный сторожевой таймер (WWDG) 20.1. Введение в WWDG 20.2. Основные свойства WWDG 20.3. Функциональное описание WWDG 20.3. Функциональное описание WWDG 20.3. Функциональное описание WWDG	• •	
17.4.2. Регистр управления 2 (ТІМХ_CR2) 17.4.3. Регистр управления прерываний ТІМ6 - ТІМ7 (ТІМХ_DIER) 17.4.4. Регистр состояния ТІМ6 - ТІМ7 (ТІМХ_SR) 17.4.5. Регистр генерации событий ТІМ6 - ТІМ7 (ТІМХ_EGR) 296 17.4.6. Счётчик ТІМ6 - ТІМ7 (ТІМХ_CNT) 296 17.4.7. Предделитель ТІМ6 - ТІМ7 (ТІМХ_PSC) 296 17.4.8. Регистр предзагрузки ТІМ6 - ТІМ7 (ТІМХ_ARR) 296 17.4.9. Карта регистров ТІМ6 - ТІМ7 (ТІМХ_ARR) 297 18. Таймер реального времени (RTC) 297 18.1. Введение в RTC 297 18.2. Основные свойства RTC 297 18.3. Функциональное описание RTC 298 18.3.1. Обзор 18.3.2. Сброс регистров RTC 299 18.3.3. Чтение регистров RTC 299 18.3.4. Конфигурация регистров RTC 299 18.3.5. Установка флагов RTC 299 18.4.1. Старший регистр управления RTC (RTC_CRH) 290 18.4.2. Младший регистр управления RTC (RTC_CRH) 290 18.4.3. Регистры чтения предделителя RTC (RTC_DIVH / RTC_DIVL) 290 18.4.4. Регистры чтения предделителя RTC (RTC_DIVH / RTC_DIVL) 291 292 293 294 295 296 297 297 299 299 299 299 299 299 299 299		
17.4.3. Регистр разрешения прерываний ТІМ6 - ТІМ7 (ТІМх_DIER) 17.4.4. Регистр состояния ТІМ6 - ТІМ7 (ТІМх_SR) 295 17.4.5. Регистр генерации событий ТІМ6 - ТІМ7 (ТІМХ_EGR) 296 17.4.6. Счётчик ТІМ6 - ТІМ7 (ТІМХ_CNT) 296 17.4.7. Грераделитель ТІМ6 - ТІМ7 (ТІМХ_PSC) 297 17.4.8. Регистр предагурзки ТІМ6 - ТІМ7 (ТІМХ_ARR) 297 18.1. Верение в RTC 297 18.2. Основные свойства RTC 18.3. Оункциональное описание RTC 298 18.3.1. Обзор 298 18.3.2. Сброс регистров RTC 299 18.3.3. Чтение регистров RTC 299 18.3.3. Чтение регистров RTC 299 18.3.4. Конфигурация регистров RTC 299 18.4.5. Установка флагов RTC 299 18.4.1. Старший регистр управления RTC (RTC_CRH) 290 18.4.2. Регистры загрузки предделителя RTC (RTC_CRH) 291 294 295 296 297 298 298 299 298 299 298 299 299 299 299		
17.4.5. Регистр генерации событий ТІМ6 - ТІМ7 (ТІМх_ЕGR) 17.4.6. Счётчик ТІМ6 - ТІМ7 (ТІМх_CNT) 17.4.7. Предделитель ТІМ6 - ТІМ7 (ТІМх_CNT) 17.4.8. Регистр предзагрузки ТІМ6 - ТІМ7 (ТІМх_ARR) 17.4.9. Карта регистров ТІМ6 - ТІМ7 (ТІМх_ARR) 17.4.9. Карта регистров ТІМ6 - ТІМ7 (ТІМх_ARR) 17.4.9. Карта регистров ТІМ6 - ТІМ7 18. Таймер реального времени (RTC) 18.1. Введение в RTC 18.2. Основные свойства RTC 18.3. Функциональное описание RTC 18.3. Функциональное описание RTC 18.3.1. Обзор 18.3.2. Сброс регистров RTC 18.3.3. Чтение регистров RTC 18.3.3. Чтение регистров RTC 18.3.4. Конфигурация регистров RTC 18.3.5. Установка флагов RTC 18.4.1. Старший регистр управления RTC (RTC_CRH) 18.4.2. Младший регистр управления RTC (RTC_CRH) 18.4.3. Регистры загрузки предделителя RTC (RTC_CRH) 18.4.4. Регистры чтения предделителя RTC (RTC_DIM1/RTC_DIVL) 18.4.5. Регистры обътчика RTC (RTC_ONTH/RTC_DIVL) 18.4.6. Регистры будильника RTC (RTC_CNTH/RTC_CNTL) 30.1 18.5. Карта регистров RTC 19. Независимый сторожевой таймер (IWDG) 19.1. Введение в IWDG 19.3. Функциональное описание IWDG 19.3. Оункциональное описание IWDG 19.3. Защита доступа 19.3.3. Режим отладки 19.4. Регистры IWDG 19.4.1. Регистры IWDG 19.4.2. Регистр перезагрузки (IWDG_RR) 19.4.3. Регистр перезагрузки (IWDG_RR) 19.4.5. Карта регистров IWDG 20.4. Введение в WWDG 20.1. Введение в WWDG 20.1. Введение в WWDG 20.2. Основные свойства WWDG 20.3. Функциональное описание WWDG 20.4. Вычисление таймаута WWDG 20.4. Вычисление таймаута WWDG		
17.4.6. Счётчик ТІМЁ - ТІМ7 (ТІМХ_СNТ) 296 17.4.7. Предделитель ТІМ6 - ТІМ7 (ТІМХ_PSC) 296 17.4.8. Регистр предзагрузки ТІМ6 - ТІМ7 (ТІМХ_ARR) 296 17.4.9. Карта регистров ТІМ6 - ТІМ7 (ТІМХ_ARR) 297 18. Таймер реального времени (RTC) 297 18.1. Введение в RTC 297 18.2. Основные свойства RTC 297 18.3. Функциональное описание RTC 298 18.3.1. Обзор 18.3.2. Сброс регистров RTC 298 18.3.1. Обзор 18.3.3. Чтение регистров RTC 299 18.3.4. Конфигурация регистров RTC 299 18.3.5. Установка флагов RTC 299 18.3.5. Установка флагов RTC 299 18.4.1. Старший регистр управления RTC (RTC_CRH) 300 18.4.2. Младший регистр управления RTC (RTC_CRH) 300 18.4.3. Регистры загрузки предделителя RTC (RTC_PRLH / RTC_PRLL) 301 18.4.5. Регистры чтения предделителя RTC (RTC_DIM / RTC_DIVL) 302 18.4.5. Регистры счётчика RTC (RTC_CNTH / RTC_DIVL) 302 18.5. Карта регистров RTC 304 19.1. Введение в IWDG 305 19.3. Функциональное описание IWDG 305 19.3.1. Аппаратный сторожевой таймер (IWDG) 305 19.3.2. Защита доступа 305 19.3.2. Защита доступа 305 19.3.3. Регистры IWDG 305 19.4.1. Регистры IWDG 306 19.4.1. Регистры ПОВС_КR) 306 19.4.1. Регистр предделителя (IWDG_PR) 306 19.4.3. Регистр предделителя (IWDG_PR) 306 19.4.4. Регистр предделителя (IWDG_PR) 306 19.4.5. Карта регистров IWDG 307 20.4. Введение в WWDG 307 20.1. Введение в WWDG 307 20.1. Введение в WWDG 307 20.2. Основные свойства WWDG 307 20.3. Функциональное описание WWDG 307 20.4. Вычисление таймаута WWDG 309	·	
17.4.7. Предделитель ТІМ6 - ТІМ7 (ТІМх_PSC) 17.4.8. Регистр предзагрузки ТІМ6 - ТІМ7 (ТІМх_ARR) 296 17.4.9. Карта регистров ТІМ6 - ТІМ7 (ТІМх_ARR) 297 18. Таймер реального времени (RTC) 297 18.1. Введение в RTC 297 18.2. Основные свойства RTC 298 18.3. Функциональное описание RTC 298 18.3.1. Обзор 298 18.3.2. Сброс регистров RTC 299 18.3.3. Чтение регистров RTC 299 18.3.3. Установка флагов RTC 299 18.3.4. Конфигурация регистров RTC 299 18.4.1. Старший регистр управления RTC (RTC_CRH) 300 18.4.2. Младший регистр управления RTC (RTC_CRH) 301 18.4.3. Регистры чтения предделителя RTC (RTC_PRLH / RTC_PRLL) 18.4.5. Регистры счётчика RTC (RTC_CNTL) 302 18.4.6. Регистры очётчика RTC (RTC_CNTL) 303 18.5. Карта регистров RTC 304 19. Независимый сторожевой таймер (IWDG) 305 19.3. Функциональное описание IWDG 19.3.1. Аппаратный сторож 19.3.2. Защита доступа 19.4.1. Регистры IWDG 19.4.1. Регистры IWDG 19.4.1. Регистры IWDG 19.4.2. Регистры IWDG 305 19.4.3. Регистры IWDG 306 19.4.1. Регистр предделителя (IWDG_PR) 307 307 20.4. Введение в WDDG 20.2. Основные свойства WWDG 20.3. Функциональное описания (IWDG_RLR) 307 20.4. Введение в WWDG 20.4. Вычисление таймаута WWDG 307 20.4. Вычисление таймаута WWDG 307 20.4. Вычисление таймаута WWDG 309	$\cdot \cdot \cdot \cdot = \prime$	
17.4.8. Регистр предзагрузки ТІМ6 - ТІМ7 (ТІМх_АRR) 17.4.9. Карта регистров ТІМ6 - ТІМ7 18. Таймер реального времени (RTC) 18.1. Введение в RTC 18.2. Основные свойства RTC 18.3. Функциональное описание RTC 18.3.1. Обзор 18.3.2. Сброс регистров RTC 18.3.3. Чтение регистров RTC 18.3.4. Конфигурация регистров RTC 18.3.5. Установка флагов RTC 18.4.1. Старший регистр управления RTC (RTC_CRH) 18.4.2. Младший регистр управления RTC (RTC_CRH) 18.4.3. Регистры RTC 18.4.4. Регистры загрузки предделителя RTC (RTC_DRLH / RTC_DIVL) 18.4.5. Регистры суётчика RTC (RTC_CNTH / RTC_DIVL) 18.4.6. Регистры будильника RTC (RTC_ALRH / RTC_ALRL) 18.5. Карта регистров RTC 19. Независимый сторожевой таймер (IWDG) 19.1. Введение в IWDG 19.2. Основные свойства IWDG 19.3. Функциональное описание IWDG 19.3. Защита доступа 19.3. Регистры IWDG 19.4.1. Регистры IWDG 19.4.1. Регистры IWDG 19.4.2. Регистры (IWDG_KR) 19.4.3. Регистры (IWDG_RLR) 19.4.5. Карта регистров (IWDG_RLR) 19.4.5. Карта регистров (IWDG_RLR) 19.4.6. Регистры IWDG 19.4.7. Регистры IWDG 19.4.8. Регистры IWDG 19.4.9. Регистры IWDG 19.4.1. Регистры IWDG 19.4.1. Регистры IWDG 19.4.1. Регистры IWDG 19.4.2. Регистры IWDG 19.4.3. Регистры IWDG 19.4.4. Регистры IWDG 19.4.5. Карта регистров IWDG 19.4.5. Карта регистров IWDG 20. Оконный сторожевой таймер (WWDG) 20. Оконный сторожевой таймер (WWDG) 20.1. Введение в WWDG 20.2. Основные свойства WWDG 20.3. Функциональное описание WWDG 20.4. Вычисление таймаута WWDG		
17.4.9. Карта регистров ТІМ6 - ТІМ7 18. Таймер реального времени (RTC) 18.1. Введение в RTC 18.2. Основные свойства RTC 18.3. Функциональное описание RTC 18.3.1. Обзор 18.3.2. Сброс регистров RTC 18.3.3. Чтение регистров RTC 18.3.4. Конфигурация регистров RTC 18.3.5. Установка флагов RTC 18.4.1. Старший регистр управления RTC (RTC_CRH) 18.4.2. Младший регистр управления RTC (RTC_CRH) 18.4.3. Регистры Загрузки предделителя RTC (RTC_PRLH / RTC_PRLL) 18.4.4. Регистры чтения предделителя RTC (RTC_DIVH / RTC_DIVL) 18.4.5. Регистры очетчика RTC (RTC_CNTH / RTC_DIVL) 18.4.6. Регистры будильника RTC (RTC_ALRH / RTC_ALRL) 18.5. Карта регистров RTC 19. Независимый сторожевой таймер (IWDG) 19.1. Введение в IWDG 19.3.1. Аппаратный сторож 19.3.2. Защита доступа 19.3.3. Режим отладки 19.4. Регистры IWDG 19.4.1. Регистр ключа (IWDG_KR) 19.4.2. Регистр предделителя (IWDG_PR) 19.4.3. Регистр предделителя (IWDG_RLR) 19.4.4. Регистр предделителя (IWDG_RLR) 19.4.5. Карта регистров IWDG 20. Оконный сторожевой таймер (WWDG) 20.1. Введение в WWDG 20.2. Основные свойства WWDG 20.3. Функциональное описание WWDG 20.4. Вычисление таймаута WWDG 307 20.4. Вычисление таймаута WWDG	·	
18.1. Введение в RTC 297 18.2. Основные свойства RTC 297 18.3. Функциональное описание RTC 298 18.3.1. Обзор 298 18.3.2. Сброс регистров RTC 299 18.3.3. Чтение регистров RTC 299 18.3.4. Конфигурация регистров RTC 299 18.4. Регистры RTC 300 18.4.1. Старший регистр управления RTC (RTC_CRH) 300 18.4.2. Младший регистр управления RTC (RTC_CRH) 300 18.4.3. Регистры загрузки предделителя RTC (RTC_DRL PRLH / RTC_PRLL) 301 18.4.4. Регистры чтения предделителя RTC (RTC_DNH / RTC_DIVL) 302 18.4.5. Регистры счётчика RTC (RTC_CNTH / RTC_CNTL) 302 18.4.6. Регистры будильника RTC (RTC_ALRH / RTC_ALRL) 303 18.5. Карта регистров RTC 304 19. Независимый сторожевой таймер (IWDG) 304 19.1. Введение в IWDG 305 19.3.1. Аппаратный сторож 305 19.3.2. Защита доступа 305 19.4.1. Регистр ключа (IWDG_KR) 306 19.4.2. Регистр предделителя (IWDG_PR) 306 19.4.3. Регистр предделителя (IWDG_RLR) 306 19.4.5. Карта регистров IWDG 307	\cdot	
18.2. Основные свойства RTC 18.3. Функциональное описание RTC 298 18.3.1. Обзор 18.3.2. Сброс регистров RTC 299 18.3.3. Чтение регистров RTC 299 18.3.4. Конфигурация регистров RTC 18.4.5. Установка флагов RTC 18.4.1. Старший регистр управления RTC (RTC_CRH) 18.4.2. Младший регистр управления RTC (RTC_CRH) 18.4.3. Регистры загрузки предделителя RTC (RTC_PRLH / RTC_PRLL) 18.4.4. Регистры загрузки предделителя RTC (RTC_DIVH / RTC_DIVL) 18.4.5. Регистры счётчика RTC (RTC_CNTH / RTC_DIVL) 18.4.6. Регистры будильника RTC (RTC_ALRH / RTC_ALRL) 18.5. Карта регистров RTC 19. Независимый сторожевой таймер (IWDG) 19.1. Введение в IWDG 19.2. Основные свойства IWDG 19.3.1. Аппаратный сторож 19.3.2. Защита доступа 19.3.3. Режим отладки 19.4. Регистры IWDG 19.4.1. Регистр ключа (IWDG_KR) 19.4.2. Регистр предделителя (IWDG_PR) 19.4.3. Регистр предделителя (IWDG_RLR) 19.4.4. Регистр предделителя (IWDG_RLR) 19.4.5. Карта регистров IWDG 20. Оконный сторожевой таймер (WWDG) 20.1. Введение в WWDG 20.2. Основные свойства WWDG 20.3. Функциональное описание WWDG 20.4. Вычисление таймаута WWDG 307 20.4. Вычисление таймаута WWDG	• • • • • • • • •	
18.3. Функциональное описание RTC 18.3.1. Обзор 18.3.2. Сброс регистров RTC 299 18.3.3. Чтение регистров RTC 299 18.3.4. Конфигурация регистров RTC 299 18.3.5. Установка флагов RTC 299 18.3.5. Установка флагов RTC 299 18.4.1. Старший регистр управления RTC (RTC_CRH) 300 18.4.1. Старший регистр управления RTC (RTC_CRH) 301 18.4.2. Младший регистр управления RTC (RTC_CRH) 302 18.4.3. Регистры загрузки предделителя RTC (RTC_DIVH / RTC_DIVL) 303 18.4.4. Регистры счётчика RTC (RTC_CNTH / RTC_DIVH / RTC_DIVL) 304 18.4.5. Регистры будильника RTC (RTC_ALRH / RTC_ALRL) 305 18.5. Карта регистров RTC 304 19. Независимый сторожевой таймер (IWDG) 305 19.1. Введение в IWDG 306 19.2. Основные свойства IWDG 307 19.3.1. Аппаратный сторож 308 19.3.2. Защита доступа 309 19.3.3. Режим отладки 309 19.4. Регистры IWDG 306 19.4.1. Регистр ключа (IWDG_KR) 307 19.4.2. Регистр предделителя (IWDG_RLR) 307 307 20.1. Введение в WWDG 307 20.1. Введение в WWDG 307 20.1. Введение в WWDG 307 20.2. Основные свойства WWDG 307 20.3. Функциональное описание WWDG 307 20.4. Вычисление таймаута WWDG 307		_
18.3.1. Обзор 18.3.2. Сброс регистров RTC 18.3.3. Чтение регистров RTC 299 18.3.4. Конфигурация регистров RTC 299 18.3.5. Установка флагов RTC 299 18.4. Регистры RTC 300 18.4.1. Старший регистр управления RTC (RTC_CRH) 301 18.4.2. Младший регистр управления RTC (RTC_CRH) 302 18.4.3. Регистры загрузки предделителя RTC (RTC_PRLH / RTC_PRLL) 303 18.4.4. Регистры чтения предделителя RTC (RTC_DIVH / RTC_DIVL) 304 18.4.5. Регистры чтения предделителя RTC (RTC_DIVH / RTC_DIVL) 305 18.4.6. Регистры будильника RTC (RTC_ALRH / RTC_ALRL) 307 18.5. Карта регистров RTC 308 19.1. Введение в IWDG 19.2. Основные свойства IWDG 19.3. Функциональное описание IWDG 19.3.1. Аппаратный сторож 19.3.2. Защита доступа 19.3.3. Режим отладки 305 19.4.1. Регистры ключа (IWDG_KR) 19.4.2. Регистр предделителя (IWDG_PR) 19.4.3. Регистр перезагрузки (IWDG_RLR) 19.4.4. Регистр перезагрузки (IWDG_RLR) 19.4.5. Карта регистров IWDG 307 20.1. Введение в WWDG 20.2. Основные свойства WWDG 307 20.1. Введение в WWDG 307 20.1. Введение в WWDG 307 20.1. Введение в WWDG 307 20.2. Основные свойства WWDG 307 20.3. Функциональное описание WWDG 307 20.4. Вычисление таймаута WWDG 309		
18.3.2. Сброс регистров RTC 18.3.3. Чтение регистров RTC 299 18.3.4. Конфигурация регистров RTC 299 18.3.5. Установка флагов RTC 300 18.4. Регистры RTC 300 18.4.1. Старший регистр управления RTC (RTC_CRH) 300 18.4.2. Младший регистр управления RTC (RTC_CRH) 301 18.4.3. Регистры чтения предделителя RTC (RTC_PRLH / RTC_PRLL) 301 18.4.4. Регистры чтения предделителя RTC (RTC_PRLH / RTC_DIVL) 302 18.4.5. Регистры счётчика RTC (RTC_CNTH / RTC_DIVL) 303 18.5. Карта регистров RTC 304 19. Независимый сторожевой таймер (IWDG) 305 19.3.1. Введение в IWDG 306 19.3.2. Защита доступа 19.3.3. Режим отладки 307 19.4. Регистры IWDG 308 19.4.1. Регистр редделителя (IWDG_PR) 309 19.4.2. Регистр предделителя (IWDG_RR) 19.4.3. Регистр предделителя (IWDG_RR) 19.4.4. Регистр предделителя (IWDG_RR) 19.4.5. Карта регистров IWDG 307 20.1. Введение в WWDG 307 20.2. Основные свойства WWDG 307 20.3. Функциональное описание WWDG 307 20.4. Вычисление таймаута WWDG 307 20.4. Вычисление таймаута WWDG		
18.3.4. Конфигурация регистров RTC 299 18.3.5. Установка флагов RTC 299 18.4. Регистры RTC 300 18.4.1. Старший регистр управления RTC (RTC_CRH) 300 18.4.2. Младший регистр управления RTC (RTC_CRH) 301 18.4.3. Регистры загрузки предделителя RTC (RTC_PRLH / RTC_PRLL) 301 18.4.4. Регистры чтения предделителя RTC (RTC_DIVH / RTC_DIVL) 302 18.4.5. Регистры счётчика RTC (RTC_CNTH / RTC_CNTL) 303 18.5. Карта регистров RTC 304 19. Независимый сторожевой таймер (IWDG) 305 19.1. Введение в IWDG 19.2. Основные свойства IWDG 19.3.1. Аппаратный сторож 19.3.2. Защита доступа 19.3.3. Режим отладки 305 19.4. Регистры IWDG 19.4.1. Регистр предделителя (IWDG_PR) 19.4.2. Регистр перезагрузки (IWDG_PR) 19.4.3. Регистр перезагрузки (IWDG_RLR) 19.4.5. Карта регистров IWDG 307 20.1. Введение в WWDG 20.2. Основные свойства WWDG 307 20.1. Введение в WWDG 307 20.2. Основные свойства WWDG 307 20.3. Функциональное описание WWDG 307 20.3. Функциональное описание WWDG 307 20.4. Вычисление таймаута WWDG 309	·	299
18.3.5. Установка флагов RTC 18.4. Регистры RTC 18.4.1. Старший регистр управления RTC (RTC_CRH) 18.4.2. Младший регистр управления RTC (RTC_CRH) 18.4.3. Регистры загрузки предделителя RTC (RTC_PRLH / RTC_PRLL) 18.4.4. Регистры чтения предделителя RTC (RTC_DIVH / RTC_DIVL) 18.4.5. Регистры счётчика RTC (RTC_CNTH / RTC_CNTL) 18.4.6. Регистры будильника RTC (RTC_LALRH / RTC_ALRL) 18.5. Карта регистров RTC 19. Независимый сторожевой таймер (IWDG) 19.1. Введение в IWDG 19.2. Основные свойства IWDG 19.3.1. Аппаратный сторож 19.3.2. Защита доступа 19.3.3. Режим отладки 19.4. Регистры IWDG 19.4.1. Регистры IWDG 19.4.2. Регистр ключа (IWDG_KR) 19.4.3. Регистр предделителя (IWDG_PR) 19.4.4. Регистр предзагрузки (IWDG_RLR) 19.4.5. Карта регистров IWDG 20.1. Введение в WWDG 20.1. Введение в WWDG 20.2. Основные свойства WWDG 20.3. Функциональное описание WWDG 307 20.4. Вычисление таймаута WWDG		
18.4. Регистры RTC 18.4.1. Старший регистр управления RTC (RTC_CRH) 18.4.2. Младший регистр управления RTC (RTC_CRH) 18.4.3. Регистры загрузки предделителя RTC (RTC_PRLH / RTC_PRLL) 18.4.4. Регистры чтения предделителя RTC (RTC_DIVH / RTC_DIVL) 18.4.5. Регистры счётчика RTC (RTC_CNTH / RTC_CNTL) 18.4.6. Регистры будильника RTC (RTC_ALRH / RTC_ALRL) 18.5. Карта регистров RTC 19. Независимый сторожевой таймер (IWDG) 19.1. Введение в IWDG 19.2. Основные свойства IWDG 19.3.1. Аппаратный сторож 19.3.2. Защита доступа 19.3.3. Режим отладки 19.4. Регистры IWDG 19.4.1. Регистры IWDG 19.4.2. Регистр предделителя (IWDG_PR) 19.4.3. Регистр перезагрузки (IWDG_RLR) 19.4.4. Регистр состояния (IWDG_RLR) 19.4.5. Карта регистров IWDG 20.1. Введение в WWDG 20.1. Введение в WWDG 20.2. Основные свойства WWDG 20.3. Функциональное описание WWDG 307 20.4. Вычисление таймаута WWDG 309		
18.4.1. Старший регистр управления RTC (RTC_CRH) 18.4.2. Младший регистр управления RTC (RTC_CRH) 18.4.3. Регистры загрузки предделителя RTC (RTC_PRLH / RTC_PRLL) 18.4.4. Регистры чтения предделителя RTC (RTC_DIVH / RTC_DIVL) 18.4.5. Регистры счётчика RTC (RTC_CNTH / RTC_DIVL) 18.4.6. Регистры будильника RTC (RTC_ALRH / RTC_ALRL) 18.5. Карта регистров RTC 19. Независимый сторожевой таймер (IWDG) 19.1. Введение в IWDG 19.2. Основные свойства IWDG 19.3. Функциональное описание IWDG 19.3.1. Аппаратный сторож 19.3.2. Защита доступа 19.3.3. Режим отладки 19.4. Регистры IWDG 19.4.1. Регистры IWDG 19.4.2. Регистр ключа (IWDG_KR) 19.4.3. Регистр перезагрузки (IWDG_PR) 19.4.3. Регистр перезагрузки (IWDG_RLR) 19.4.5. Карта регистров IWDG 20. Оконный сторожевой таймер (WWDG) 20.1. Введение в WWDG 20.2. Основные свойства WWDG 20.3. Функциональное описание WWDG 20.4. Вычисление таймаута WWDG	·	
18.4.2. Младший регистр управления RTC (RTC_CRH) 18.4.3. Регистры загрузки предделителя RTC (RTC_PRLH / RTC_PRLL) 18.4.4. Регистры чтения предделителя RTC (RTC_DIVH / RTC_DIVL) 18.4.5. Регистры счётчика RTC (RTC_CNTH / RTC_CNTL) 18.4.6. Регистры будильника RTC (RTC_ALRH / RTC_ALRL) 18.5. Карта регистров RTC 19. Независимый сторожевой таймер (IWDG) 19.1. Введение в IWDG 19.2. Основные свойства IWDG 19.3.1. Аппаратный сторож 19.3.2. Защита доступа 19.3.3. Режим отладки 19.4. Регистры IWDG 19.4.1. Регистры IWDG 19.4.1. Регистр ключа (IWDG_KR) 19.4.2. Регистр предделителя (IWDG_PR) 19.4.3. Регистр предделителя (IWDG_RLR) 19.4.4. Регистр состояния (IWDG_RLR) 19.4.5. Карта регистров IWDG 20.1. Введение в WWDG 20.1. Введение в WWDG 20.2. Основные свойства WWDG 20.3. Функциональное описание WWDG 20.4. Вычисление таймаута WWDG		
18.4.3. Регистры загрузки предделителя RTC (RTC_PRLH / RTC_PRLL) 301 18.4.4. Регистры чтения предделителя RTC (RTC_DIVH / RTC_DIVL) 302 18.4.5. Регистры счётчика RTC (RTC_CNTH / RTC_CNTL) 302 18.4.6. Регистры будильника RTC (RTC_ALRH / RTC_ALRL) 303 18.5. Карта регистров RTC 304 19. Независимый сторожевой таймер (IWDG) 304 19.1. Введение в IWDG 305 19.2. Основные свойства IWDG 305 19.3. Функциональное описание IWDG 305 19.3.1. Аппаратный сторож 305 19.3.2. Защита доступа 305 19.3.3. Режим отладки 305 19.4. Регистры IWDG 306 19.4.1. Регистры IWDG 306 19.4.1. Регистры IWDG 306 19.4.2. Регистр предделителя (IWDG_PR) 306 19.4.3. Регистр перезагрузки (IWDG_RLR) 306 19.4.4. Регистр состояния (IWDG_RLR) 307 19.4.5. Карта регистров IWDG 307 20.0. Оконный сторожевой таймер (WWDG) 307 20.1. Введение в WWDG 307 20.3. Функциональное описание WWDG 307 20.4. Вычисление таймаута WWDG 309	· · · · · · · · · · · · · · · · · · ·	
18.4.4. Регистры чтения предделителя RTC (RTC_DIVH / RTC_DIVL) 18.4.5. Регистры счётчика RTC (RTC_CNTH / RTC_CNTL) 302 18.4.6. Регистры будильника RTC (RTC_ALRH / RTC_ALRL) 303 18.5. Карта регистров RTC 304 19. Независимый сторожевой таймер (IWDG) 304 19.1. Введение в IWDG 305 19.2. Основные свойства IWDG 305 19.3. Функциональное описание IWDG 305 19.3.1. Аппаратный сторож 305 19.3.2. Защита доступа 305 19.4. Регистры IWDG 306 19.4.1. Регистры IWDG 306 19.4.1. Регистр ключа (IWDG_KR) 306 19.4.2. Регистр предделителя (IWDG_PR) 306 19.4.3. Регистр преразгрузки (IWDG_RLR) 307 19.4.5. Карта регистров IWDG 307 20. Оконный сторожевой таймер (WWDG) 307 20.1. Введение в WWDG 20.2. Основные свойства WWDG 307 20.4. Вычисление таймаута WWDG 309		
18.4.6. Регистры будильника RTC (RTC_ALRH / RTC_ALRL) 303 18.5. Карта регистров RTC 304 19. Независимый сторожевой таймер (IWDG) 304 19.1. Введение в IWDG 305 19.2. Основные свойства IWDG 305 19.3. Функциональное описание IWDG 305 19.3.1. Аппаратный сторож 305 19.3.2. Защита доступа 305 19.3.3. Режим отладки 305 19.4. Регистры IWDG 306 19.4.1. Регистр ключа (IWDG_KR) 306 19.4.2. Регистр предделителя (IWDG_PR) 306 19.4.3. Регистр предделителя (IWDG_RLR) 306 19.4.4. Регистр состояния (IWDG_RLR) 306 19.4.5. Карта регистров IWDG 307 20. Оконный сторожевой таймер (WWDG) 307 20.1. Введение в WWDG 307 20.2. Основные свойства WWDG 307 20.4. Вычисление таймаута WWDG 309	18.4.4. Регистры чтения предделителя RTC (RTC_DIVH / RTC_DIVL)	302
18.5. Карта регистров RTC 19. Независимый сторожевой таймер (IWDG) 19.1. Введение в IWDG 19.2. Основные свойства IWDG 19.3. Функциональное описание IWDG 19.3.1. Аппаратный сторож 19.3.2. Защита доступа 19.3.3. Режим отладки 19.4. Регистры IWDG 19.4.1. Регистр ключа (IWDG_KR) 19.4.2. Регистр предделителя (IWDG_PR) 19.4.3. Регистр перезагрузки (IWDG_RLR) 19.4.4. Регистр состояния (IWDG_RLR) 19.4.5. Карта регистров IWDG 20. Оконный сторожевой таймер (WWDG) 20.1. Введение в WWDG 20.2. Основные свойства WWDG 20.3. Функциональное описание WWDG 20.4. Вычисление таймаута WWDG 304 305 306 307 307 307 308 309		
19. Независимый сторожевой таймер (IWDG) 19.1. Введение в IWDG 19.2. Основные свойства IWDG 19.3. Функциональное описание IWDG 19.3.1. Аппаратный сторож 19.3.2. Защита доступа 19.3.3. Режим отладки 305 19.4. Регистры IWDG 19.4.1. Регистр ключа (IWDG_KR) 19.4.2. Регистр предделителя (IWDG_PR) 19.4.3. Регистр перезагрузки (IWDG_RLR) 19.4.4. Регистр состояния (IWDG_RLR) 19.4.5. Карта регистров IWDG 20. Оконный сторожевой таймер (WWDG) 20.1. Введение в WWDG 20.2. Основные свойства WWDG 20.3. Функциональное описание WWDG 20.4. Вычисление таймаута WWDG 304 305 306 307 307 20.4. Вычисление таймаута WWDG 307	. , , , , , , , , , , , , , , , , , , ,	
19.1. Введение в IWDG 305 19.2. Основные свойства IWDG 305 19.3. Функциональное описание IWDG 305 19.3.1. Аппаратный сторож 305 19.3.2. Защита доступа 305 19.3.3. Режим отладки 305 19.4. Регистры IWDG 306 19.4.1. Регистр ключа (IWDG_KR) 306 19.4.2. Регистр предделителя (IWDG_PR) 306 19.4.3. Регистр перезагрузки (IWDG_RLR) 306 19.4.4. Регистр состояния (IWDG_RLR) 306 19.4.5. Карта регистров IWDG 307 20. Оконный сторожевой таймер (WWDG) 307 20.1. Введение в WWDG 307 20.2. Основные свойства WWDG 307 20.3. Функциональное описание WWDG 307 20.4. Вычисление таймаута WWDG 309	· · ·	
19.2. Основные свойства IWDG 19.3. Функциональное описание IWDG 305 19.3.1. Аппаратный сторож 305 19.3.2. Защита доступа 305 19.3.3. Режим отладки 305 19.4. Регистры IWDG 306 19.4.1. Регистр ключа (IWDG_KR) 306 19.4.2. Регистр предделителя (IWDG_PR) 306 19.4.3. Регистр перезагрузки (IWDG_RLR) 307 19.4.5. Карта регистров IWDG 20. Оконный сторожевой таймер (WWDG) 20.1. Введение в WWDG 20.2. Основные свойства WWDG 20.3. Функциональное описание WWDG 20.4. Вычисление таймаута WWDG 305	• • • • • • • • • • • • • • • • • • • •	
19.3. Функциональное описание IWDG 19.3.1. Аппаратный сторож 305 19.3.2. Защита доступа 305 19.3.3. Режим отладки 305 19.4. Регистры IWDG 19.4.1. Регистр ключа (IWDG_KR) 306 19.4.2. Регистр предделителя (IWDG_PR) 306 19.4.3. Регистр перезагрузки (IWDG_RLR) 307 19.4.5. Карта регистров IWDG 20. Оконный сторожевой таймер (WWDG) 20.1. Введение в WWDG 20.2. Основные свойства WWDG 20.3. Функциональное описание WWDG 20.4. Вычисление таймаута WWDG 307	·	
19.3.1. Аппаратный сторож 19.3.2. Защита доступа 19.3.3. Режим отладки 305 19.4. Регистры IWDG 19.4.1. Регистр ключа (IWDG_KR) 306 19.4.2. Регистр предделителя (IWDG_PR) 306 19.4.3. Регистр перезагрузки (IWDG_RLR) 306 19.4.5. Карта регистров IWDG 20. Оконный сторожевой таймер (WWDG) 307 20.1. Введение в WWDG 20.2. Основные свойства WWDG 307 20.3. Функциональное описание WWDG 309		
19.3.2. Защита доступа 19.3.3. Режим отладки 305 19.4. Регистры IWDG 19.4.1. Регистр ключа (IWDG_KR) 306 19.4.2. Регистр предделителя (IWDG_PR) 306 19.4.3. Регистр перезагрузки (IWDG_RLR) 306 19.4.4. Регистр состояния (IWDG_RLR) 307 19.4.5. Карта регистров IWDG 307 20.1. Введение в WWDG 20.2. Основные свойства WWDG 307 20.3. Функциональное описание WWDG 309		
19.4. Регистры IWDG 19.4.1. Регистр ключа (IWDG_KR) 306 19.4.2. Регистр предделителя (IWDG_PR) 306 19.4.3. Регистр перезагрузки (IWDG_RLR) 307 19.4.4. Регистр состояния (IWDG_RLR) 307 19.4.5. Карта регистров IWDG 307 20. Оконный сторожевой таймер (WWDG) 307 20.1. Введение в WWDG 20.2. Основные свойства WWDG 307 20.3. Функциональное описание WWDG 309	·	305
19.4.1. Регистр ключа (IWDG_KR) 306 19.4.2. Регистр предделителя (IWDG_PR) 306 19.4.3. Регистр перезагрузки (IWDG_RLR) 306 19.4.4. Регистр состояния (IWDG_RLR) 307 19.4.5. Карта регистров IWDG 307 20. Оконный сторожевой таймер (WWDG) 307 20.1. Введение в WWDG 307 20.2. Основные свойства WWDG 307 20.3. Функциональное описание WWDG 307 20.4. Вычисление таймаута WWDG 309	19.3.3. Режим отладки	
19.4.2. Регистр предделителя (IWDG_PR) 306 19.4.3. Регистр перезагрузки (IWDG_RLR) 306 19.4.4. Регистр состояния (IWDG_RLR) 307 19.4.5. Карта регистров IWDG 307 20. Оконный сторожевой таймер (WWDG) 307 20.1. Введение в WWDG 307 20.2. Основные свойства WWDG 307 20.3. Функциональное описание WWDG 307 20.4. Вычисление таймаута WWDG 309		
19.4.3. Регистр перезагрузки (IWDG_RLR) 306 19.4.4. Регистр состояния (IWDG_RLR) 307 19.4.5. Карта регистров IWDG 307 20. Оконный сторожевой таймер (WWDG) 307 20.1. Введение в WWDG 307 20.2. Основные свойства WWDG 307 20.3. Функциональное описание WWDG 307 20.4. Вычисление таймаута WWDG 309	· · · · · · · · · · · · · · · · · · ·	
19.4.4. Регистр состояния (IWDG_RLR)30719.4.5. Карта регистров IWDG30720. Оконный сторожевой таймер (WWDG)30720.1. Введение в WWDG30720.2. Основные свойства WWDG30720.3. Функциональное описание WWDG30720.4. Вычисление таймаута WWDG309	· · · · · · · · · · · · · · · · · · ·	
19.4.5. Карта регистров IWDG30720. Оконный сторожевой таймер (WWDG)30720.1. Введение в WWDG30720.2. Основные свойства WWDG30720.3. Функциональное описание WWDG30720.4. Вычисление таймаута WWDG309	· · · · · · · · · · · · · · · · · · ·	
20.1. Введение в WWDG 307 20.2. Основные свойства WWDG 307 20.3. Функциональное описание WWDG 307 20.4. Вычисление таймаута WWDG 309	\cdot	
20.2. Основные свойства WWDG 307 20.3. Функциональное описание WWDG 307 20.4. Вычисление таймаута WWDG 309	20. Оконный сторожевой таймер (WWDG)	307
20.3. Функциональное описание WWDG30720.4. Вычисление таймаута WWDG309		
20.4. Вычисление таймаута WWDG 309		
•	•	
A VALA A TOTAL MANUAL ALLICATION MANUAL MANU	• • • • • • • • • • • • • • • • • • •	

20.6. Регистры WWDG	310
20.6.1. Регистр ключа (WWDG_CR)	310
20.6.2. Регистр конфигурации (WWDG_CFR)	310
20.6.3. Регистр состояния (WWDG_SR)	310
20.6.4. Карта регистров WWDG	311
21. Контроллер статической памяти (FSMC)	311
21.1. Основные свойства FSMC	311
21.2. Блок-схема FSMC	312
21.3. Интерфейс АНВ	312
21.3.1. Поддерживаемая память и передачи	313
21.4. Отображение адресов внешних устройств	313
21.4.1. Адресация NOR/PSRAM	314
21.4.2. Адресация NAND/PC Card	314
21.5. Контроллер NOR Flash/PSRAM	315
21.5.1. Сигналы интерфейса внешней памяти	316
21.5.2. Поддерживаемая память и передачи	317
21.5.3. Синхронизация сигналов	318
21.5.4. Асинхронные передачи контроллера NOR Flash/PSRAM	318
21.5.5. Синхронные передачи	334
21.5.6. Регистры управления NOR/PSRAM	339
21.6. Контроллер NAND Flash/PC Card	344
21.6.1. Сигналы интерфейса внешней памяти	344
21.6.2. Поддерживаемая память и передачи NAND Flash / PC Card	346 346
21.6.3. Временные диаграммы NAND Flash / PC Card 21.6.4. Операции NAND Flash	346 347
21.6.5. Предожидание NAND Flash	348
21.6.6. Вычисление кода коррекции ошибки (ECC) NAND Flash	348
21.6.7. Операции PC Card/CompactFlash	349
21.6.8. Управляющие регистры NAND Flash/PC Card	351
21.6.9. Карта регистров FSMC	356
· · ·	356 357
22. Интерфейс Secure digital (SDIO)	357
22. Интерфейс Secure digital (SDIO) 22.1. Основные свойства SDIO	357 357
22. Интерфейс Secure digital (SDIO) 22.1. Основные свойства SDIO 22.2. Топология шины SDIO	357
22. Интерфейс Secure digital (SDIO) 22.1. Основные свойства SDIO 22.2. Топология шины SDIO	357 357 358
22. Интерфейс Secure digital (SDIO) 22.1. Основные свойства SDIO 22.2. Топология шины SDIO 22.3. Функциональное описание SDIO	357 357 358 360
22. Интерфейс Secure digital (SDIO) 22.1. Основные свойства SDIO 22.2. Топология шины SDIO 22.3. Функциональное описание SDIO 22.3.1. Адаптер SDIO	357 357 358 360 361
22. Интерфейс Secure digital (SDIO) 22.1. Основные свойства SDIO 22.2. Топология шины SDIO 22.3. Функциональное описание SDIO 22.3.1. Адаптер SDIO 22.3.2. АНВ интерфейс SDIO	357 357 358 360 361 368
22. Интерфейс Secure digital (SDIO) 22.1. Основные свойства SDIO 22.2. Топология шины SDIO 22.3. Функциональное описание SDIO 22.3.1. Адаптер SDIO 22.3.2. АНВ интерфейс SDIO 22.4. Функциональное описание карты	357 357 358 360 361 368 368
22. Интерфейс Secure digital (SDIO) 22.1. Основные свойства SDIO 22.2. Топология шины SDIO 22.3. Функциональное описание SDIO 22.3.1. Адаптер SDIO 22.3.2. АНВ интерфейс SDIO 22.4. Функциональное описание карты 22.4.1. Режим идентификации карт 22.4.2. Сброс карт 22.4.3. Определение рабочего напряжения	357 358 360 361 368 368 368 369 369
22. Интерфейс Secure digital (SDIO) 22.1. Основные свойства SDIO 22.2. Топология шины SDIO 22.3. Функциональное описание SDIO 22.3.1. Адаптер SDIO 22.3.2. АНВ интерфейс SDIO 22.4. Функциональное описание карты 22.4.1. Режим идентификации карт 22.4.2. Сброс карт 22.4.3. Определение рабочего напряжения 22.4.4. Процесс идентификации карт	357 358 360 361 368 368 368 369 369 369
22. Интерфейс Secure digital (SDIO) 22.1. Основные свойства SDIO 22.2. Топология шины SDIO 22.3. Функциональное описание SDIO 22.3.1. Адаптер SDIO 22.3.2. АНВ интерфейс SDIO 22.4. Функциональное описание карты 22.4.1. Режим идентификации карт 22.4.2. Сброс карт 22.4.3. Определение рабочего напряжения 22.4.4. Процесс идентификации карт 22.4.5. Запись блоками	357 358 360 361 368 368 368 369 369 369 370
22. Интерфейс Secure digital (SDIO) 22.1. Основные свойства SDIO 22.2. Топология шины SDIO 22.3. Функциональное описание SDIO 22.3.1. Адаптер SDIO 22.3.2. АНВ интерфейс SDIO 22.4. Функциональное описание карты 22.4.1. Режим идентификации карт 22.4.2. Сброс карт 22.4.3. Определение рабочего напряжения 22.4.4. Процесс идентификации карт 22.4.5. Запись блоками 22.4.6. Чтение блоками	357 358 360 361 368 368 369 369 369 370 370
22. Интерфейс Secure digital (SDIO) 22.1. Основные свойства SDIO 22.2. Топология шины SDIO 22.3. Функциональное описание SDIO 22.3.1. Адаптер SDIO 22.3.2. АНВ интерфейс SDIO 22.4. Функциональное описание карты 22.4.1. Режим идентификации карт 22.4.2. Сброс карт 22.4.3. Определение рабочего напряжения 22.4.4. Процесс идентификации карт 22.4.5. Запись блоками 22.4.6. Чтение блоками 22.4.7. Потоковые чтение и запись (только MultiMediaCard)	357 358 360 361 368 368 369 369 369 370 370
22. Интерфейс Secure digital (SDIO) 22.1. Основные свойства SDIO 22.2. Топология шины SDIO 22.3. Функциональное описание SDIO 22.3.1. Адаптер SDIO 22.3.2. АНВ интерфейс SDIO 22.4. Функциональное описание карты 22.4.1. Режим идентификации карт 22.4.2. Сброс карт 22.4.3. Определение рабочего напряжения 22.4.4. Процесс идентификации карт 22.4.5. Запись блоками 22.4.6. Чтение блоками 22.4.7. Потоковые чтение и запись (только MultiMediaCard) 22.4.8. Стирание: групповое и сектора	357 358 360 361 368 368 369 369 369 370 370 370
22. Интерфейс Secure digital (SDIO) 22.1. Основные свойства SDIO 22.2. Топология шины SDIO 22.3. Функциональное описание SDIO 22.3.1. Адаптер SDIO 22.3.2. АНВ интерфейс SDIO 22.4. Функциональное описание карты 22.4.1. Режим идентификации карт 22.4.2. Сброс карт 22.4.3. Определение рабочего напряжения 22.4.4. Процесс идентификации карт 22.4.5. Запись блоками 22.4.6. Чтение блоками 22.4.7. Потоковые чтение и запись (только MultiMediaCard) 22.4.8. Стирание: групповое и сектора 22.4.9. Широкая шина	357 358 360 361 368 368 369 369 369 370 370 371 372
22. Интерфейс Secure digital (SDIO) 22.1. Основные свойства SDIO 22.2. Топология шины SDIO 22.3. Функциональное описание SDIO 22.3.1. Адаптер SDIO 22.3.2. АНВ интерфейс SDIO 22.4. Функциональное описание карты 22.4.1. Режим идентификации карт 22.4.2. Сброс карт 22.4.3. Определение рабочего напряжения 22.4.4. Процесс идентификации карт 22.4.5. Запись блоками 22.4.6. Чтение блоками 22.4.7. Потоковые чтение и запись (только MultiMediaCard) 22.4.8. Стирание: групповое и сектора 22.4.9. Широкая шина 22.4.10.Управление защитой записи	357 358 360 361 368 368 369 369 370 370 370 371 372 372
22. Интерфейс Secure digital (SDIO) 22.1. Основные свойства SDIO 22.2. Топология шины SDIO 22.3. Функциональное описание SDIO 22.3.1. Адаптер SDIO 22.3.2. АНВ интерфейс SDIO 22.4. Функциональное описание карты 22.4.1. Режим идентификации карт 22.4.2. Сброс карт 22.4.3. Определение рабочего напряжения 22.4.4. Процесс идентификации карт 22.4.5. Запись блоками 22.4.6. Чтение блоками 22.4.7. Потоковые чтение и запись (только MultiMediaCard) 22.4.8. Стирание: групповое и сектора 22.4.9. Широкая шина 22.4.10. Управление защитой записи 22.4.11. Регистр состояния карты	357 358 360 361 368 368 369 369 370 370 371 372 372 374
22. Интерфейс Secure digital (SDIO) 22.1. Основные свойства SDIO 22.2. Топология шины SDIO 22.3. Функциональное описание SDIO 22.3.1. Адаптер SDIO 22.3.2. АНВ интерфейс SDIO 22.4. Функциональное описание карты 22.4.1. Режим идентификации карт 22.4.2. Сброс карт 22.4.3. Определение рабочего напряжения 22.4.4. Процесс идентификации карт 22.4.5. Запись блоками 22.4.6. Чтение блоками 22.4.7. Потоковые чтение и запись (только MultiMediaCard) 22.4.8. Стирание: групповое и сектора 22.4.9. Широкая шина 22.4.10. Управление защитой записи 22.4.11. Регистр состояния карты 22.4.12. Регистр состояния SD	357 358 360 361 368 368 369 369 370 370 371 372 372 374 375
22. Интерфейс Secure digital (SDIO) 22.1. Основные свойства SDIO 22.2. Топология шины SDIO 22.3. Функциональное описание SDIO 22.3.1. Адаптер SDIO 22.3.2. АНВ интерфейс SDIO 22.4. Функциональное описание карты 22.4.1. Режим идентификации карт 22.4.2. Сброс карт 22.4.3. Определение рабочего напряжения 22.4.4. Процесс идентификации карт 22.4.5. Запись блоками 22.4.6. Чтение блоками 22.4.7. Потоковые чтение и запись (только MultiMediaCard) 22.4.8. Стирание: групповое и сектора 22.4.9. Широкая шина 22.4.10. Управление защитой записи 22.4.11. Регистр состояния карты	357 358 360 361 368 368 369 369 370 370 371 372 372 374
22. Интерфейс Secure digital (SDIO) 22.1. Основные свойства SDIO 22.2. Топология шины SDIO 22.3. Функциональное описание SDIO 22.3.1. Адаптер SDIO 22.3.2. АНВ интерфейс SDIO 22.4. Функциональное описание карты 22.4.1. Режим идентификации карт 22.4.2. Сброс карт 22.4.3. Определение рабочего напряжения 22.4.4. Процесс идентификации карт 22.4.5. Запись блоками 22.4.6. Чтение блоками 22.4.7. Потоковые чтение и запись (только MultiMediaCard) 22.4.8. Стирание: групповое и сектора 22.4.9. Широкая шина 22.4.10.Управление защитой записи 22.4.11.Регистр состояния карты 22.4.12.Регистр состояния SD 22.4.13.Режим SD I/O 22.4.14.Команды и ответы	357 358 360 361 368 368 369 369 370 370 371 372 372 374 375 378
22. Интерфейс Secure digital (SDIO) 22.1. Основные свойства SDIO 22.2. Топология шины SDIO 22.3. Функциональное описание SDIO 22.3.1. Адаптер SDIO 22.3.2. АНВ интерфейс SDIO 22.4. Функциональное описание карты 22.4.1. Режим идентификации карт 22.4.2. Сброс карт 22.4.3. Определение рабочего напряжения 22.4.4. Процесс идентификации карт 22.4.5. Запись блоками 22.4.6. Чтение блоками 22.4.7. Потоковые чтение и запись (только MultiMediaCard) 22.4.8. Стирание: групповое и сектора 22.4.9. Широкая шина 22.4.10.Управление защитой записи 22.4.11.Регистр состояния карты 22.4.12.Регистр состояния SD 22.4.13.Режим SD I/O 22.4.14.Команды и ответы 22.5. Форматы ответа	357 358 360 361 368 368 369 369 370 370 371 372 372 374 375 378
22. Интерфейс Secure digital (SDIO) 22.1. Основные свойства SDIO 22.2. Топология шины SDIO 22.3. Функциональное описание SDIO 22.3.1. Адаптер SDIO 22.3.2. АНВ интерфейс SDIO 22.4. Функциональное описание карты 22.4.1. Режим идентификации карт 22.4.2. Сброс карт 22.4.3. Определение рабочего напряжения 22.4.4. Процесс идентификации карт 22.4.5. Запись блоками 22.4.6. Чтение блоками 22.4.7. Потоковые чтение и запись (только MultiMediaCard) 22.4.8. Стирание: групповое и сектора 22.4.9. Широкая шина 22.4.10.Управление защитой записи 22.4.11.Регистр состояния карты 22.4.12.Регистр состояния SD 22.4.13.Режим SD I/O 22.4.14.Команды и ответы	357 358 360 361 368 368 369 369 370 370 371 372 372 374 375 378 379 381
22. Интерфейс Secure digital (SDIO) 22.1. Основные свойства SDIO 22.2. Топология шины SDIO 22.3. Функциональное описание SDIO 22.3.1. Адаптер SDIO 22.3.2. АНВ интерфейс SDIO 22.4. Функциональное описание карты 22.4.1. Режим идентификации карт 22.4.2. Сброс карт 22.4.3. Определение рабочего напряжения 22.4.4. Процесс идентификации карт 22.4.5. Запись блоками 22.4.6. Чтение блоками 22.4.7. Потоковые чтение и запись (только MultiMediaCard) 22.4.8. Стирание: групповое и сектора 22.4.9. Широкая шина 22.4.10. Управление защитой записи 22.4.11. Регистр состояния карты 22.4.12. Регистр состояния SD 22.4.13. Режим SD I/O 22.4.14. Команды и ответы 22.5. Форматы ответа 22.5.1. R1 (нормальный ответ)	357 358 360 361 368 368 369 369 370 370 371 372 372 374 375 378 379 381 381
22. Интерфейс Secure digital (SDIO) 22.1. Основные свойства SDIO 22.2. Топология шины SDIO 22.3. Функциональное описание SDIO 22.3.1. Адаптер SDIO 22.3.2. АНВ интерфейс SDIO 22.4. Функциональное описание карты 22.4.1. Режим идентификации карт 22.4.2. Сброс карт 22.4.3. Определение рабочего напряжения 22.4.4. Процесс идентификации карт 22.4.5. Запись блоками 22.4.6. Чтение блоками 22.4.7. Потоковые чтение и запись (только MultiMediaCard) 22.4.8. Стирание: групповое и сектора 22.4.9. Широкая шина 22.4.10. Управление защитой записи 22.4.11. Регистр состояния карты 22.4.12. Регистр состояния SD 22.4.13. Режим SD I/O 22.4.14. Команды и ответы 22.5. Форматы ответа 22.5.1. R1 (нормальный ответ) 22.5.2. R1b	357 358 360 361 368 368 369 369 370 370 370 371 372 372 372 374 375 378 379 381 381 381
22. Интерфейс Secure digital (SDIO) 22.1. Основные свойства SDIO 22.2. Топология шины SDIO 22.3. Функциональное описание SDIO 22.3.1. Адаптер SDIO 22.3.2. АНВ интерфейс SDIO 22.4. Функциональное описание карты 22.4.1. Режим идентификации карт 22.4.2. Сброс карт 22.4.3. Определение рабочего напряжения 22.4.4. Процесс идентификации карт 22.4.5. Запись блоками 22.4.6. Чтение блоками 22.4.7. Потоковые чтение и запись (только MultiMediaCard) 22.4.8. Стирание: групповое и сектора 22.4.9. Широкая шина 22.4.10. Управление защитой записи 22.4.11. Регистр состояния карты 22.4.12. Регистр состояния SD 22.4.13. Режим SD I/O 22.4.14. Команды и ответы 22.5. Форматы ответа 22.5.1. R1 (нормальный ответ) 22.5.2. R1b 22.5.3. R2 (регистры CID, CSD)	357 358 360 361 368 368 369 369 370 370 371 372 372 374 375 378 379 381 381 381

	383
22.5.8. R6	383
22.6. Специфичные операции SDIO I/O	384
22.6.1. SDIO I/O ReadWait сигналом SDIO_D2 22.6.2. SDIO ReadWait остановкой тактов SDIO_CK	384 384
22.6.3. Задержка/ восстановление SDIO	384
22.6.4. Прерывания SDIO	384
22.7. Специфичные операции СЕ-АТА	384
22.7.1. Запрещение сигнала завершения команды	385
22.7.2. Разрешение сигнала завершения команды	385
22.7.3. Прерывание СЕ-АТА	385
22.7.4. Прекращение CMD61	385
22.8. Аппаратное управление (HW)	385
22.9. Регистры SDIO	385
22.9.1. Управление питанием SDIO (SDIO_POWER)	385
22.9.2. Управление тактами SDI (SDIO_CLKCR)	386
22.9.3. Регистр аргумента SDIO (SDIO_ARG) 22.9.4. Регистр команды SDIO (SDIO_CMD)	386 386
22.9.4. Регистр команды ЗБІО (ЗБІО_СМБ) 22.9.5. Регистр отвечаемой команды SDIO (SDIO_RESPCMD)	387
22.9.6. Регистры 14 ответа SDIO (SDIO_RESPx)	387
22.9.7. Регистр таймера данных SDIO (SDIO_DTIMER)	388
22.9.8. Регистр длины данных SDIO (SDIO_DLEN)	388
22.9.9. Регистр управления данными SDIO (SDIO_DCTRL)	388
22.9.10.Счётчик данных SDIO (SDIO_DCOUNT)	389
22.9.11.Регистр состояния SDIO (SDIO_STA)	389
22.9.12.Регистр очистки прерываний SDIO (SDIO_ICR)	390
22.9.13.Регистр маски прерываний SDIO (SDIO_MASK) 22.9.14.Счётчик FIFO SDIO (SDIO_FIFOCNT)	390 391
22.9.14.0четчик FIFO SDIO (SDIO_FIFOCINT) 22.9.15.Регистры данных FIFO SDIO (SDIO_FIFO)	391
22.9.16.Kapta peructpos SDIO	392
23. Полноскоростной интерфейс USB	392
23.1. Введение в USB	392
23.2. Основные свойства USB	393
23.2. OCHOBHBIE CBONCTBA USD	595
23.2. Основные своиства 036 23.3. Функциональное описание USB	393
23.3. Функциональное описание USB 23.3.1. Описание блоков USB 23.4. Обзор программирования	393 394 395
23.3. Функциональное описание USB23.3.1. Описание блоков USB23.4. Обзор программирования23.4.1. Общие вопросы	393 394 395 395
23.3. Функциональное описание USB23.3.1. Описание блоков USB23.4. Обзор программирования23.4.1. Общие вопросы23.4.2. Сбросы: системы и включения питания	393 394 395 395 395
 23.3. Функциональное описание USB 23.3.1. Описание блоков USB 23.4. Обзор программирования 23.4.1. Общие вопросы 23.4.2. Сбросы: системы и включения питания 23.4.3. Двухбуферные конечные точки 	393 394 395 395 395 398
23.3. Функциональное описание USB 23.3.1. Описание блоков USB 23.4. Обзор программирования 23.4.1. Общие вопросы 23.4.2. Сбросы: системы и включения питания 23.4.3. Двухбуферные конечные точки 23.4.4. Изохронные передачи	393 394 395 395 398 398
 23.3. Функциональное описание USB 23.3.1. Описание блоков USB 23.4. Обзор программирования 23.4.1. Общие вопросы 23.4.2. Сбросы: системы и включения питания 23.4.3. Двухбуферные конечные точки 23.4.4. Изохронные передачи 23.4.5. События Остановки/Восстановления 	393 394 395 395 398 399
23.3. Функциональное описание USB 23.3.1. Описание блоков USB 23.4. Обзор программирования 23.4.1. Общие вопросы 23.4.2. Сбросы: системы и включения питания 23.4.3. Двухбуферные конечные точки 23.4.4. Изохронные передачи 23.4.5. События Остановки/Восстановления 23.5. Регистры USB	393 394 395 395 398 399 399
 23.3. Функциональное описание USB 23.3.1. Описание блоков USB 23.4. Обзор программирования 23.4.1. Общие вопросы 23.4.2. Сбросы: системы и включения питания 23.4.3. Двухбуферные конечные точки 23.4.4. Изохронные передачи 23.4.5. События Остановки/Восстановления 23.5. Регистры USB 23.5.1. Общие регистры 	393 394 395 395 398 399
23.3. Функциональное описание USB 23.3.1. Описание блоков USB 23.4. Обзор программирования 23.4.1. Общие вопросы 23.4.2. Сбросы: системы и включения питания 23.4.3. Двухбуферные конечные точки 23.4.4. Изохронные передачи 23.4.5. События Остановки/Восстановления 23.5. Регистры USB	393 394 395 395 398 399 399 400 401
23.3. Функциональное описание USB 23.3.1. Описание блоков USB 23.4. Обзор программирования 23.4.1. Общие вопросы 23.4.2. Сбросы: системы и включения питания 23.4.3. Двухбуферные конечные точки 23.4.4. Изохронные передачи 23.4.5. События Остановки/Восстановления 23.5. Регистры USB 23.5.1. Общие регистры 23.5.2. Регистры конечных точек	393 394 395 395 398 399 400 401 404
23.3. Функциональное описание USB 23.3.1. Описание блоков USB 23.4. Обзор программирования 23.4.1. Общие вопросы 23.4.2. Сбросы: системы и включения питания 23.4.3. Двухбуферные конечные точки 23.4.4. Изохронные передачи 23.4.5. События Остановки/Восстановления 23.5. Регистры USB 23.5.1. Общие регистры 23.5.2. Регистры конечных точек 23.5.3. Таблица описания буферов	393 394 395 395 398 399 400 401 404 404
23.3. Функциональное описание USB 23.3.1. Описание блоков USB 23.4. Обзор программирования 23.4.1. Общие вопросы 23.4.2. Сбросы: системы и включения питания 23.4.3. Двухбуферные конечные точки 23.4.4. Изохронные передачи 23.4.5. События Остановки/Восстановления 23.5. Регистры USB 23.5.1. Общие регистры 23.5.2. Регистры конечных точек 23.5.3. Таблица описания буферов 23.5.4. Карта регистров USB	393 394 395 395 395 399 400 401 404 406 409
23.3. Функциональное описание USB 23.3.1. Описание блоков USB 23.4. Обзор программирования 23.4.1. Общие вопросы 23.4.2. Сбросы: системы и включения питания 23.4.3. Двухбуферные конечные точки 23.4.4. Изохронные передачи 23.4.5. События Остановки/Восстановления 23.5. Регистры USB 23.5.1. Общие регистры 23.5.2. Регистры конечных точек 23.5.3. Таблица описания буферов 23.5.4. Карта регистров USB	393 394 395 395 398 399 400 401 404 406 409
23.3. Функциональное описание USB 23.3.1. Описание блоков USB 23.4. Обзор программирования 23.4.1. Общие вопросы 23.4.2. Сбросы: системы и включения питания 23.4.3. Двухбуферные конечные точки 23.4.4. Изохронные передачи 23.4.5. События Остановки/Восстановления 23.5. Регистры USB 23.5.1. Общие регистры 23.5.2. Регистры конечных точек 23.5.3. Таблица описания буферов 23.5.4. Карта регистров USB 24. Локальная сеть (bxCAN) 24.1. Введение в bxCAN 24.2. Основные свойства bxCAN 24.3. Общее описание bxCAN	393 394 395 395 398 399 400 401 404 406 409 410 410 410
23.3. Функциональное описание USB 23.4. Обзор программирования 23.4.1. Общие вопросы 23.4.2. Сбросы: системы и включения питания 23.4.3. Двухбуферные конечные точки 23.4.4. Изохронные передачи 23.4.5. События Остановки/Восстановления 23.5. Регистры USB 23.5.1. Общие регистры 23.5.2. Регистры конечных точек 23.5.3. Таблица описания буферов 23.5.4. Карта регистров USB 24. Локальная сеть (bxCAN) 24.1. Введение в bxCAN 24.2. Основные свойства bxCAN 24.3. Общее описание bxCAN 24.3.1. Активное ядро CAN 2.0B	393 394 395 395 398 399 400 401 404 406 409 410 410 410
23.3. Функциональное описание USB 23.3.1. Описание блоков USB 23.4. Обзор программирования 23.4.1. Общие вопросы 23.4.2. Сбросы: системы и включения питания 23.4.3. Двухбуферные конечные точки 23.4.4. Изохронные передачи 23.4.5. События Остановки/Восстановления 23.5. Регистры USB 23.5.1. Общие регистры 23.5.2. Регистры конечных точек 23.5.3. Таблица описания буферов 23.5.4. Карта регистров USB 24. Локальная сеть (bxCAN) 24.1. Введение в bxCAN 24.2. Основные свойства bxCAN 24.3. Общее описание bxCAN 24.3.1. Активное ядро CAN 2.0В 24.3.2. Регистры управления, состояния и конфигурации	393 394 395 395 395 399 399 400 401 404 406 409 410 410 410 410 410
23.3. Функциональное описание USB 23.4. Обзор программирования 23.4.1. Общие вопросы 23.4.2. Сбросы: системы и включения питания 23.4.3. Двухбуферные конечные точки 23.4.4. Изохронные передачи 23.4.5. События Остановки/Восстановления 23.5. Регистры USB 23.5.1. Общие регистры 23.5.2. Регистры конечных точек 23.5.3. Таблица описания буферов 23.5.4. Карта регистров USB 24. Локальная сеть (bxCAN) 24.1. Введение в bxCAN 24.2. Основные свойства bxCAN 24.3. Общее описание bxCAN 24.3.1. Активное ядро CAN 2.0В 24.3.2. Регистры управления, состояния и конфигурации 24.3.3. Почтовые ящики Тх	393 394 395 395 398 399 400 401 404 406 409 410 410 410 411 411
23.3. Функциональное описание USB 23.3.1. Описание блоков USB 23.4. Обзор программирования 23.4.1. Общие вопросы 23.4.2. Сбросы: системы и включения питания 23.4.3. Двухбуферные конечные точки 23.4.4. Изохронные передачи 23.4.5. События Остановки/Восстановления 23.5. Регистры USB 23.5.1. Общие регистры 23.5.2. Регистры конечных точек 23.5.3. Таблица описания буферов 23.5.4. Карта регистров USB 24. Локальная сеть (bxCAN) 24.1. Введение в bxCAN 24.2. Основные свойства bxCAN 24.3. Общее описание bxCAN 24.3.1. Активное ядро CAN 2.0B 24.3.2. Регистры управления, состояния и конфигурации 24.3.3. Почтовые ящики Тх 24.3.4. Приёмные фильтры	393 394 395 395 395 398 399 400 401 404 406 409 410 410 410 411 411 411
23.3. Функциональное описание USB 23.3.1. Описание блоков USB 23.4. Обзор программирования 23.4.1. Общие вопросы 23.4.2. Сбросы: системы и включения питания 23.4.3. Двухбуферные конечные точки 23.4.4. Изохронные передачи 23.4.5. События Остановки/Восстановления 23.5. Регистры USB 23.5.1. Общие регистры 23.5.2. Регистры конечных точек 23.5.3. Таблица описания буферов 23.5.4. Карта регистров USB 24. Локальная сеть (bxCAN) 24.1. Введение в bxCAN 24.2. Основные свойства bxCAN 24.3. Общее описание bxCAN 24.3.1. Активное ядро CAN 2.0B 24.3.2. Регистры управления, состояния и конфигурации 24.3.3. Почтовые ящики Тх 24.3.4. Приёмные фильтры 24.4. Режимы работы bxCAN	393 394 395 395 395 399 400 401 404 406 409 410 410 410 411 411 411 411
23.3. Функциональное описание USB 23.3.1. Описание блоков USB 23.4. Обзор программирования 23.4.1. Общие вопросы 23.4.2. Сбросы: системы и включения питания 23.4.3. Двухбуферные конечные точки 23.4.4. Изохронные передачи 23.4.5. События Остановки/Восстановления 23.5. Регистры USB 23.5.1. Общие регистры 23.5.2. Регистры конечных точек 23.5.3. Таблица описания буферов 23.5.4. Карта регистров USB 24. Локальная сеть (bxCAN) 24.1. Введение в bxCAN 24.2. Основные свойства bxCAN 24.3. Общее описание bxCAN 24.3.1. Активное ядро CAN 2.0B 24.3.2. Регистры управления, состояния и конфигурации 24.3.3. Почтовые ящики Тх 24.3.4. Приёмные фильтры 24.4. Режимы работы bxCAN 24.1. Инициализация	393 394 395 395 398 399 400 401 404 406 409 410 410 410 411 411 411 411 412 412
23.3. Функциональное описание USB 23.3.1. Описание блоков USB 23.4. Обзор программирования 23.4.1. Общие вопросы 23.4.2. Сбросы: системы и включения питания 23.4.3. Двухбуферные конечные точки 23.4.4. Изохронные передачи 23.4.5. События Остановки/Восстановления 23.5. Регистры USB 23.5.1. Общие регистры 23.5.2. Регистры конечных точек 23.5.3. Таблица описания буферов 23.5.4. Карта регистров USB 24. Локальная сеть (bxCAN) 24.1. Введение в bxCAN 24.2. Основные свойства bxCAN 24.3. Общее описание bxCAN 24.3.1. Активное ядро CAN 2.0B 24.3.2. Регистры управления, состояния и конфигурации 24.3.3. Почтовые ящики Тх 24.3.4. Приёмные фильтры 24.4. Режимы работы bxCAN	393 394 395 395 395 399 400 401 404 406 409 410 410 410 411 411 411 411

24.5. Тестовый режим	413
24.5.1. Режим тишины	413
24.5.2. Режим перемычки (loopback)	413
24.5.3. Тишина + перемычка	414
24.6. Режим отладки	414
24.7. Функциональное описание bxCAN	414
24.7.1. Обработка передачи	414
24.7.2. Временное разделение каналов	415
24.7.3. Обработка приёма	415
24.7.4. Фильтрация идентификаторов	416
24.7.5. Память сообщений	418
24.7.6. Обработка ошибок	419
24.7.7. Времянка битов	420
24.8. Прерывания bxCAN	421
24.9. Регистры bxCAN	422
24.9.1. Защита доступа к регистрам	423
24.9.2. Регистры управления и состояния CAN	423
24.9.3. Регистры почтовых ящиков CAN	429
24.9.4. Регистры фильтров CAN	432
24.9.5. Карта регистров САN	435
25. Последовательный интерфейс (SPI)	438
25.1. Введение в SPI	438
25.2. Основные свойства SPI и I2S	438
25.2.1. Свойства SPI	438
25.2.2. Свойства I2S	438
25.3. Функциональное описание SPI	439
25.3.1. Общее описание	439
25.3.2. Ведомый SPI	441
25.3.3. Ведущий SPI	442
25.3.4. SPI в полу-дуплексе	442
25.3.5. Приём и передача данных	443
25.3.6. Вычисление CRC	447
25.3.7. Флаги состояния	448
25.3.8. Отключение SPI	449
25.3.9. SPI c DMA	449
25.3.10.Флаги ошибок	451
25.3.11.Прерывания SPI	451
25.4. Функциональное описание I2S	451
25.4.1. Общее описание I2S	451
25.4.2. Поддерживаемые звуковые протоколы	453
25.4.3. Тактовый генератор	457
25.4.4. Ведущий I2S	461
25.4.5. Ведомый I2S	462
25.4.6. Флаги состояния	463
25.4.7. Флаги ошибок	464
25.4.8. Прерывания I2S	464
25.4.9. I2S c DMA	464
	464
25.5. Регистры SPI и I2S	-
25.5.1. Регистр 1 управления SPI (SPI_CR1) (в I2S не используется)	464
25.5.2. Регистр 2 управления SPI (SPI_CR2)	466
25.5.3. Регистр состояния SPI (SPI_SR)	466 467
25.5.4. Регистр данных SPI (SPI_DR)	467
25.5.5. Регистр полинома CRC SPI (SPI_CRCPR) (в I2S не используется)	467
25.5.6. Регистр RX CRC SPI (SPI_RXCRCR) (в I2S не используется)	467
25.5.7. Регистр TX CRC SPI (SPI_TXCRCR) (в I2S не используется)	468
25.5.8. Регистр конфигурации SPI_I2S (SPI_I2SCFGR)	468
25.5.9. Регистр конфигурации SPI_I2S (SPI_I2SCFGR)	469
25.5.10.Карта регистров SPI	469

26.	Интерфейс I2C	470
2	6.1. Введение в I2С	470
2	6.2. Основные свойства I2С	470
2	6.3. Функциональное описание I2С	471
	26.3.1. Выбор режима	471
	26.3.2. Ведомый I2C	472
	26.3.3. Ведущий I2C 26.3.4. Ошибки	473 478
	26.3.5. Линии SDA/SCL	478 479
	26.3.6. SMBus	479
	26.3.7. Запросы DMA	480
	26.3.8. Контроль ошибки пакета	481
2	6.4. Прерывания І2С	482
	6.5. Отладка I2С	483
2	6.6. Регистры І2С	483
	26.6.1. Регистр 1 управления I2C (I2C_CR1)	483
	26.6.2. Регистр 2 управления I2C (I2C_CR2)	485
	26.6.3. Регистр 1 собственного адреса I2C (I2C_OAR1)	486
	26.6.4. Регистр 2 собственного адреса I2C (I2C_OAR2) 26.6.5. Регистр данных I2C (I2C_DR)	486 486
	26.6.6. Регистр данных 12С (12С_Dh) 26.6.6. Регистр 1 состояния I2С (I2С_SR1)	487
	26.6.7. Регистр 2 состояния I2C (I2C_SR2)	489
	26.6.8. Регистр управления тактами I2C (I2C_CCR)	489
	26.6.9. Регистр TRISE I2C (I2C_TRISE)	490
	26.6.10.Карта регистров I2C	491
27.	Интерфейс USART	491
2	7.1. Введение в USART	491
2	7.2. Основные свойства USART	491
2	7.3. Функциональное описание USART	492
	27.3.1. Описание символа USART	494
	27.3.2. Передатчик 27.3.3. Приёмник	494 496
	27.3.4. Генерация дробной частоты	498
	27.3.5. Устойчивость приёмника к колебаниям частоты	500
	27.3.6. Многопроцессорная связь	500
	27.3.7. Контроль чётности	501
	27.3.8. Коммутируемая локальная сеть LIN	501
	27.3.9. Синхронный режим USART	503
	27.3.10.Однопроводной полудуплекс	504
	27.3.11.Режим Smartcard 27.3.12.Блок IrDA SIR ENDEC	505 506
	27.3.13.Непрерывная связь с DMA	507
	27.3.14.Аппаратное управление потоком	509
2	7.4. Прерывания USART	510
	7.5. Режимы USART	511
	7.6. Регистры USART	511
	27.6.1. Регистр состояния USART (USART_SR)	511
	27.6.2. Регистр данных USART (USART_DR)	512
	27.6.3. Регистр скорости USART (USART_BRR)	513
	27.6.4. Регистр 1 управления USART (USART_CR1)	513
	27.6.5. Регистр 2 управления USART (USART_CR2) 27.6.6. Регистр 3 управления USART (USART_CR3)	514 515
	27.6.6. Регистр 3 управления ОЗАКТ (ОЗАКТ_СКЗ) 27.6.7. Регистр защиты и предделителя (USART_GTPR)	516
	27.6.8. Карта регистров USART	517
28.	Полноскоростной автономный USB (OTG_FS)	517
2	8.1. Введение в OTG_FS	517
	8.2. Основные свойства OTG_FS	518
	28.2.1. Общие свойства OTG_FS	518

28.2.2. Свойства хоста OTG_FS	518
28.2.3. Свойства устройства OTG_FS	519
28.3. Функциональное описание OTG_FS	519
28.3.1. Полноскоростное ядро OTG	519
28.3.2. Полноскоростной ОТG PHY	520
28.4. Двухфункциональный OTG_FS (DRD)	520
28.4.1. Определение линии ID	520
28.4.2. Двухфункциональное устройство НNР	520
28.4.3. Двухфункциональное устройство SRP	521
28.5. Периферийный USB	521
28.5.1. Устройство с SRP	521
28.5.2. Состояния устройств 28.5.3. Конечные точки устройств	521 522
• •	
28.6. Хост USB 28.6.1. Хост с SRP	523 524
28.6.2. Состояния хоста USB	524
28.6.3. Каналы хоста	525
28.6.4. Планировщик хоста	526
28.7. Выдача SOF	526
28.7.1. SOF хоста	526
28.7.2. SOF устройства	526
28.8. Варианты питания	527
28.9. Динамическое обновление регистра OTG_FS_HFIR	527
28.10. FIFO данных USB	527
28.11. Архитектура FIFO устройства	527
28.11.1. Rx FIFO устройства	528
28.11.2. Тх FIFO устройства	528
28.12.Архитектура FIFO хоста 28.12.1. Rx FIFO хоста	528
28.12.1. НХ РІРО ХОСТА 28.12.2. ТХ FIFO хоста	528 528
28.13. Размещение FIFO в RAM	529
28.13.1. Режим устройства	529
28.13.2. Режим хоста	529
28.14. Производительность системы с USB	529
28.15.Прерывания ОТG_FS	530
28.16. Регистры управления и состояния OTG_FS	530
28.16.1. Карта памяти CSR	531
28.16.2. Общие регистры OTG_FS	534
28.16.3. Регистры режима хоста	545
28.16.4. Регистры режима устройства 28.16.5. Регистр питания и тактов OTG_FS (OTG_FS_PCGCCTL)	551 561
28.16.6. Карта регистров OTG_FS	562
28.17. Программная модель OTG_FS	570
26.17.1 Программная модель ОТО_1 3 28.17.1. Инициализация ядра	570 570
28.17.2. Инициализация хоста	570 570
28.17.3. Инициализация устройства	570
28.17.4. Программная модель хоста	571
28.17.5. Программная модель устройства	582
28.17.6. Модель работы	583
28.17.7. Худшее время ответа	592
28.17.8. Программная модель OTG	593
29. Ethernet (ETH): контроллер доступа к среде (MAC)	
с контроллером DMA	597
29.1. Введение в Ethernet	597
29.2. Основные свойства Ethernet	597
29.2.1. Свойства DMA 29.2.2. Свойства РТР	598 598
23.2.2. ОВ ОИСТВА Г Г Г	298

29.3. Ножки Ethernet	599
29.4. Функциональное описание Ethernet: SMI, MII и RMII	599
29.4.1. Интерфейс управления станцией: SMI	600
29.4.2. Независимый от среды интерфейс: MII	602
29.4.3. Сокращённый независимый от среды интерфейс: RMII	603
29.4.4. Выбор режима MII/RMII	604
29.5. Функциональное описание Ethernet: MAC 802.3	604
29.5.1. Формат фрейма МАС 802.3	605
29.5.2. Передача фрейма МАС	607 611
29.5.3. Приём фрейма МАС 29.5.4. Прерывания МАС	614
29.5.5. Фильтры MAC	614
29.5.6. Перемычка МАС	616
29.5.7. Счётчики работы МАС: ММС	616
29.5.8. Управление питанием: РМТ	616
29.5.9. Протокол точного времени (IEEE1588 PTP)	618
29.6. Функциональное описание Ethernet: Контроллер DMA	621
29.6.1. Инициализация передачи с DMA	621
29.6.2. Пакетный доступ хоста к шине	622
29.6.3. Выравнивание буфера данных хоста	622
29.6.4. Вычисление размера буфера	622
29.6.5. Арбитр DMA	623
29.6.6. Извещение DMA об ошибке	623
29.6.7. Конфигурация ТхDMA	623
29.6.8. Конфигурация Rx DMA	628 632
29.6.9. Прерывания DMA	
29.7. Прерывания Ethernet	633 633
29.8. Описание регистров Ethernet 29.8.1. Описание регистров МАС	633
29.8.2. Описание регистров ММС 29.8.2. Описание регистров ММС	641
29.8.3. Регистры меток времени IEEE 1588	644
29.8.4. Описание регистров DMA	646
30. Электронная сигнатура устройства	656
30.1. Регистр размера памяти	656
30.1.1. Регистр размера Флэш-памяти	656
30.2. Регистр уникального ID устройства (96 бит)	656
31. Поддержка отладки (DBG)	656
31.1. Обзор	656
31.1. Оозор 31.2. Документация от фирмы ARM	657
31.3. Порт отладки SWJ (последовательный провод и JTAG)	657
31.3.1. Механизм выбора JTAG-DP или SW-DP	658
31.4. Pinout and debug port pins	658
31.4.1. Ножки порта SWJ	658
31.4.2. Гибкое назначение ножек SWJ-DP	658
31.4.3. Внутренняя подпорка и подтяжка ножек JTAG	659
31.4.4. Последовательный провод и свободные ножки GPIO	659
31.5. Подключение STM32F10xxx JTAG TAP	660
31.6. ID коды и блокировка	660
31.6.1. ID код устройства MCU	660
31.6.2. Сканер границ ТАР (BSC)	661
31.6.3. Cortex-M3 TAP	661
31.6.4. Cortex-M3 JEDEC-106 ID код	661
31.7. Порт JTAG DP	662
31.8. Порт SW DP	662
31.8.1. Введение в протокол SW	662
31.8.2. Последовательность протокола SW	663 663
31.8.3. Машина состояний SW-DP (сброс, простой, ID код) 31.8.4. Доступ чтения/записи DP и AP	664
	UU T

31.8.5. Регистры SW DP	664
31.8.6. Регистры SW AP	664
31.9. АНВ-АР (порт доступа к АНВ) - для JTAG-DP и SW-DP	664
31.10.Отладка ядра	665
31.11. Отладка под сбросом системы	665
31.12.FPB (Точка патча Flash)	666
31.13.DWT (Запуск точки осмотра данных)	666
31.14.ITM (Макроячейка инструментальной трассировки)	666
31.14.1.Общее описание	666
31.14.2.Пакеты меток времени, синхронизации и переполнения	666
31.15.ЕТМ (Встроенная макроячейка трассировки)	667
31.15.1.Общее описание	667
31.15.2.Протокол сигналов ЕТМ и типы пакетов	668
31.15.3.Главные регистры ЕТМ	668
31.15.4.Пример конфигурации ЕТМ	668
31.16.Компонент отладки MCU (DBGMCU)	668
31.16.1.Поддержка отладки в режимах пониженного питания	668
31.16.2.Поддержка отладки для таймеров, сторожевиков, bxCAN и I2C	669
31.16.3.Регистр конфигурации отладки MCU	669
31.17.TPIU (Блок интерфейса порта трассировки)	670
31.17.1.Введение	670
31.17.2.Назначение ног TRACE	671
31.17.3.Форматтер TPUI	672
31.17.4.Пакеты синхронизации фреймов TPUI	672
31.17.5.Передача пакета синхронизации фреймов	672
31.17.6.Синхронный режим	672
31.17.7.Асинхронный режим	672
31.17.8.Подключение TRACECLKIN внутри STM32F10xxx	673
31.17.9.registers TPIU	673
31.17.10.Пример конфигурации	673
31.18.Карта регистров DBG	674

1. Введение

Таблица 1. Где что описано.

71. 71.										
	Low-density STM32F101xx	Medium-density STM32F101xx	High and XL-density STM32F101x	Low-density STM32F102xx	Medium-density STM32F102xx	Low-density STM32F103xx	Medium-density STM32F103xx	High and XL-density STM32F103xx	STM32F105xx	STM32F107xx
Section 2: Documentation conventions	•	•	•	•	•	•	•	•	•	•
Section 3: Memory and bus architecture	•	•	•	•	•	•	•	•	•	•
Section 4: CRC calculation unit	•	•	•	•	•	•	•	•	•	•
Section 5: Power control (PWR)	•	•	•	•	•	•	•	•	•	•
Section 6: Backup registers (BKP)	•	•	•	•	•	•	•	•	•	•
Section 7: Low-, medium-, high- and XL- density reset and clock control (RCC)	•	•	•	•	•	•	•	•		
Section 8: Connectivity line devices: reset and clock control (RCC)									•	•
Section 9: General-purpose and alternate- function I/Os (GPIOs and AFIOs)	•	•	•	•	•	•	•	•	•	•
Section 10: Interrupts and events	•	•	•	•	•	•	•	•	•	•
Section 13: Direct memory access controller (DMA)	•	•	•	•	•	•	•	•	•	•
Section 11: Analog-to-digital converter (ADC)	•	•	•	•	•	•	•	•	•	•
Section 12: Digital-to-analog converter (DAC)				•				•	•	•
Section 14: Advanced-control timers (TIM1 and TIM8)			•			•	•	•	•	•
Section 15: General-purpose timers (TIM2 to TIM5)	•	•	•	•	•	•	•	•	•	•
Section 16: General-purpose timers (TIM9 to TIM14)			● (1)					•(1)		
Section 17: Basic timers (TIM6 and TIM7)			•					•	•	•
Section 19: Book time clock (BTC)										
Section 18: Real-time clock (RTC) Section 19: Independent watchdog (IWDG)	•	•	•	_	•	•	•	•	•	•
	•		<u> </u>	-		•	-		•	
Section 20: Window watchdog (WWDG) Section 21: Flexible static memory	_	Ť	_	_	•	_	_	•	_	
controller (FSMC)			•					•		
Section 22: Secure digital input/output interface (SDIO)			•					•		
Section 23: Universal serial bus full-speed device interface (USB)				•	•	•	•	•		
Section 24: Controller area network (bxCAN)						•	•	•	•	•
Section 25: Serial peripheral interface (SPI)	•	•	•	•	•	•	•	•	•	•
Section 26: Inter-integrated circuit (I2C) interface	•	•	•	•	•	•	•	•	•	•
Section 27: Universal synchronous asynchronous receiver transmitter (USART)	•	•	•	•	•	•	•	•	•	•
Section 28: USB on-the-go full-speed (OTG_FS)									•	•
Section 29: Ethernet (ETH): media access control (MAC) with DMA controller										•
Section 30: Device electronic signature	•	•	•	•	•	•	•	•	•	•
Section 31: Debug support (DBG)	•	•	•	•	•	•	•	•	•	•

⁽¹⁾ Только в устройствах XL-плотности.

Таблица 2. Описания периферии.

					_)VIV					l						40			\neg
	Backup registers (BKP)	General-purpose I/Os (GPIOs)	Analog-to-digital converter (ADC)	Digital-to-analog converter (DAC)	Advanced-control timers (TIM1&TIM8)	General-purpose timers (TIM2 to TIM5)	General-purpose timers (TIM9 to	Basic timers (TIM6&TIM7)	Real-time clock (RTC)	Independent watchdog (IWDG)	Window watchdog (WWDG)	Flexible static memory controller	Secure digital input/output interface	USB full-speed device (USB)	Controller area network (bxCAN)	Serial peripheral interface (SPI)	Inter-integrated circuit (I2C) interface	USART	USB on-the-go full-speed (OTG_FS)	Ethernet (ETH)
Section 2: Documentation conventions	•	•	•	•	•	•	•	•	•	•	•	•	•	•	•	•	•	•	•	•
Section 3: Memory and bus architecture	•	•	•	•	•	•	•	•	•	•	•	•	•	•	•	•	•	•	•	•
Section 4: CRC calculation unit																				
Section 5: Power control (PWR)	•	•	•	•	•	•	•	•	•	•	•	•	•	•	•	•	•	•	•	•
Section 6: Backup registers (BKP)	•								\(\)											
Section 7: Low-, medium-, high- and XL- density reset and clock control (RCC)	•	•	•	•	•	•	•	•	•	•	•	•	•	•	•	•	•	•	•	•
Section 8: Connectivity line devices: reset and clock control (RCC)	•	•	•	•	•	•	•	•	•	•	•	•	•	•	•	•	•	•	•	•
Section 9: General- purpose and alternate- function I/Os (GPIOs and AFIOs)	◊	•	•	•	•	•	•		•	•	•	•	•	•	•	•	•	•	•	•
Section 10: Interrupts and events		\(\)	\(\)	\rightarrow	\(\)	\(\)	\rightarrow	\rightarrow	\(\)		◊	◊	◊	\(\)	\(\)	◊	\(\)	\rightarrow	\rightarrow	\(\)
Section 13: Direct memory access controller (DMA)			\rightarrow	\rightarrow	◊	◊	\rightarrow	\rightarrow				\rightarrow	\rightarrow			◊	\rightarrow	◊		
Section 11: Analog-to- digital converter (ADC)			•																	
Section 12: Digital-to- analog converter (DAC)				•																
Section 14: Advanced- control timers (TIM1 and TIM8)				\rightarrow	•															
Section 15: General- purpose timers (TIM2 to TIM5)			\Diamond	\Diamond		•														
Section 16: General- purpose timers (TIM9 to TIM14)							•													
Section 17: Basic timers (TIM6 and TIM7)				\Diamond				•												
Section 18: Real-time clock (RTC)	•								•											
Section 19: Independent watchdog (IWDG)										•										
Section 20: Window watchdog (WWDG)											•									
Section 21: Flexible static memory controller (FSMC)												•								
Section 22: Secure digital input/output interface (SDIO)													•							

	Backup registers (BKP)	General-purpose I/Os (GPIOs)	Analog-to-digital converter (ADC)	Digital-to-analog converter (DAC)	Advanced-control timers (TIM1&TIM8)	General-purpose timers (TIM2 to TIM5)	General-purpose timers (TIM9 to	Basic timers (TIM6&TIM7)	Real-time clock (RTC)	Independent watchdog (IWDG)	Window watchdog (WWDG)	Flexible static memory controller	Secure digital input/output interface	USB full-speed device (USB)	Controller area network (bxCAN)	Serial peripheral interface (SPI)	Inter-integrated circuit (I2C) interface	USART	USB on-the-go full-speed (OTG_FS)	Ethernet (ETH)
Section 23: Universal serial bus full-speed device interface (USB)														•						
Section 24: Controller area network (bxCAN)															•					
Section 25: Serial peripheral interface (SPI)																•				
Section 26: Inter- integrated circuit (I2C) interface																	•			
Section 27: Universal synchronous asynchronous receiver transmitter (USART)																		•		
Section 28: USB on- the-go full-speed (OTG_FS)																			•	
Section 29: Ethernet (ETH): media access control (MAC) with DMA controller																				•
Section 30: Device electronic signature																				
Section 31: Debug support (DBG)	\(\)	◊	◊	\(\)	\(\)	\rightarrow	 \tau \tau \tau \tau \tau \tau \tau \tau		◊	\rightarrow	\Diamond	\Diamond	◊	\Diamond	◊		◊	\(\)	\rightarrow	\(\)

Нужные секции отмечены "●"

Необязательные секции отмечены " \lozenge "

2. Типографские соглашения

2.1. Сокращения для регистров

read/write (rw)	Чтение/запись
read-only (r)	Только чтение
write-only (w)	Только запись
read/clear (rc_w1)	Чтение/очистка записью 1, запись 0 не влияет.
read/clear (rc_w0)	Чтение/очистка записью 0, запись 1 не влияет.
read/clear by read (rc_r)	Чтение/очистка. Чтение сбрасывает в 0. Запись 0 не влияет.
read/set (rs)	Чтение/установка записью 1. Запись 0 не влияет.
read-only write trigger (rt_w)	Чтение. Запись 0 или 1 включает событие, но бита не изменяет.
toggle (t)	Software can only toggle this bit by writing '1'. Writing '0' has no effect.
Reserved (Res.)	Reserved bit, must be kept at reset value.

2.2. Словарь

- Устройства низкой плотности (**Low-density devices**) это STM32F101xx, STM32F102xx и STM32F103xx с флэш-памятью между 16 и 32 КБ.
- Устройства средней плотности (**Medium-density devices**) это STM32F101xx, STM32F102xx и STM32F103xx Устройства средней плотности 64 и 128 КБ.
- Устройства средней плотности (**High-density devices**) это STM32F101xx и STM32F103xx с флэш-памятью между 256 и 512 КБ.
- Устройства XL плотности (**XL-density devices**) это STM32F101xx и STM32F103xx с флэшпамятью между 768 KБ and 1 MБ.
- Сетевые устройства (Connectivity line devices) это STM32F105xx и STM32F107xx.
- Слово (**Word**): 32-битное данное.
- Полуслово (**Half-word**): 16-битное данное.
- Байт (**Byte**): 8-битное данное.

2.3. Доступность периферии

Это написано в описаниях устройств.

3. Архитектура памяти и шины

3.1. Архитектура системы

В устройствах разной плотности главная система состоит из:

- Четырёх ведущих:
 - Шин ядра Cortex[®]-M3 DCode bus (D-bus) и System bus (S-bus)
 - GP-DMA1 & 2 (DMA общего назначения)
- Четырёх ведомых:
 - Внутренней SRAM
 - Внутренней Флэш памяти
 - FSMC
 - АНВ к АРВх (АРВ1 или АРВ2), соединяющей периферию АРВ

Они соединены через многослойную шинную архитектуру АНВ.

Flash **FLITF DCode** Cortex-M3 System **SRAM Bus matrix** DMA DMA1 **FSMC** SDIO Ch.1 AHB system bus Bridge 2 Ch.2 APB1 Bridge 1 APB2 Reset & clock Ch.7 control (RCC) DAC SPI3/I2S **GPIOC** ADC1 ADC2 GPIOD **PWR** SPI2/I2S DMA Request ADC3 **GPIOE** BKP **IWDG** USART1 SPI1 **GPIOF** bxCAN WWDG **GPIOG** USB RTC TIM1 EXTI I2C2 TIM7 DMA2 TIM8 **AFIO** I2C1 TIM6 **GPIOA** UART5 TIM5 **GPIOB** UART4 TIM4 USART3 TIM3 Ch.1 USART2 TIM2 Ch.2 Ch.5 DMA request ai14800c

Figure 1. System architecture (low-, medium-, XL-density devices)

В сетевых устройствах главная система состоит из::

- Пяти ведущих:
 - Шин ядра Cortex[®]-M3 DCode bus (D-bus) и System bus (S-bus)
 - GP-DMA1 & 2 (DMA общего назначения)
 - Ethernet DMA
- Трёх ведомых:
 - Внутренней SRAM
 - Внутренней Флэш памяти
 - АНВ к АРВх (АРВ1 или АРВ2), соединяющей периферию АРВ

Они соединены через многослойную шинную архитектуру АНВ. См. ниже.




Figure 2. System architecture in connectivity line devices

Шина ICode

По ней ядро Cortex®-M3 читает команды из флэш памяти.

Шина DCode

Обеспечивает доступ к данным (чтение и отладка) ядра Cortex®-M3 к флэш памяти.

Системная шина

Подключает периферийную шину ядра Cortex[®]-M3 к Шинной матрице (арбитру ядра и DMA).

Шина DMA

Соединяет АНВ (ведущая шина DMA) к Шинной матрице (арбитру DCode ядра и DMA при доступе к SRAM, флэш памяти и периферии).

Шинная Матрица

Это арбитр доступа системной шины ядра и ведущей шиной DMA. Используется кольцевой алгоритм Round Robin. В сетевых устройствах она составлена из пяти ведущих (шины CPU DCode, System, Ethernet DMA, DMA1 и DMA2) и трёх ведомых (FLITF, SRAM и мосты AHB2APB). В других устройствах Шинная матрица составлена из четырёх ведущих (шины CPU DCode, System, DMA1 и DMA2) и четырёх ведомых (FLITF, SRAM, FSMC и мосты AHB2APB).

Периферия АНВ подключена к системной шине через Шинную матрицу для доступа через DMA.

Mocты AHB/APB (APB)

Два моста АНВ/АРВ дают полностью синхронное соединение между АНВ и 2 шинами АРВ. АРВ1 ограничена 36 MHz, APB2 работает на полной скорости (до 72 MHz, в зависимости от устройства).

Карта адресов периферии приведена в таблице ниже.

После сброса каждого устройства их тактирование выключено (кроме SRAM и FLITF) и перед использованием его нужно включить а регистрах RCC AHBENR, RCC APB2ENR или RCC APB1ENR.

NB. При 16- или 8-бит доступе к регистрам APB мост преобразует 16- или 8-бит данные в 32-бит вектор.

3.2. Организация памяти

Память программ, данных, регистры и порты B/Bыв организованы в единое линейное $4\Gamma B$ адресное пространство.

Всё кодируется в формате Little Endian. Байт слова с меньшим номером содержит младшие биты, байт с большим номером - старшие биты.

Адресное пространство разделено на 8 основных блоков по 512МБ.

Области памяти, не реализованные в кристалле или периферии называются "резервными".

3.3. Карта памяти

Границы адресов регистров:

Границы адресов	Периферия	Шина
0xA000 0000 - 0xA000 0FFF	FSMC	
0x5000 0000 - 0x5003 FFFF	USB OTG FS	
0x4003 0000 - 0x4FFF FFFF	Резерв	
0x4002 8000 - 0x4002 9FFF	Ethernet	
0x4002 3400 - 0x4002 7FFF	Резерв	
0x4002 3000 - 0x4002 33FF	CRC	
0x4002 2000 - 0x4002 23FF	Интерфейс флэш памяти	АНВ
0x4002 1400 - 0x4002 1FFF	Резерв	АПВ
0x4002 1000 - 0x4002 13FF	Сброс и тактирование (RCC)	
0x4002 0800 - 0x4002 0FFF	Резерв	
0x4002 0400 - 0x4002 07FF	DMA2	
0x4002 0000 - 0x4002 03FF	DMA1	
0x4001 8400 - 0x4001 FFFF	Резерв	
0x4001 8000 - 0x4001 83FF	SDIO	
0x4001 5800 - 0x4001 7FFF	Резерв	
0x4001 5400 - 0x4001 57FF	TIM11 timer	
0x4001 5000 - 0x4001 53FF	TIM10 timer	
0x4001 4C00 - 0x4001 4FFF	TIM9 timer	
0x4001 4000 - 0x4001 4BFF	Резерв	
0x4001 3C00 - 0x4001 3FFF	ADC3	
0x4001 3800 - 0x4001 3BFF	USART1	
0x4001 3400 - 0x4001 37FF	TIM8 timer	
0x4001 3000 - 0x4001 33FF	SPI1	
0x4001 2C00 - 0x4001 2FFF	TIM1 timer	ADDO
0x4001 2800 - 0x4001 2BFF	ADC2	APB2
0x4001 2400 - 0x4001 27FF	ADC1	
0x4001 2000 - 0x4001 23FF	GPIO Port G	

Границы адресов	Периферия	<u>Шина</u>
0x4001 1C00 - 0x4001 1FFF	GPIO Port F	
0x4001 1800 - 0x4001 1BFF	GPIO Port E	
0x4001 1400 - 0x4001 17FF	GPIO Port D	
0x4001 1000 - 0x4001 13FF	GPIO Port C	
0x4001 0C00 - 0x4001 0FFF	GPIO Port B	
0x4001 0800 - 0x4001 0BFF	EXTI	
0x4001 0000 - 0x4001 03FF	AFIO	
0x4000 7800 - 0x4000 FFFF	Резерв	
0x4000 7400 - 0x4000 77FF	DAC	
0x4000 7000 - 0x4000 73FF	Управление питанием PWR	
0x4000 6C00 - 0x4000 6FFF	Backup registers (BKP)	
0x4000 6400 - 0x4000 67FF	bxCAN1	
0x4000 6800 - 0x4000 6BFF	bxCAN2	
0x4000 6000 ⁽¹⁾ - 0x4000 63FF	Общая USB/CAN SRAM 512 байт	
0x4000 5C00 - 0x4000 5FFF	FS регистры USB	
0x4000 5800 - 0x4000 5BFF	I2C2	
0x4000 5400 - 0x4000 57FF	I2C1	
0x4000 5000 - 0x4000 53FF	UART5	
0x4000 4C00 - 0x4000 4FFF	UART4	
0x4000 4800 - 0x4000 4BFF	USART3	
0x4000 4400 - 0x4000 47FF	USART2	
0x4000 4000 - 0x4000 43FF	Резерв	
0x4000 3C00 - 0x4000 3FFF	SPI3/I2S	APB1
0x4000 3800 - 0x4000 3BFF	SPI2/I2S	
0x4000 3400 - 0x4000 37FF	Резерв	
0x4000 3000 - 0x4000 33FF	Независимый сторожевой таймер (IWDG)	
0x4000 2C00 - 0x4000 2FFF	Сторожевой таймер (WWDG)	
0x4000 2800 - 0x4000 2BFF	RTC	
0x4000 2400 - 0x4000 27FF	Резерв	
0x4000 2000 - 0x4000 23FF	TIM14 timer	
0x4000 1C00 - 0x4000 1FFF	TIM13 timer	
0x4000 1800 - 0x4000 1BFF	TIM12 timer	
0x4000 1400 - 0x4000 17FF	TIM7 timer	
0x4000 1000 - 0x4000 13FF	TIM6 timer	

Границы адресов	Периферия	Шина
0x4000 0C00 - 0x4000 0FFF	TIM5 timer	
0x4000 0800 - 0x4000 0BFF	TIM4 timer	
0x4000 0400 - 0x4000 07FF	TIM3 timer	
0x4000 0000 - 0x4000 03FF	TIM2 timer	

^{1.} Эта общая SRAM доступна только в устройствах разной плотности, но не в сетевых.

3.3.1. Встроенная SRAM

Кристаллы STM32F10ххх имеют до 96 КБ статической SRAM. Она имеет байтовый, полусловный и словный доступ. Начинается с адреса 0x2000 0000.

3.3.2. Атомарный доступ

Память Cortex[®]-M3 включает два отображаемых (bit-band) региона. Здесь одно слово региона синонимов соответствует одному биту отображаемого региона. Запись в слово синоним равна операции чтения/модификации/записи в бит отображаемого региона.

В STM32F10xxx и регистры периферии и SRAM это отображаемые регионы, что позволяет выполнять словный доступ к отдельным битам. Это доступно только для ядра $\operatorname{Cortex}^{\text{®}}$ -M3, но не для других ведущих устройств шин (т.е. DMA).

Отображение выполняется по формуле:

```
bit_word_addr = bit_band_base + (byte_offset x 32) + (bit_number x 4)
```

гле:

bit_word_addr адрес слова в памяти синонимов

bit_band_base начальный адрес региона синонимов

byte_offset номер байта в отображаемом регионе с нужным битом

 bit_number позиция нужного бита (0-7).

Пример:

Отображаем бит 2 байта в SRAM по адресу 0x20000300 в регион синонимов:

```
0x22006008 = 0x22000000 + (0x300*32) + (2*4).
```

Запись по адресу 0x22006008 эквивалентна операции чтения/модификации/записи в бит 2 байта в SRAM по адресу 0x20000300.

Чтение по адресу 0x22006008 возвращает значение (0x01 или 0x00) бита 2 байта в SRAM по адресу 0x20000300.

Совсем точно описано в Cortex®-M3 Technical Reference Manual.

3.3.3. Встроенная флэш память

Свойства высокопроизводительного модуля флэш памяти:

- Устройства XL плотности: до 1 МБ в двух банках с возможностью чтения-при-записи (RWW):
 - банк 1: размером 512 КБ
 - банк 2: до 512 КБ
- Другие устройства: до 512 КБ
- Организация памяти: основной и информационный блоки:
 - Основной блок:

```
до 128 КБ \times 64 бит в 512 страницах по 2 КБ для XL-устройств (см. Таблицу 8) до 4 КБ \times 64 бит в 32 страницах по 1 КБ для устройств низкой плотности (см. Таблицу 4) до 16 КБ \times 64 бит в 128 страницах по 1 КБ для устройств средней плотности (см. Таблицу 5)
```

до 64 КБ \times 64 бит в 256 страницах по 2 КБ для устройств высокой плотности (см. *Таблицу* 6) до 32 Кб \times 64 бит в 128 страницах по 2 КБ для сетевых устройств (см. *Таблицу* 7)

– Информационный блок:

770 × 64 бит для XL-устройств (см. *Таблицу 8*)

 2360×64 бит для сетевых устройств (см. *Таблицу 7*)

 258×64 бит других устройств (см. *Таблицу* 4, *Таблицу* 5 и *Таблицу* 6)

Свойства интерфейса флэш памяти (FLITF):

- Интерфейс чтения с буфером предвыборки (2х64-бит слова)
- Необязательный байтовый Загрузчик
- Операция Программирования/Стирания
- Защита Чтения/Записи

Таблица 4. Устройства низкой плотности

Блок	Имя	Базовый адрес	Размер (байт)
	Page 0	0x0800 0000 - 0x0800 03FF	1 Kbyte
	Page 1	0x0800 0400 - 0x0800 07FF	1 Kbyte
	Page 2	0x0800 0800 - 0x0800 0BFF	1 Kbyte
Основной	Page 3	0x0800 0C00 - 0x0800 0FFF	1 Kbyte
	Page 4	0x0800 1000 - 0x0800 13FF	1 Kbyte
	Page 31	0x0800 7C00 - 0x0800 7FFF	1 Kbyte
14 de se	Системная память	0x1FFF F000 - 0x1FFF F7FF	2 Kbytes
Информационный	Байты Опций	0x1FFF F800 - 0x1FFF F80F	16
	FLASH_ACR	0x4002 2000 - 0x4002 2003	4
	FLASH_KEYR	0x4002 2004 - 0x4002 2007	4
	FLASH_OPTKEYR	0x4002 2008 - 0x4002 200B	4
	FLASH_SR	0x4002 200C - 0x4002 200F	4
Регистры интерфейса флэш памяти	FLASH_CR	0x4002 2010 - 0x4002 2013	4
4	FLASH_AR	0x4002 2014 - 0x4002 2017	4
	Резерв	0x4002 2018 - 0x4002 201B	4
	FLASH_OBR	0x4002 201C - 0x4002 201F	4
	FLASH_WRPR	0x4002 2020 - 0x4002 2023	4

Таблица 5. Устройства средней плотности

Блок	Имя	Базовый адрес	Размер (байт)
	Page 0	0x0800 0000 - 0x0800 03FF	1 Kbyte
	Page 1	0x0800 0400 - 0x0800 07FF	1 Kbyte
	Page 2	0x0800 0800 - 0x0800 0BFF	1 Kbyte
Основной	Page 3	0x0800 0C00 - 0x0800 0FFF	1 Kbyte
	Page 4	0x0800 1000 - 0x0800 13FF	1 Kbyte
	Page 127	0x0801 FC00 - 0x0801 FFFF	1 Kbyte
14. de anciento	Системная память	0x1FFF F000 - 0x1FFF F7FF	2 Kbytes
Информационный	Байты Опций	0x1FFF F800 - 0x1FFF F80F	16
	FLASH_ACR	0x4002 2000 - 0x4002 2003	4
	FLASH_KEYR	0x4002 2004 - 0x4002 2007	4
	FLASH_OPTKEYR	0x4002 2008 - 0x4002 200B	4
	FLASH_SR	0x4002 200C - 0x4002 200F	4
Регистры интерфейса флэш памяти	FLASH_CR	0x4002 2010 - 0x4002 2013	4
4	FLASH_AR	0x4002 2014 - 0x4002 2017	4
	Резерв	0x4002 2018 - 0x4002 201B	4
	FLASH_OBR	0x4002 201C - 0x4002 201F	4
	FLASH_WRPR	0x4002 2020 - 0x4002 2023	4

Таблица 6. Устройства высокой плотности

Блок	Имя	Базовый адрес	Размер (байт)		
	Page 0	0x0800 0000 - 0x0800 07FF	2 Kbytes		
	Page 1	0x0800 0800 - 0x0800 0FFF	2 Kbytes		
	Page 2	0x0800 1000 - 0x0800 17FF	2 Kbytes		
Основной	Page 3	0x0800 1800 - 0x0800 1FFF	2 Kbytes		
	Page 255	0x0800 1800 - 0x0800 1FFF	2 Kbytes		
I A ah a na a	Системная память	0x1FFF F000 - 0x1FFF F7FF	2 Kbytes		
Информационный	Байты Опций	0x1FFF F800 - 0x1FFF F80F	16		
	FLASH_ACR	0x4002 2000 - 0x4002 2003	4		
	FLASH_KEYR	0x4002 2004 - 0x4002 2007	4		
	FLASH_OPTKEYR	0x4002 2008 - 0x4002 200B	4		
	FLASH_SR	0x4002 200C - 0x4002 200F	4		
Регистры интерфейса флэш памяти	FLASH_CR	0x4002 2010 - 0x4002 2013	4		
T	FLASH_AR	0x4002 2014 - 0x4002 2017	4		
	Резерв	0x4002 2018 - 0x4002 201B	4		
	FLASH_OBR	0x4002 201C - 0x4002 201F	4		
	FLASH_WRPR	0x4002 2020 - 0x4002 2023	4		

Таблица 7. Сетевые устройства

Блок	Имя	Базовый адрес	Размер (байт)		
	Page 0	0x0800 0000 - 0x0800 07FF	2 Kbytes		
	Page 1	0x0800 0800 - 0x0800 0FFF	2 Kbytes		
	Page 2	0x0800 1000 - 0x0800 17FF	2 Kbytes		
Основной	Page 3	0x0800 1800 - 0x0800 1FFF	2 Kbytes		
	Page 127	0x0803 F800 - 0x0803 FFFF	2 Kbytes		
I A ah a a	Системная память	0x1FFF B000 - 0x1FFF F7FF	8 Kbytes		
Информационный	Байты Опций	0x1FFF F800 - 0x1FFF F80F	16		
	FLASH_ACR	0x4002 2000 - 0x4002 2003	4		
	FLASH_KEYR	0x4002 2004 - 0x4002 2007	4		
	FLASH_OPTKEYR	0x4002 2008 - 0x4002 200B	4		
	FLASH_SR	0x4002 200C - 0x4002 200F	4		
Регистры интерфейса флэш памяти	FLASH_CR	0x4002 2010 - 0x4002 2013	4		
4,00=10000100	FLASH_AR	0x4002 2014 - 0x4002 2017	4		
	Резерв	0x4002 2018 - 0x4002 201B	4		
	FLASH_OBR	0x4002 201C - 0x4002 201F	4		
	FLASH_WRPR	0x4002 2020 - 0x4002 2023	4		

Таблица 8. Устройства XL плотности

Блок		Имя	Базовый адрес	Размер (байт)		
		Page 0	0x0800 0000 - 0x0800 07FF	2 Kbytes		
	Банк 1	Page 1	0x0800 0800 - 0x0800 0FFF	2 Kbytes		
		Page 255	0x0807 F800 - 0x0807 FFFF	2 Kbytes		
Основной		Page 256	0x0808 0000 - 0x0808 07FF	2 Kbytes		
		Page 257	0x0808 0800 - 0x0808 0FFF	2 Kbytes		
	Банк 2					
		Page 511	0x080F F800 - 0x080F FFFF	2 Kbytes		
14de 0.00		Системная память	0x1FFF E000 - 0x1FFF F7FF	6 Kbytes		
Информацион	ІНЫИ	Байты Опций	0x1FFF F800 - 0x1FFF F80F	16		
		FLASH_ACR	0x4002 2000 - 0x4002 2003	4		
		FLASH_KEYR	0x4002 2004 - 0x4002 2007	4		
		FLASH_OPTKEYR	0x4002 2008 - 0x4002 200B	4		
		FLASH_SR	0x4002 200C - 0x4002 200F	4		
		FLASH_CR	0x4002 2010 - 0x4002 2013	4		
		FLASH_AR	0x4002 2014 - 0x4002 2017	4		
		Резерв	0x4002 2018 - 0x4002 201B	4		
Регистры интер флэш памя	•	FLASH_OBR	0x4002 201C - 0x4002 201F	4		
·		FLASH_WRPR	0x4002 2020 - 0x4002 2023	4		
		Резерв	0x4002 2024 - 0x4002 2043	32		
		FLASH_KEYR2	0x4002 2044 - 0x4002 2047	4		
		Резерв	0x4002 2048 - 0x4002 204B	4		
		FLASH_SR2	0x4002 204C - 0x4002 204F	4		
		FLASH_CR2	0x4002 2050 - 0x4002 2053	4		
		FLASH_AR2	0x4002 2054 - 0x4002 2057	4		

NB. Основная и подробная информация о регистрах управления в документах: "STM32F10xxx XL-density Flash programming manual" (PM0068) для XL устройств и "STM32F10xxx Flash programming manual" (PM0075) для других устройств.

Чтение флэш памяти

Доступ к флэш памяти за командами и данными идёт по шине АНВ. Блок предвыборки команд используется через шину ICode. Арбитраж выполняется в интерфейсе флэш памяти и приоритет даётся данным по шине DCode.

Опции конфигурации чтения:

- Задержка: число состояний ожидания операции чтения программируется "налету"
- Буфер предвыборки (2 х 64-бит блока): включён после сброса. Чтение из памяти выполняется целым блоком за раз (такова ширина памяти), это ускоряет работу процессора
- Половинный цикл: это оптимизация потребления.

NB. Эти опции должны соответствовать времени доступа в флэш памяти.

Состояния ожидания представляют отношение периода SYSCLK (system clock) и времени доступа к флэш памяти:

- без циклов ожидания, если 0 < SYSCLK ≤ 24 MHz
- один цикл ожидания, если 24 MHz < SYSCLK ≤ 48 MHz
- два цикла ожидания, если 48 MHz < SYSCLK ≤ 72 MHz

Конфигурация половинного цикла в сочетании с предделителем АНВ невозможна. Системные такты (SYSCLK) должны быть равны тактам HCLK. Эту опцию можно использовать только с частотой тактов 8 MHz и меньше. Её можно получить из HSI или HSE, но не PLL (ФАПЧ).

Буфер предвыборки должен быть включён, если предделитель тактов АНВ не равен 1.

Буфер предвыборки должен включаться/выключаться только если SYSCLK меньше 24 MHz и предделитель частоты AHB не используется (SYSCLK должен быть равен HCLK). Обычно буфер предвыборки включается/выключается в программе инициализации, когда микроконтроллер работает от внутреннего 8 MHz RC генератора (HSI).

Использование DMA: DMA обращается к флэш памяти по шине DCode и приоритетнее, чем доступ по ICode. DMA пропускает один свободный цикл после каждой передачи. Некоторые команда можно выполнять одновременно с передачами DMA.

Программирование и стирание флэш памяти

Программировать за раз можно 16 бит (полуслово).

При программировании/стирании флэш памяти внутренний RC генератор (HSI) должен быть ВКЛЮЧЁН.

Операцию стирания можно выполнять на уровне страницы или всей флэш области целиком (masserase). Такая операция не влияет на информационные блоки.

Во избежание пере-программирования блоки Контроллера программирования и стирания тактируются фиксированной частотой.

Конец операции записи/стирания может включать прерывание. можно использовать для выхода из режима WFI только если разрешены такты FLITF. В противном случае прерывание будет обработано только после выхода из режима WFI.

Для включения/выключения предвыборки, доступа половинного цикла и управления временем доступа к флэш памяти в соответствии с частотой CPU используется регистр FLASH_ACR.

Полная информация о работе флэш памяти приведена в STM32F10xxx Flash programming manual (PM0075) или для XL в STM32F10xxx Flash programming manual (PM0068).

Регистр управления доступом FLASH ACR

Смещение: 0х00

По сбросу: 0х0000 0030

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
	Reserved														
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
				D	d					PRFTBS	PRFTBE	HLFCYA	L	ATENCY	′
				Hes	erved					r	rw	rw	rw	rw	rw

– <u>Биты 31:6</u>
 Резерв, изменять нельзя.

<u>Бит</u> <u>5</u> **PRFTBS**: Состояние буфера предвыборки

0: Выключен.

1: Включён.

— <u>Бит 4</u> **PRFTBE**: Разрешение буфера предвыборки

0: Выключен.

1: Включён.

— Бит 3 **HLFCYA**: Разрешение половинного цикла доступа

0: Выключен.

1: Включён.

- <u>Биты 2:0</u> **LATENCY**: Отношение периода SYSCLK и времени доступа к флэш памяти.
 - 000 Без циклов ожидания, если 0 < SYSCLK≤ 24 MHz
 - 001 Один цикл ожидания, если 24 MHz < SYSCLK ≤ 48 MHz
 - 010 Два цикла ожидания, если 48 MHz < SYSCLK ≤72 MHz

3.4. Конфигурация загрузки

В STM32F10ххх есть 3 режима загрузки, определяемых ножками BOOT[1:0].

BOOT[1]	BOOT[0]	Откуда грузить
х	0	Основная флэш память
0	1	Системная память
1	1	Встроенная SRAM

Значения на ножках BOOT запоминаются на 4-м переднем фронте SYSCLK после сброса. Для выбора режима загрузки классно устанавливать ножки BOOT1 и BOOT0 после Сброса.

Также ножки BOOT опрашиваются при выходе из режима Standby. Следовательно, в этом режиме они должны быть в нужном состоянии. После истечения этой задержки CPU извлекает указатель стека по адресу 0x0000 0000 и начинает выполнение с адреса, хранящегося в векторе 0x0000 0004.

Из-за фиксированной карты памяти область команд начинается с адреса $0x0000\ 0000$ (доступ через шины ICode/DCode), тогда как область данных (SRAM) начинается с адреса $0x2000\ 0000$ (доступ через системную шину). Cortex [®]-M3 CPU всегда извлекает вектор сброса через шину ICode, что подразумевает область загрузки только в пространстве команд (обычно, флэш память). Микроконтроллеры STM32F10xxx имеют механизм загрузки из SRAM, а не только из основной флэш памяти или системной памяти.

В зависимости от выбранного режима загрузки флэш память, системная память или SRAM доступны так:

- Флэш память: основная флэш память картируется на адреса загрузки (0х0000 0000), но одновременно доступна и по её родному адресу (0х800 0000).
- Системная память: системная память картируется на адреса загрузки (0x0000 0000), но одновременно доступна и по её родному адресу (0x1FFF B000 в сетевых устройствах, 0x1FFF F000 в других устройствах).
- Встроенная SRAM: SRAM доступна только по адресу 0x2000 0000.

NB. При загрузке из SRAM вам надо в коде инициализации программы с помощью регистра смещения таблицы исключений NVIC переместить таблицу векторов в SRAM.

В XL устройствах есть возможность загрузиться из любого банка основной флэш памяти. По умолчанию выбран Банк 1. Банк 2 выбирается очисткой бита BFB2 в байтах опций пользователя. Если он чист и на ножках загрузки выбрана основная флэш память, то устройство загружается из системной памяти и загрузчик переходит на выполнение программы в Банке 2. За деталями идите в AN2606.

NB. При загрузке из Банка 2 вам надо в коде инициализации программы с помощью регистра смещения таблицы исключений NVIC переместить таблицу векторов в его базовый адрес (0x0808 0000).

Встроенный загрузчик

Встроенный загрузчик размещается в Системной памяти при производстве кристалла. Он используется для программирования флэш памяти через один из доступных последовательных интерфейсов:

- В устройствах низкой, средней и высокой плотности загрузчик активируется через интерфейс USART1
- В XL устройствах загрузчик активируется через интерфейсы USART1 или USART2 (переключается).

• В сетевых устройствах загрузчик активируется через интерфейсы: USART1, USART2 (переключается), CAN2 (переключается) или USB OTG FS в режиме Устройства (DFU: device firmware upgrade).

Периферия USART работает от внутреннего генератора 8 MHz (HSI). CAN и USB OTG FS, работают при наличии внешнего, 8 MHz, 14.7456 MHz или 25 MHz сигнала (HSE).

За деталями снова идите в AN2606.

4. Блок вычисления CRC

4.1. Введение в CRC

Как и другие алгоритмы стандарта EN/IEC 60335-1, техника CRC используется для проверки целостности передачи и хранения данных. Блок вычисления CRC помогает получить сигнатуру программы при выполнении и сравнить её с полученной при компоновке и хранящейся по определённому адресу.


4.2. Основные свойства CRC

• Использует CRC-32 (Ethernet) полином: 0x4C11DB7

$$-x^{32}+x^{26}+x^{23}+x^{22}+x^{16}+x^{12}+x^{11}+x^{10}+x^{8}+x^{7}+x^{5}+x^{4}+x^{2}+x^{11}+x^{10}+x^{1$$

- Один 2-бит регистр ввода/вывода данных
- CRC вычисляется за 4 такта АНВ (HCLK)
- Доступный 8-бит регистр общего назначения

Блок-схема.



4.3. Функциональное описание CRC

Блок вычисления CRC в основном состоит из одного 32-бит регистра данных, который:

- при записи получает новое данное для калькулятора CRC
- при чтении содержит результат предыдущего вычисления

Каждая запись в регистр данных создаёт новый результат с предыдущим CRC (CRC вычисляется 32-бит словами данных целиком, а не байт за байтом).

Операция записи задерживается до конца вычисления CRC, что позволяет и непрерывные операции записи и чередовать запись и чтение.

Калькулятор CRC сбрасывается в 0xFFFF FFFF битом RESET в регистре CRC_CR. Эта операция не влияет на содержимое регистра CRC_IDR.

4.4. Регистры CRC

Блок вычисления CRC содержит два регистра данных и регистр управления, доступных как 32-бит слова.

4.4.1. Регистр данных (CRC DR)

При записи получает новое данное, при чтении содержит результат предыдущей операции.

Смещение адреса: 0x00 По сбросу: 0xFFFF FFFF

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
	DR [31:16]														
rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
							DR [15:0]							
rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw

4.4.2. Независимый регистр данных (CRC IDR)

Смещение адреса: 0x04 По сбросу: 0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
							Rese	erved							
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
			Pose	erved							IDR	[7:0]			
			Rese	ei veu				rw	rw	rw	rw	rw	rw	rw	rw

<u>Биты 31:8</u> Резерв, изменять нельзя.

 $\underline{\text{Биты 7:0}}$ 8-бит регистр общего назначения. Сброс CRC битом RESET в регистре CRC_CR на него не влияет.

4.4.3. Регистр управления (CRC CR)

Смещение адреса: 0x08
По сбросу: 0x0000 0000

	report			•											
31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
							Rese	erved							
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
							D								RESET
							Reserved	1							w

– <u>Биты 31:8</u>
 Резерв, изменять нельзя.

— <u>Бит 7:0</u> **RESET** Запись 1 сбрасывает CRC и пишет в CRC_DR число 0xFFFF FFFF. Очищается автоматически.


4.4.4. Карта регистров CRC

						_	-							
Offset	Register	31-24	23-16	15-8	7	6	5	4	3	2	1	0		
	CRC_DR		Data register											
0x00	Reset value		0xFFFF FFFF											
	CRC_IDR					pende	pendent data register							
0x04	Reset value	F	Reserve	t				(0x00					
	CRC_CR											RESET		
0x08	Reset value				Reserved							0		

5. Управление питанием PWR

5.1. Источники питания

Устройство требует напряжения от 2.0 до $3.6~V~(V_{DD})$. Встроенный регулятор даёт 1.8~V питания. Часы реального времени (RTC) и регистры хранения могут питаться от V_{BAT} при выключенном V_{DD} .



1. V_{DDA} and V_{SSA} must be connected to V_{DD} and V_{SS} , respectively.

5.1.1. Независимое питание ADC и DAC и опорное напряжение

Для повышения точности преобразования, ADC и DAC имеют независимое питание, которое можно отдельно фильтровать и защитить от шума PCB.

- Питание ADC и DAC подаётся на отдельную ножку V_{DDA}.
- Земля изолированного источника подключается к ножке V_{SSA} .

Если позволяет корпус, то V_{REF-} должно подключать к V_{SSA} .

Корпуса с 100 и 144 ножками

Для лучшей точности низковольтных входов и выходов можно подключать внешний источник опорного напряжения, подключённый к V_{REF+} . V_{REF+} это наибольшее напряжение, представленное полным значением ADC и DAC. Напряжение V_{REF+} имеет значение от 2.4 V до V_{DDA} .

Корпуса с 64 ножками и меньше

Ножки V_{REF+} и V_{REF-} внутренне подключены к питанию ADC (V_{DDA}) и земле (V_{SSA}).

5.1.2. Резервное батарейное питание

Для сохранения содержимого регистров хранения и работы RTC при выключенном V_{DD} ножку V_{BAT} можно подключать к необязательному источнику питания от батареи или иному источнику.

Ножка V_{BAT} питает блок RTC, генератор LSE контакты от PC13 до PC15 IO, позволяя RTC работать при выключенном V_{DD} . Включение питания V_{BAT} управляется Power Down Reset в блоке Сброса.

Внимание:

Во время $t_{RSTTEMPO}$ (ожидание при запуске а V_{DD}) или после обнаружения PDR переключатель питания между V_{BAT} и V_{DD} остаётся подключённым к V_{BAT} .

Во время фазы запуска, если V_{DD} меньше чем $t_{RSTTEMPO}$ и $V_{DD} > V_{BAT} + 0.6$ V, ток в V_{BAT} может подаваться через внутренний диод между V_{DD} и переключателем питания (V_{BAT}).

Если подключённый к V_{BAT} источник/батарея не может обеспечить подачу этого тока, то весьма рекомендуется между источником и V_{BAT} подключить внешний диод с низким падением напряжения.

Если внешней батареи нет, то рекомендуется подключать V_{BAT} к V_{DD} через внешний керамический 100 nF конденсатор развязки (см. документ AN2586).

При питании домена резервного хранения от V_{DD} (аналоговый ключ подключён к V_{DD}) доступны следующие функции:

- PC14 и PC15 можно использовать как GPIO или LSE
- PC13 можно использовать как GPIO, контакт TAMPER, RTC Calibration Clock, RTC Alarm или Выход секунд. См. Главу 6.)

Из-за того, что ключ пропускает только 3 mA тока, использование GPIO от PC13 до PC15 на вывод ограничено: скорость надо ограничить до 2 MHz с максимальной нагрузкой 30 pF и эти IO нельзя использовать как источник тока (например, управление светодиодами).

При питании домена резервного хранения от $V_{BAT}\left(V_{DD}\right)$ нету) доступны следующие функции:

- PC14 и PC15 можно использовать только как контакты LSE
- PC13 можно использовать как TAMPER, RTC Alarm или Выход секунд. См. Подраздел 6.4.2).

5.1.3. Регулятор напряжения

После Сброса регулятор напряжения всегда включён и может работать в трёх режимах.


- Режим Run: подаётся полное питание на 1.8 V домен (ядро, память и цифровая периферия).
- Режим Stop: подаётся пониженное питание на 1.8 V домен, сохраняя регистры и SRAM
- Режим Standby: регулятор выключен. Содержимое регистров и SRAM теряется кроме схем Standby и домена резервного хранения.

5.2. Супервизор питания

5.2.1. Сброс по включению (POR)/сброс по выключению (PDR)

Встроенная схема POR/PDR обеспечивает правильную работу с/до 2 V.


Устройство остаётся в режиме Сброса при V_{DD}/V_{DDA} ниже установленного порога, $V_{POR/PDR}$, без нужды во внешней схеме сброса. Подробности в описании устройств.



5.2.2. Программируемый детектор напряжения (PVD)

PVD отслеживает уровень питания V_{DD}/V_{DDA} сравнивая его с порогом, указанным в битах PLS [2:0] регистра управления питанием (PWR_CR). Включается PVD установкой бита PVDE.

Флаг PVDO в регистре управления/состояния питания (PWR_CSR) показывает, что V_{DD}/V_{DDA} выше или ниже порога PVD. Это событие внутренне подключено к и может вызвать прерывание при его разрешении в регистрах EXTI. Направление перехода V_{DD}/V_{DDA} через порог PVD для генерации прерывания задаётся конфигурацией EXTI [16] .



5.3. Режимы пониженного потребления

По умолчанию после Сброса системы или питания микроконтроллер работает в режиме Run. Однако есть в наличии и режимы пониженного потребления, когда CPU совсем делать нечего. Это круто выбрать нужный компромисс между низким потреблением, быстрым запуском и ресурсами пробуждения.

В STM32F10ххх есть три экономичных режима:

• Сон (Sleep) — (тактов CPU нет, вся периферия, включая like NVIC, SysTick и т.д., работает)

- Останов (Stop) (все тики остановлены)
- Дежурный (Standby) (1.8V домен выключен)

Кроме того, потребление можно понизить и в режиме Run (Забег):

- Замедляя системные тики
- Закрывая тики для ненужной периферии АРВ и АНВ.

Режимы низкого потребления

Режим	Вкл.	Выкл.	Такты 1.8V домена	Такты V _{DD} домена	Регулятор напряжения
Sleep (Sleep now or	WFI	Прерывание	Выкл. только		ON
Sleep-on -exit)	WFE	Событие	CPU	Не влияет	ON
Stop	Биты PDDS и LPDS + бит SLEEPDEEP + WFI или WFE	Любая линия EXTI (выбор регистрами EXTI)	Все такты 1.8V	5	ON или низкое потребление (см. регистр PWR_CR)
Standby	Бит PDDS + бит SLEEPDEEP + WFI или WFE	Передний фронт WKUP, RTC alarm, внешний сброс на NRST, сброс IWDG	домена выключены	Генераторы HSI и HSE выключены	OFF

5.3.1. Замедление системных тактов

В режиме Run частоту системных тиков (SYSCLK, HCLK, PCLK1, PCLK2) можно снизить регистрами предделителей. Ими также можно замедлить периферию перед входом в режим Sleep mode. Точнее см. в *Секции 7.3.2*.

5.3.2. Выключение тактов периферии

В режиме Run такты HCLK и PCLKх для периферии и памяти можно выключать, а для режима Sleep их можно выключить перед командами WFI или WFE.

Тактирование периферии AHB управляется регистром (RCC_AHBENR), APB1 - регистром (RCC_APB1ENR) и APB2 - регистром (RCC_APB2ENR).

5.3.3. Режим сна

Вход

Режим Sleep включается командами WFI (Wait For Interrupt) или WFE (Wait for Event). Две опции режима выбираются битом SLEEPONEXIT в регистре System Control:

- Sleep-now: если бит SLEEPONEXIT чист, то MCU включает режим сразу после выполнения команд WFI или WFE.
- Sleep-on-exit: если бит **SLEEPONEXIT** стоит, то MCU включает режим сразу после выхода из ISR с наименьшим приоритетом.

В режиме Sleep все ножки I/O сохраняют то же состояние, что и в режиме Run. В Таблицах 12 и 13 приведены детали входа/выхода режима сна.

Выход

Если для входа в режим использовалась команда WFI, то для выхода из него может послужить любое прерывание от NVIC.

Если использовалась команда WFE, то MCU выходит из него при появлении события. Оно генерируется так:

- разрешением прерывания в регистрах периферии, но не в NVIC и разрешением бита SEVONPEND в регистре System Control. При выходе MCU из WFE бит удержания периферии и бит удержания канала IRQ в NVIC (в регистре очистки удержания NVIC) надо очищать.
- или конфигурацией внешней или внутренней линии **EXTI** в режим события. При выходе CPU из **WFE** очищать бит удержания периферии или канала IRQ в NVIC чистить не надо, в ситуации события они и не ставились.

В этом режиме время восстановления самое маленькое, без затрат на прерывание.

Таблица 12. Sleep-now

Sleep-now	Описание
Вход	WFI (Wait for Interrupt) или WFE (Wait for Event) когда: – SLEEPDEEP = 0 и – SLEEPONEXIT = 0.
Выход	При входе по WFI: Прерывание: См. Секцию 10.1.2: Векторы исключения и прерываний При входе по WFE Событие: См. Секцию 10.2.3: События пробуждения
Задержка пробуждения	Нету

Таблица 13. Sleep-on-exit

Sleep-on-exit	Описание
Вход	WFI (Wait for Interrupt) когда: – SLEEPDEEP = 0 и – SLEEPONEXIT = 1.
Выход	Прерывание: См. Секцию 10.1.2: Векторы исключения и прерываний
Задержка пробуждения	Нету

5.3.4. Режим остановки

Режим Stop основан на сочетании режима *deepsleep* с отключением тактирования периферии. Регулятор напряжения можно переключать в нормальный или экономный режим. В режиме Stop тактирование 1.8V останавливается, RC генераторы PLL, HSI и HSE выключаются. SRAM и регистры сохраняются.

В режиме Stop все контакты I/O сохраняют состояние режима Run.

Вход

Как входить написано Таблице 14. Ради экономии можно битом LPDS в регистре PWR_CR переключить в бережливый режим и регулятор напряжения.

Во время программирования флэш памяти переход в режим Stop откладывается до завершения доступа к памяти.

Во время работы домена APB переход в режим Stop откладывается до завершения доступа APB. В режиме Stop отдельными битами можно включить:

- в режиме этор отдельными оптами можно включить.
- Независимый сторожевой таймер (IWDG): IWDG запускается записью в его регистр Ключа или аппаратно. Запущенный однажды он останавливается только Сбросом. См. Секцию 19.3.
- Real-time clock (RTC): битом RTCEN в регистре RCC BDCR
- Внутренний RC генератор (LSI RC): битом LSION в регистре RCC CSR.
- Внешний 32.768 kHz генератор (LSE OSC): битом LSEON в регистре RCC BDCR.

В режиме Stop блоки ADC и DAC могут кушать электричество, даже если отключить их. Во избежание этого нужно записать 0 в бит ADON регистра ADC_CR2 и в ENx регистра DAC_CR.

NB. Если перед остановкой нужно выключить внешний тактовый генератор, то его надо отключить битом HSEON и переключиться на внутренний HSI. Иначе, если бит HSEON остаётся включённым и внешние такты при остановке устраняются, то должна быть включена система безопасности тактирования (CSS) для обнаружения сбоев внешнего тактирования и предупреждения недостойного поведения системы.

Выход

Как выходить написано Таблице 14.

При выходе из режима Stop по прерыванию или событию в качестве системных тактов выбирается RC генератор HSI.

При выходе из режима Stop при регуляторе напряжения в экономном режиме появляется дополнительная задержка, но включённый регулятор напряжения в режиме Stop увеличивает потребление тока.

Таблица 14. Режим Остановки.

Режим Stop	Описание
Вход	WFI (Wait for Interrupt) или WFE (Wait for Event): – Установить бит SLEEPDEEP в регистре System Control – Очистить бит PDDS в регистре Power Control (PWR_CR) – Выбрать режим регулятора напряжения битом LPDS в PWR_CR NB: При входе в Stop надо очистить все биты удержания EXTI Line, прерываний периферии и флаг RTC Alarm. Иначе, Stop не включается и выполнение продолжается.
Выход	При входе по WFI: Любая EXTI Line в режиме Interrupt (этот вектор EXTI NVIC нужно разрешать). См. Секцию 10.1.2. При входе по WFE: Любая EXTI Line в режиме события. См. Секцию 10.2.3.
Задержка	Пробуждение HSI RC + переключение регулятора напряжения

5.3.5. Дежурный режим

Самый экономный режим Standby это сочетание режима *deepsleep* с выключением регулятора напряжения. Выключаются: домен 1.8V, PLL, генераторы HSI и HSE. SRAM и регистры теряются, кроме домена резервного хранения и схематики Standby.

Вход

Как входить написано Таблице 15.

В режиме Standby отдельными битами можно включить:

- Независимый сторожевой таймер (IWDG): IWDG запускается записью в его регистр Ключа или аппаратно. Запущенный однажды он останавливается только Сбросом. См. Секцию 19.3.
- Real-time clock (RTC): битом RTCEN в регистре RCC BDCR
- Внутренний RC генератор (LSI RC): битом LSION в регистре RCC CSR.
- Внешний 32.768 kHz генератор (LSE OSC): битом LSEON в регистре RCC врск.

Выход

MCU выходит из режима Standby по внешнему сбросу (ножка NRST), сбросу IWDG, переднему фронту на ножке WKUP или переднему фронту RTC alarm. Все регистры, кроме PWR_CSR, сбрасываются.

После выхода из Standby выполнение эквивалентно выходу из Сброса (опрос ножек загрузки, чтение вектора сброса и т.д.), но флаг SBF в регистре PWR CSR указывает на выход из Standby.

Как выходить написано Таблице 15.

Таблица 15. Дежурный режим.

Режим Standby	Описание
Вход	WFI (Wait for Interrupt) или WFE (Wait for Event): – Установить бит SLEEPDEEP в регистре System Control – Установить бит PDDS в регистре Power Control (PWR_CR) – Очистить бит WUF в регистре PWR_CSR – Нет задержанных прерываний (для WFI) или событий (for WFI).
Выход	При входе по WFI: Любая EXTI Line в режиме Interrupt (этот вектор EXTI NVIC нужно разрешать). См. Секцию 10.1.2. При входе по WFE: Любая EXTI Line в режиме события. См. Секцию 10.2.3.
Задержка	Передний фронт на WKUP, события RTC alarm, внешний сброс на ножке NRST, IWDG Reset.

Состояние ножек I/O в режиме Standby

Все ножки находятся в третьем состоянии, кроме:

- Reset pad (доступно)
- Ножка TAMPER, если сконфигурирована для этого или выхода калибровки
- Ножка WKUP, если разрешена

Режим отладки

По умолчанию из-за остановки ядра Cortex®-M3 подключение отладки в режимах Stop и Standby теряется.

Но в установкой битов конфигурации в регистре DBGMCU_CR отлаживать можно и в экономных режимах. Детали в Ceкции 31.16.1.

5.3.6. Автопробуждение (AWU) из экономного режима

Для пробуждения MCU из экономного режима без внешнего сигнала можно использовать сигнал от RTC (Автопробуждение). Битами RTCSEL[1:0] в регистре RCC_BDCR можно выбрать два из трёх источников RTC:

- Внешний 32.768 kHz кварцевый генератор (LSE OSC). Это самый точный и экономный режим (менее 1µA добавки)
- Внутренний RC генератор (LSI RC). Экономия на стоимости кварцевого резонатора.

Для выхода из режима Stop по событию RTC alarm нужно:

- Сделать EXTI Line 17 чувствительной к переднему фронту
- Заставить RTC генерировать RTC alarm

Для выхода из режима Standby конфигурировать EXTI Line 17 не нужно.

5.4. Регистры управления питанием

Они доступны как полуслова и слова.

5.4.1. Регистр управления (PWR_CR)

Смещение адреса: 0х00

По сбросу: 0x0000 0000 (сброс выходом из Standby)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
	Reserved														
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
			Reserved	ı			DBP		PLS[2:0]		PVDE	CSBF	CWUF	PDDS	LPDS
			neserveu				rw	rw	rw	rw	rw	rc_w1	rc_w1	rw	rw

- Биты 31:9
 Резерв, не трогать.
- <u>Бит 8</u> **DBP**: Отключить защиту записи резервного домена.

В состоянии сброса RTC и резервные регистры защищены от паразитной записи, а потом её нужно разрешать.

0: Доступа нет

1: Запись разрешена.

NB: Если такты RTC это HSE/128, то этот бит должен оставаться в 1.

— <u>Биты 7:5</u> **PLS[2:0]**: Выбор уровня детектора питания.

000: 2.2V 001: 2.3V 010: 2.4V 011: 2.5V 100: 2.6V 101: 2.7V 110: 2.8V

111: 2.9V

NB: См. описание устройства.

— <u>Бит 4</u> **PVDE**: Включение детектора питания, изменяется программно.

0: PVD выключен

1: PVD включён

— <u>Бит 3</u> **CSBF**: Очистка флага standby, читается как 0.

0: Не влияет

1: Чистит SBF Standby Flag.

— <u>Бит 2</u> **CWUF:** Очистка флага побудки, читается как 0.

0: Не влияет

1: Чистит WUF Wakeup Flag после 2 System clock циклов.

— <u>Бит 1</u> **PDDS**: Режим *deepsleep*.

Изменяется программно, работает вместе с битом LPDS.

- 0: Включает режим Stop при входе CPU в Deepsleep. Регулятор зависит от бита LPDS.
- 1: Включает режим Standby при входе CPU в Deepsleep.
- <u>Бит 0</u>
 LPDS: Экономный deepsleep.

Изменяется программно, работает вместе с битом PDDS.

- 0: В режиме Stop регулятор напряжения включён
- 1: В режиме Stop регулятор напряжения экономит электричество.

5.4.2. Регистр состояния и управления (PWR_CSR)

Смещение адреса: 0х04

По сбросу: 0x0000 0000 (выходом из Standby не сбрасывается)

Для чтения нужны дополнительные циклы АРВ.

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
	Reserved														
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
			Reserved	i			EWUP			Reserved			PVDO	SBF	WUF
			neserved				rw			neserved	1		r	r	r

- <u>Биты 31:9</u>Резерв, не трогать.
- <u>Бит 8</u> **EWUP**: Разрешение ножки WKUP.

Изменяется программно.

- 0: Ножка WKUP используется как I/O и из Standby не будит
- 1: Ножка WKUP выводит из Standby по переднему фронту сигнала.

NB: Очищается системным Сбросом.

- Биты 7:3
 Резерв, не трогать.
- <u>Бит 2</u>
 PVDO: Выход детектора питания.

Изменяется аппаратно. Достоверен только при включённом PVD (бит PVDE)

- 0: V_{DD}/V_{DDA} больше порога PVD в битах PLS[2:0]
- 1: V_{DD}/V_{DDA} меньше порога PVD в битах PLS[2:0].
- <u>Бит 1</u>SBF: Флаг Standby.

Ставится аппаратно, снимается только POR/PDR или установкой бита CSBF в регистре PWR CR.

- 0: Standby не было.
- 1: Standby был.
- <u>Бит 0</u> **WUF**: Флаг побудки.

Изменяется аппаратно, системным сбросом или битом CWUF в регистре PWR CR.

- 0: Побудки не было
- 1: Разбудили ножкой WKUP или сигналом RTC alarm.

NB: Если ножку WKUP разрешают битом EWUP, а уровень WKUP уже высокий, то появляется дополнительное событие побудки.

5.4.3. Карта регистров PWR

		• • • • • • • • • • • • • • • • • • • •							
Offset	Register	31 30 29 28 26 26 27 26 27 20 21 19 16 16 17 17 16 17 17 16 17 17 17 18	8	9	5	4 (က	2	- 0
0x000	PWR_CR	Reserved	DBP	PL9 [2:0	- 1	PVDE	COBF	PDDS	LPDS
	Reset value		0	0 0	0	0	0	0 0	0
0x004	PWR_CSR	Reserved	EWUP	Res	serv	⁄ed	COVO	SBF	WUF
	Reset value		0					0 0	0

6. Регистры резервного хранения ВКР

6.1. Введение в ВКР

Регистры резервного хранения (backup registers) это сорок два 16-бит регистра для 84 байт данных пользователя.

Они реализованы в отдельном домене, который питается от V_{BAT} при выключенном V_{DD} . Они не сбрасываются ни выходом из Standby ни сбросами системы и питания.

Кроме того, управляющие регистры BKP управляющие регистры используются для обнаружения Вмешательства (Tamper) и калибровки RTC.

После сброса доступ к регистрам BKP и RTC запрещён, защищая от паразитной записи. Разрешается доступ так:

- дать питание и тактирование интерфейсу битами PWREN и BKPEN в регистре RCC APB1ENR
- разрешить доступ к ВКР и RTC битом DBP в регистре PWR_CR.

6.2. Основные свойства ВКР

- 20-байтовые регистры данных (в устройствах низкой и средней плотности) или 84-байтовые регистры данных (в сетевых устройствах, высокой и XL-плотности)
- Регистр статуса/управления для определения вмешательства с возможностью прерывания
- Регистр калибровки RTC
- Возможность вывода RTC Calibration Clock, импульса RTC Alarm или импульса Секунд на ножку TAMPER PC13 (если не назначена для детектора вмешательства)

6.3. Описание работы ВКР

6.3.1. Обнаружение вмешательства (Tamper)

Ножка TAMPER генерирует событие обнаружения вмешательства при изменении состояния с 0 на 1 или с 1 на 0 в зависимости от бита TPAL в регистре BKP_CR). Это событие сбрасывает все регистры данных BKP.

Однако, чтобы не терять событие Вмешательства, сигнал обнаружения логически умножен (AND) с разрешением Татрег для контроля события, произошедшего до установки разрешения.

- При **TPAL** =0: Если ножка TAMPER имеет высокий уровень до разрешения битом **TPE**, то после разрешения возникает новое событие даже без переднего фронта на ножке TAMPER
- При **TPAL** =1: Если ножка TAMPER имеет низкий уровень до разрешения битом **TPE**, то после разрешения возникает новое событие даже без заднего фронта на ножке TAMPER

Бит TPIE в регистре BKP_CSR разрешает прерывание по событию Вмешательства.

После обнаружения и очистки события Вмешательства ножку TAMPER надо выключить и снова включить битом TPE перед записью в регистры BKP_DRx. Это предохраняет от записи в регистры BKP DRx при наличии сигнала на ножке TAMPER. Это эквивалентно обнаружению уровня сигнала.

 ${f NB}$: Обнаружение Вмешательства активно при выключенном V_{DD} . Дабы случайно не стереть регистры резервного хранения ножку TAMPER надо снаружи подключать к правильному уровню.

6.3.2. Калибровка RTC

Битом CCO регистра BKP_RTCCR на ножку TAMPER можно вывести такты RTC, делённые на 64. Битами CAL [6:0] такты можно замедлить до 121 импульса/мин.

Подробности калибровки RTC есть в AN2604 "STM32F101xx and STM32F103xx RTC calibration".

6.4. Регистры ВКР

Регистры периферии доступны полусловами и словами. Все регистры словные, но активно только младшее полуслово.

6.4.1. Регистры данных (ВКР_DRx) (x = 1 ..42)

Смещение адреса: 0x04 до 0x28, 0x40 до 0xBC

По сбросу: 0х0000 0000

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
							D[1	5:0]							
rw	rw	rw	rw	rw	rw	rw	rw	rw							

NB: Регистры **BKP_DRx** сбросами Системы и Питания или выходом из режима Standby не сбрасываются. А обнуляются они сбросом резервного домена или событием на ножке TAMPER (если активна).

6.4.2. Регистр калибровки RTC (BKP_RTCCR)

Смещение адреса: 0x2C По сбросу: 0x0000 0000

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
		Rese	nrvod			ASOS	ASOE	CCO				CAL[6:0]			
		Nese	i veu			rw	rw	rw	rw	rw	rw	rw	rw	rw	rw

- <u>Биты 15:10</u>
 Резерв, не трогать.
- Бит 9
 ASOS: Выбор вывода Alarm или секунд.

Если стоит бит ASOE, то в зависимости от бита ASOS на ножку TAMPER выводятся:

- 0: Импульсы RTC Alarm
- 1: Импульсы RTC Second.

NB: Очищается только сбросом всего домена.

— <u>Бит 8</u> **ASOE**: Разрешение вывода импульсов Alarm или секунд.

Длительность импульса равна одному такту RTC. При установленном бите ASOE ножку TAMPER разрешать нельзя.

NB: Очищается только сбросом всего домена.

— <u>Бит 7</u> **ССО**: Вывод тактов калибровки.

0: Не влияет.

1: На ножку TAMPER выводятся такты RTC, делённые на 64. При установленном бите CCO ножку TAMPER разрешать нельзя. Тогда получите нежелательное Вмешательство.

 ${\bf NB}$: При выключенном ${\bf V}_{DD}$ бит сбрасывается.

— <u>Биты 6:0</u> **CAL**: Значение калибровки.

Это число пропускаемых импульсов на каждые 2^20 тактов.

Этим RTC замедляется шагами по 1000000/2^20 тактов/мин. от 0 до тактов/мин.

6.4.3. Регистр управления ВКР (ВКР_СR)

Смещение адреса: 0x30 По сбросу: 0x0000 0000

110 0	opocy.	ONOOC		•											
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
						Dace	erved							TPAL	TPE
						11030	siveu							r\A/	rw.

- <u>Бит 1</u>
 ТРАL: Уровень активности ножки ТАМРЕR.
 - 0: Регистры ВКР сбрасываются высоким уровнем (если стоит бит ТРЕ).
 - 1: Регистры ВКР сбрасываются низким уровнем (если стоит бит ТРЕ).
- <u>Бит 0</u> **ТРЕ:** Разрешение ножки TAMPER.
 - 0: Ножка TAMPER свободна для I/O
 - 1: Ножка TAMPER активна для определения Вмешательства.

NB: Одновременная установка битов TPAL и TPE безопасна, но одновременное их стирание может вызвать ложное событие Вмешательства. Так что стирать нужно сначала TPE, затем TPAL.

6.4.4. Регистр управления/состояния BKP (BKP_CSR)

Смещение адреса: 0x34 По сбросу: 0x0000 0000

_	15	14	13	12	11	10	9	8	/	О	5	4	3	2	ı	U
			Rese	r. rod			TIF	TEF			Reserved			TPIE	CTI	CTE
			Rese	rveu			r	r			Reserveu			rw	W	W

- Биты <u>15:10</u>
 Резерв, не трогать.
- Бит 9ТІ**F**: Флаг прерывания ТАМРЕR.

Ставится аппаратно при появлении события и стоящем бите TPIE. Снимается записью 1 в бит СТІ (чистит и прерывание). Снимается и при стирании бита TPIE.

- 0: Прерывания не было.
- 1: Прерывание было.

NB: Снимается только системным сбросом и выходом из Standby.

– <u>Бит 8</u>
 ТЕF: Флаг события TAMPER.

Ставится аппаратно при появлении события. Снимается записью 1 в бит СТЕ.

- 0: События TAMPER не было
- 1: Ножка TAMPER активна для определения Вмешательства.
- <u>Биты 7:3</u>
 Резерв, не трогать.
- Бит 2 **TPIE:** Разрешение прерываний ножки TAMPER.
 - 0: Прерывание TAMPER запрещено
 - 1: Прерывание TAMPER разрешено (также нужно установить бит TPE в регистре ВКР_СR).

NB: Прерывание Tamper не выводит из экономных режимов. Бит снимается только системным сбросом и выходом из Standby.

- <u>Бит 1</u> **СТІ:** Очистка прерывания ТАМРЕЯ. (Читается как 0).
 - 0: Не влияет
 - 1: Чистит прерывание и флаг TIF.
- Бит 0
 СТЕ: Очистка события ножки ТАМРЕЯ.
 - 0: Не влияет
 - 1: Сбрасывает событие и детектор ТАМРЕЯ

7. Сброс и тактирование устройств разной плотности (RCC)

7.1. Сброс

Есть три типа сброса: системный сброс, сброс питания и сброс домена резервного хранения.

7.1.1. Системный сброс

Сбрасывает все регистры в предписанное состояние кроме флагов сброса в регистре CSR и регистров домена резервного хранения.

Системный сброс генерируется в следующих случаях:

- 1. Низкий уровень на ножке NRST (внешний сброс)
- 2. Конец счёта Оконного сторожевого таймера (сброс WWDG)
- 3. Конец счёта Независимого сторожевого таймера (сброс IWDG reset)
- 4. Программный сброс (SW сброс)
- 5. Сброс Управления питанием

Источники идентифицируются флагами в регистре RCC CSR (см. Секцию 7.3.10).

Программный сброс

Для запуска программного сброса надо поставить бит **SYSRESETREQ** в регистре Cortex®-M3 Application Interrupt and Reset Control Register. См. *STM32F10xxx Cortex®-M3 programming manual*.

Сброс управления питанием

Есть два вида сброса:

1. Сброс по входу в режим Standby:

Он разрешается очисткой бита nRST_STDBY в байтах Опций Пользователя. В этом случае при успешном выполнении последовательности входа в режим Standby устройство сбрасывается вместо входа в режим Standby.

2. Сброс по входу в режим Stop:

Он разрешается очисткой бита nRST_STOP в байтах Опций Пользователя. В этом случае при успешном выполнении последовательности входа в режим Stop устройство сбрасывается вместо входа в режим Stop.

Опции Пользователя приведены в STM32F10xxx Flash programming manual.

7.1.2. Сброс питания

Генерируется в следующих случаях:


- 1. Вкл./Выкл. питания (сброс POR/PDR)
- 2. Выход из режима Standby

Устанавливает все регистры в предписанное состояние, кроме домена резервного хранения.

Эти источники работают как ножка NRST, которая удерживается в низком состоянии на время фазы задержки. Вектор программы сброса расположен по адресу 0x0000_0004 в карте памяти.

Сигнал системного сброса выдаётся на ножку NRST. Генератор импульса гарантирует минимальную длительность импульса 20 µs для обоих источников (внешнего или внутренного). В случае внешнего сброса импульс генерируется на всё время удержания ножки NRST низкой.

Упрощённая схема сброса.



7.1.3. Сброс резервного домена

Здесь есть два типа сброса:

- 1. Программный сброс установкой бита BDRST в регистре RCC BDCR.
- 2. Включение одного из обоих выключенных V_{DD} или V_{RAT} .

7.2. Тактирование

Для системных тактов (SYSCLK) можно использовать три источника:

- такты генератора HSI
- такты генератора НЅЕ
- такты PLL

Устройства имеют два вторичных источника тактов:

- 40 kHz низкоскоростной внутренний RC (LSI RC), для независимого сторожевого таймера и необязательно RTC для Автопробуждения из режима Stop/Standby.
- 32.768 kHz низкоскоростной внешний кварцевый генератор (LSE crystal) для возможного тактирования часов реального времени (RTCCLK).


Все источники можно включать и выключать независимо во имя экономии электронов.

Несколько предделителей допускают конфигурацию частот доменов АНВ, высокоскоростного АРВ (APB2) и низкоскоростного АРВ (APB1). Максимальная частота доменов АНВ и APB2 равна 72 МНz. Максимальная допустимая частота домена APB1 равна 36 МНz. Интерфейс SDIO AHВ тактируется фиксированной частотой равной HCLK/2.

RCC кормит системный таймер (SysTick) внешними тактами AHB HCLK/8. SysTick может работать от них или от HCLK, что выбирается в регистре управления и состояния SysTick. ADC тактируются частотой высокоскоростного домена (APB2) делённой by 2, 4, 6 или 8.

Такты программирования флэш памяти (FLITFCLK) это всегда HSI.

Дерево тактирования



- 1. При питании PLL от HSI максимальная частота может достигать 64 MHz.
- 2. Электрические характеристики внутренного и внешнего источников описаны в руководствах устройств.

Тактирование таймеров автоматически фиксируется аппаратурой. Есть два варианта:

- 1. если предделитель APB равен 1, то таймеры питаются от частоты своего домена APB.
- 2. иначе, они кормятся удвоенной (×2) частотой своего домена APB.

FCLK работает как $Cortex^{\text{\tiny \mathbb{R}}}$ -M3's free-running clock. За деталями лезьте в Arm $^{\text{\tiny \mathbb{R}}}$ Cortex-M3 r1p1 Technical Reference Manual (TRM).

7.2.1. Такты HSE

Высокоскоростной внешний тактовый сигнал (HSE) можно получить из двух источников:

- внешний кварцевый/керамический резонатор HSE
- внешние такты HSE пользователя

Резонатор и конденсаторы нагрузки надо размещать как можно ближе к ножкам генератора для снижения помех и стабилизации времени запуска. Ёмкости нагрузки должны соответствовать выбранному генератору.

Источники HSE/LSE

Clock source	Hardware configuration
External clock	OSC_OUT (HiZ) External source
Crystal/Ceramic resonators	OSC_IN OSC_OUT OSC_IN OSC_OUT CL1 Load capacitors

Внешний источник (HSE bypass)

В этом режиме внешний источник должен иметь частоту до 25 MHz. Он включается битами $\tt HSEBYP$ и $\tt HSEON$ в регистре $\tt RCC_CR$. Внешний сигнал (меандр, синус или треугольник) с $\sim 50\%$ заполнением подаётся на ножку OSC_IN, ножка OSC_OUT должна оставаться в третьем (hi-Z) состоянии.

Внешний кварцевый/керамический резонатор (HSE crystal)

Выгода 4 - 16 МН внешнего генератора в очень точных главных тактах.

Стабильность внешнего генератора показывается флагом HSERDY в регистре RCC_CR. При включении такты не выпускаются на волю пока аппаратура не поставит этот бит. При этом может быть вызвано прерывание, если разрешено в регистре RCC_CIR.

HSE Crystal включается/выключается битом HSEON в регистре RCC CR.

7.2.2. Такты HSI

Тактовый сигнал HSI выдаётся внутренним 8 MHz RC генератором как системные такты или, поделив на 2, входом для PLL (ФАПЧ).

Выгода HSI RC генератора в низкой стоимости. Да и запускается быстрее, чем HSE crystal генератор, но даже после калибровки точность всё равно ниже кварцевого или керамического.

Калибровка

Частоты RC генератора каждого чипа калибруются фирмой ST до 1% точности при TA=25°C.

После сброса, заводская калибровка загружается в биты HSICAL [7:0] регистра RCC_CR.

Если ваша система работает при колебаниях напряжения и температуры, то частота RC генератора может меняться. Подстроить частоту HSI можно битами HSITRIM[4:0] в регистре RCC_CR.

Флаг HSIRDY в регистре RCC_CR показывает стабильность HSI RC. При включении такты HSI RC не выпускаются на волю пока аппаратура не поставит этот бит.

HSI RC включается/выключается битом HSION в регистре RCC_CR.

Сигнал HSI можно использовать как резервный (Auxiliary clock) при сбое HSE. См. *Секцию 7.2.7: Система безопасности тактирования (CSS)*.

7.2.3. PLL (ΦΑΠԿ)

Внутренний PLL используется для умножения частоты HSI RC или HSE crystal.

Конфигурацию PLL (выбор HSI/2 или HSE на входе PLL и множитель) нужно делать до включения PLL. После включения PLL эти параметры изменить нельзя.

При готовности PLL можно вызвать прерывание, если оно разрешено в регистре RCC CIR.

Если в системе используется USB, то PLL должно программировать на частоту 48 или 72 MHz для выдачи 48 MHz USBCLK.

7.2.4. Такты LSE

LSE crystal это 32.768 kHz низкоскоростной внешний кварцевый или керамический резонатор. Его выгода в высокой точности сигнала для RTC и другой периферии.

Включается/выключается LSE битом LSEON в регистре резервного домена RCC BDCR.

Флаг LSERDY в регистре RCC_BDCR показывает стабильность LSE crystal. При включении такты LSE crystal не выпускаются на волю пока аппаратура не поставит этот бит. При этом может быть вызвано прерывание, если разрешено в регистре RCC_CIR.

Внешний источник (LSE bypass)

Внешний источник частотой до 1 MHz выбирается установкой битов LSEBYP и LSEON в регистре RCC_BDCR. Внешний сигнал (меандр, синус или треугольник) с ~50% заполнением подаётся на ножку OSC32 IN, ножка OSC32 OUT должна оставаться в третьем (hi-Z) состоянии.

7.2.5. Такты LSI

Генератор LSI RC частотой около 40 kHz (между 30 kHz и 60 kHz) продолжает работать в режимах Stop и Standby ради независимого сторожевого таймера (IWDG) и блока авто-побудки (AWU).

Включается/выключается LSI RC битом LSION в регистре RCC CSR.

Флаг LSIRDY в регистре RCC_CSR показывает стабильность LSE crystal. При включении такты LSE crystal не выпускаются на волю пока аппаратура не поставит этот бит. При этом может быть вызвано прерывание, если разрешено в регистре RCC_CIR.

NB: Калибровка LSI возможна только в устройствах высокой, XL-плотности и сетевых.

Калибровка LSI

Она позволяет получить сигнал приемлемой точности для RTC и IWDG.

Калибровка выполняется измерением частоты LSI по отношению у входным тактам ТІМ5 (ТІМ5СLК) с точностью генератора HSE. Теперь можно программно подстроить 20-бит предделитель RTC или задержку IWDG.

Процедура калибровки LSI:

- 1. Включить таймер ТІМ5 и его канал 4 на захват входа
- 2. Установить бит TIM5CH4 IREMAP в регистре AFIO МАРК для подачи тактов LSI на TIM5 4.

- 3. Измерить частоту тактов LSI через событие или прерывание TIM5 Capture/compare 4.
- 4. С помощью измерения обновить 20-бит предделитель RTC и/или вычислить задержку IWDG.

7.2.6. Выбор SysClk

После системного сброса такты системы берутся от HSI. Источник системных тактов, подключенный напрямую, или через PLL остановить нельзя.

Переключение на новый источник тактов возможно только если он готов (стабилен после запуска или PLL зафиксирован). Если выбран неготовый источник, то он подключится только после готовности. Биты состояния в регистре RCC_CR показывают готовые генераторы и кто выбран системным.

7.2.7. Система безопасности тактирования (CSS)

CSS активируется программно и включается после задержки запуска HSE, выключается после остановки генератора.

Если в тактах HSE обнаруживается сбой, то он автоматически останавливается, таймерам (TIM1 и TIM8) посылается событие отключения входа и генерируется прерывание (Clock Security System Interrupt CSSI), подключённое к вектору исключения NMI.

NB: Если при включённой CSS возникает сбой HSE, прерывание NMI происходит независимо от того, очищен ли бит удержания CSS. Следовательно в NMI ISR нужно очистить прерывание CSS установкой бита CSSC в регистре RCC CIR.

Если генератор HSE служит источником системных тактов напрямую или через PLL, то обнаруженный сбой переключает тактирование на HSI и выключает HSE и PLL (в случае его использования).

7.2.8. Такты RTC

Источником тактов RTCCLK могут быть HSE/128, LSE или LSI. Он выбирается битами RTCSEL[1:0] в регистре RCC_BDCR. Этот выбор нельзя изменить без сброса домена резервного хранения.

Генератор LSE расположен в резервном домене тактируется, а HSE и LSI нет. Следовательно:

- Если RTC тактируется от LSE:
 - RTC продолжает работать при отключении V_{DD}, питаясь от V_{BAT}.
- Если блок авто-побудки (AWU) тактируется от LSI:
 - Состояние AWU при отключении V_{DD} не гарантируется. См. Секцию 7.2.5.
- Если RTC тактируется от HSE/128:
 - При отключении V_{DD} или регулятора напряжения (выключения 1.8 V домена) состояние RTC не гарантируется.
 - Нужно установить бит DPB (отключение защиты записи) в регистре PWR CR (Секция 5.4.1).

7.2.9. Такты сторожевого таймера

При аппаратном или программном запуске независимого сторожевого таймера (IWDG) генератор LSI включается и не выключается. Тактирование на IWDG пропускается после задержки запуска LSI.

7.2.10. Вывод тактового сигнала

Существует возможность выводить на внешнюю ножку тактовый сигнал микроконтроллера (MCO). Регистры конфигурации соответствующего порты GPIO должны быть переключены в альтернативный режим. Можно выводить один из 4 сигналов.

- SYSCLK
- HSI
- HSE
- PLL/2

Он выбирается битами MCO[2:0] в регистре RCC CFGR.

7.3. Регистры RCC

7.3.1. Регистр управления (RCC_CR)

Смещение адреса: 0х00

По сбросу: 0x0000 XX83 где X не определено. Доступ: без ожидания, слово, полуслово и байт.

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
		Rese	erved			PLL RDY	PLLON		Rese	erved		CSS ON	HSE BYP	HSE RDY	HSE ON
						r	rw					rw	rw	r	rw
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
				41.57.03							0.1			HSI	

HSICAL[7:0]									Н	SITRIM[4		Res.	HSI RDY	HSION	
r	r	r	r	r	r	r	r	rw	rw	rw	rw	rw		r	rw

- Биты 31:26
- Резерв, не трогать.
- Бит 25

PLLRDY: Флаг фиксации PLL.

Ставится аппаратно.

- 0: PLL unlocked
- 1: PLL locked
- Бит 24

PLLON: Включение PLL.

Ставится и снимается программно.

- 0: PLL OFF
- 1: PLL ON
- Биты 23:20

Резерв, не трогать.

— Бит 19

CSSON: Включение системы безопасности.

Управляется программно. При стоящем CSSON детектор тактов аппаратно включается при готовом HSE и выключается при отказе HSE

- 0: Детектор OFF
- 1: Детектор ON (ON если HSE готов, OFF если нет).
- Бит 18
 HSEBYP: Шунт (обход) HSE.

Управляется программно. Бит HSEON должен стоять. Бит HSEBYP можно писать только при выключенном HSE.

- 0: Внешний генератор 4-16 МНz не обойдён
- 1: Внешний генератор 4-16 МНz обойдён
- Бит 17
 HSERDY: Флаг готовности HSE.

Ставится аппаратно при стабильном HSE. Снимается через 6 тактов HSE после снятия HSEON.

- 0: HSE не готов
- 1: HSE готов
- Бит 16
 HSEON: Включение HSE.

Управляется программно. Снимается аппаратно при входе в режим Stop или Standby. Если HSE прямо или непрямо используется как источник системных тиков, то снять его невозможно.

- 0: HSE генератор OFF
- 1: HSE генератор ON
- <u>Биты 15:8</u> **HSICAL[7:0]:** Калибровка HSI.

Заводские установки инициализируются при запуске.

— Биты 7:3 **HSITRIM[4:0]:** Подстройка HSI.

Программная подстройка частоты внутреннего HSI RC при колебаниях напряжения и температуры. Значение по умолчанию 16, при добавлении к значению HSICAL подстраивает HSI на 8 MHz \pm 1%. Шаг подстройки ($F_{hsitrim}$) около 40 kHz между двумя последовательными шагами HSICAL.

- <u>Бит 2</u> Резерв, не трогать.
- Бит 1 HSIRDY: Флаг готовности HSI.

Ставится аппаратно при стабильности внутреннего 8 MHz RC генератора. Снимается через 6 тактов HSI после снятия HSI.

- 0: HSI не готов
- 1: HSI готов

HSION: Включение HSI. — Бит 0

Управляется программно. Ставится аппаратно при выходе из режимов Stop или Standby и в случае отказа внешнего 4-16 МНz генератора, используемого для системных тактов. Этот бит невозможно снять при прямом или непрямом использовании для системных тактов или выборе стать таковым.

0: HSI OFF 1: HSI ON

7.3.2. Регистр конфигурации (RCC_CFR)

Смещение адреса: 0х04 По сбросу: 0х0000 0000.

Доступ: 0 ≤ такты ожидания ≤ 2, слово, полуслово или байт. 1 или 2 тактов ожидания появляются только при переключении источника тактов.

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
		Reserved	t			MCO[2:0]]	Res.	USB PRE		PLLM	JL[3:0]		PLL XTPRE	PLL SRC
					rw	rw	rw		rw	rw	rw	rw	rw	rw	rw
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
ADCP	ADCPRE[1:0] PPRE2[2:0]					PPRE1[2:0	0]		HPRI	E[3:0]		SWS	S[1:0]	SW	[1:0]
rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	r	r	rw	rw

— Биты 31:27 Резерв, не трогать.

— Биты 26:24 МСО: Вывод тактов микроконтроллера.

0хх: Нету

100: System clock (SYSCLK)

101: HSI 110: HSE 111: PLL / 2

NB: Здесь могут пропущены несколько тактов при запуске или переключении источника МСО. При подаче MCO тактов SYSCLK убедитесь, что частота не превышает 50 MHz (максимум для IO).

— Бит 23 Резерв, не трогать.

— Бит 22 **USBPRE:** Предделитель USB.

Управляется программно для выдачи 48 MHz тактов USB. Должен быть правильно установлен до разрешения тактов USB в регистре RCC APB1ENR. При включённом USB не изменяется.

0: PLL делённый на 1.5

1: PLL как есть.

— Биты 21:18 PLLMUL: Множитель PLL.

Пишется программно только при выключенном PLL.

Внимание: Выходная частота PLL не должна превышать 72 MHz.

0000: PLL x 2 0001: PLL x 3 0010: PLL x 4 0011: PLL x 5 0100: PLL x 6 0101: PLL x 7 0110: PLL x 8 0111: PLL x 9 1000: PLL x 10 1001: PLL x 11 1010: PLL x 12 1011: PLL x 13 1100: PLL x 14

1101: PLL x 15

1110: PLL x 16 1111: PLL x 16

```
— <u>Бит 17</u>
                  PLLXTPRE: Предделитель частоты HSE на входе PLL.
  Управляется программно. Изменяется только при выключенном PLL.
     0: HSE не делится
     1: HSE делится 2
                  PLLSRC: Источник тактов PLL.
— Бит 16
  Управляется программно. Изменяется только при выключенном PLL.
     0: HSI / 2
     1: HSE
— Биты 15:14
                  ADCPRE: Предделитель ADC.
  Пишется программно.
     00: PCLK2 / 2
     01: PCLK2 / 4
     10: PCLK2 / 6
     11: PCLK2 / 8
— Биты 13:11
                  PPRE2: Предделитель APB2 для получения PCLK2.
  Пишется программно.
     0xx: HCLK как есть
     100: HCLK / 2
     101: HCLK / 4
     110: HCLK / 8
     111: HCLK / 16
— Биты 10:8
                  PPRE1: Предделитель APB1 для получения PCLK1.
  Пишется программно.
  Внимание: Частота PCLK1 не должна превышать 36 MHz.
     0xx: HCLK как есть
     100: HCLK / 2
     101: HCLK / 4
     110: HCLK / 8
     111: HCLK / 16
— Биты 7:4
                  HPRE: Предделитель AHB.
  Пишется программно.
     0xxx: SYSCLK как есть
     1000: SYSCLK / 2
     1001: SYSCLK / 4
     1010: SYSCLK / 8
     1011: SYSCLK / 16
     1100: SYSCLK / 64
     1101: SYSCLK / 128
     1110: SYSCLK / 256
     1111: SYSCLK / 512
  NB: Если предделитель АНВ не равен 1, то буфер предвыборки нужно включать.
— Биты 3:2
                  SWS: Состояние переключателя системных тактов.
  Ставится аппаратно.
     00: HSI
     01: HSE
     10: PLL
     11: не применимо
— Биты 1:0
                  SW: Переключатель системных тактов.
  Программно ставится для выбора источника SYSCLK.
  Аппаратно переключается на HSI при выходе из режима Stop и Standby или при отказе генератора
  HSE при включённой системе контроля тактирования CSS.
     00: HSI
     01: HSE
     10: PLL
     11: не дозволено.
```

7.3.3. Регистр прерываний (RCC_CIR)

Смещение адреса: 0x08 По сбросу: 0x0000 0000.

Доступ: без ожидания, слово, полуслово и байт.

28 27 23 22 19 18 17 16 21 20 LSE LSI PLL **HSE** HSI CSSC **RDYC RDYC RDYC RDYC RDYC** Reserved Reserved w w w w w W 15 14 13 12 11 10 9 8 7 5 4 3 2 1 0 PLL HSE HSI LSE LSI PLL HSE HSI LSE LSI CSSF **RDYIE** RDYIE **RDYIE RDYIE RDYIE RDYF RDYF RDYF RDYF RDYF** Reserved Reserved rw r

– <u>Биты 31:24</u>
 Резерв, не трогать.

– Бит 23
 СSSC: Очистка флага прерывания CSS.

Пишется программно. 0: ничего, 1: чистит

– <u>Биты 22:21</u>
 Резерв, не трогать.

— <u>Бит 20</u> **PLLRDYC:** Очистка флага прерывания готовности PLL.

Пишется программно. 0: ничего 1: чистит

— <u>Бит 19</u> **HSERDYC:** Очистка флага прерывания готовности HSE.

Пишется программно. 0: ничего 1: чистит

— <u>Бит 18</u> **HSIRDYC:** Очистка флага прерывания готовности HSI.

Пишется программно. 0: ничего 1: чистит

— <u>Бит 17</u> **LSERDYC:** Очистка флага прерывания готовности LSE.

Пишется программно. 0: ничего 1: чистит

— <u>Бит 16</u> **LSIRDYC:** Очистка флага прерывания готовности LSI.

Пишется программно. 0: ничего 1: чистит

– <u>Биты 15:13</u>
 Резерв, не трогать.

— <u>Бит 12</u> **PLLRDYIE:** Разрешение прерывания готовности PLL.

Ставится и снимается программно. 0: Выключено 1: Включено

— <u>Бит 11</u> **HSERDYIE:** Разрешение прерывания готовности HSE.

Ставится и снимается программно. 0: Выключено 1: Включено

— <u>Бит 10</u> **HSIRDYIE:** Разрешение прерывания готовности HSI.

Ставится и снимается программно. 0: Выключено 1: Включено

— <u>Бит 9</u> **LSERDYIE:** Разрешение прерывания готовности LSE.

Ставится и снимается программно. 0: Выключено 1: Включено

– <u>Бит 8</u>
 LSIRDYIE: Разрешение прерывания готовности LSI.

Ставится и снимается программно. 0: Выключено 1: Включено

– Бит 7CSSF: Флаг CSS.

Ставится аппаратно при отказе внешнего генератора 4 - 16 MHz. Снимается записью бита CSSC.

0: Отказа нет 1: Отказ есть

– <u>Биты 6:5</u>
 Резерв, не трогать.

— <u>Бит 4</u> **PLLRDYF:** Флаг прерывания готовности PLL.

Ставится аппаратно при фиксации PLL и стоящем PLLRDYDIE. Чистится записью бита PLLRDYC.

0: Прерывания нет 1: Прерывание есть

— <u>Бит 3</u> **HSERDYF:** Флаг прерывания готовности HSE.

Ставится аппаратно при готовности HSE и стоящем HSERDYDIE. Чистится записью бита HSERDYC.

0: Прерывания нет 1: Прерывание есть

– Бит 2
 НSIRDYF: Флаг прерывания готовности HSI.

Ставится аппаратно при готовности HSI и стоящем HSIRDYDIE. Чистится записью бита HSIRDYC.

0: Прерывания нет 1: Прерывание есть

— <u>Бит 1</u> **LSERDYF:** Флаг прерывания готовности LSE.

Ставится аппаратно при готовности LSE и стоящем LSERDYDIE. Чистится записью бита LSERDYC.

0: Прерывания нет 1: Прерывание есть

— <u>Бит 0</u> LSIRDYF: Флаг прерывания готовности LSI.

Ставится аппаратно при готовности LSI и стоящем LSIRDYDIE. Чистится записью бита LSIRDYC.

0: Прерывания нет 1: Прерывание есть

7.3.4. Регистр сброса периферии APB2 (RCC_APB2RSTR)

Смещение адреса: 0x0C По сбросу: 0x0000 0000.

Доступ: без ожидания, слово, полуслово и байт. Сброс записью "1" в бит.

27 23 19 18 17 16 TIM11 TIM10 TIM9 **RST RST RST** Reserved Reserved rw rw rw 15 14 10 8 7 5 4 13 12 11 9 6 3 2 1 0 IOPF ADC3 USART1 TIM8 SPI1 TIM1 ADC2 ADC1 IOPG IOPE IOPD IOPC IOPB IOPA AFIO Res. **RST** RST **RST** RST RST **RST RST RST** RST **RST RST** RST **RST RST** RST Res. rw rw

– <u>Биты 31:22</u>
 Резерв, не трогать.

– <u>Бит 21</u>
 – <u>Бит 20</u>
 – <u>Бит 19</u>
 ТIM11RST: Сброс таймера ТІМ11.
 – <u>Бит 19</u>
 ТIM9RST: Сброс таймера ТІМ9.

Биты 18:16
 Бит 15
 Бит 14
 Бит 13
 Резерв, не трогать.
 АDC3RST: Сброс ADC3.
 USART1RST: Сброс USART1.
 ТІМ8RST: Сброс таймера ТІМ8.

— <u>Бит 12</u> **SPI1RST:** Сброс SPI1.

– <u>Бит 11</u>
 ТІМ1RST: Сброс таймера ТІМ1.

— Бит 10 ADC2RST: C6poc ADC2. — Бит 9 ADC1RST: C6poc ADC1. — Бит 8 IOPGRST: Сброс IO порта G. — <u>Бит 7</u> IOPFRST: Сброс IO порта F. — <u>Бит 6</u> IOPERST: Сброс IO порта E. IOPDRST: Сброс IO порта D. — Бит 5 — <u>Бит 4</u> IOPCRST: Сброс IO порта С. — Бит 3 IOPBRST: Сброс IO порта В. — Бит 2 IOPARST: Сброс IO порта A.

– <u>Бит 1</u> Резерв, не трогать.

– <u>Бит 0</u>
 АFIORST: Сброс альтернативных функций Ю.

7.3.5. Регистр сброса периферии APB1 (RCC_APB1RSTR)

Смещение адреса: 0x10 По сбросу: 0x0000 0000.

Доступ: без ожидания, слово, полуслово и байт. Сброс записью "1" в бит.

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Rese	erved	DAC RST	PWR RST	BKP RST	Res.	CAN RST	Res.	USB RST	I2C2 RST	I2C1 RST	UART5 RST	UART4 RST	USART 3 RST	USART 2 RST	Res.
		rw	rw	rw		rw		rw	rw	rw	rw	rw	rw	rw	
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
SPI3 RST	SPI2 RST	Danie	erved	WWDG RST	D	erved	TIM14 RST	TIM13 RST	TIM12 RST	TIM7 RST	TIM6 RST	TIM5 RST	TIM4 RST	TIM3 RST	TIM2 RST

<u>Биты 31:30</u>
 Резерв, не трогать.

– <u>Бит 29</u>
 – <u>Бит 28</u>
 DACRST: Сброс DAC.
 PWRRST: Сброс PWR.

— <u>Бит 27</u>	BKPRST: Cброс PWR.
— <u>Бит 26</u>	Резерв, не трогать.
— <u>Бит 25</u>	CANRST: Cброс CAN.
— <u>Бит 24</u>	Резерв, не трогать.
— <u>Бит 23</u>	USBRST: Cброс USB.
— <u>Бит 22</u>	I2C2RST: Cброс I2C2.
— <u>Бит 21</u>	I2C1RST: Cброс I2C1.
— <u>Бит 20</u>	UART5RST: Cброс UART5.
— <u>Бит 19</u>	UART4RST: Cброс UART4.
— <u>Бит 18</u>	USART3RST: Copoc USART3.
— <u>Бит 17</u>	USART2RST: Copoc USART2.
— <u>Бит 16</u>	Резерв, не трогать.
F 4F	ODIODOT: Ofman ODIO

Бит 16
 Бит 15
 Бит 14
 Биты 13:12
 Резерв, не трогать.
 SPI3RST: Сброс SPI3.
 SPI2RST: Сброс SPI2.
 Резерв, не трогать.

— <u>Бит 11</u> **WWDGRST:** Сброс WWDG.

— <u>Биты 10:9</u> Резерв, не трогать. <u> Бит 8</u> TIM14RST: Cброс TIM14. — <u>Бит 7</u> TIM13RST: C6poc TIM13. — <u>Бит 6</u> TIM12RST: C6poc TIM12. — <u>Бит 5</u> TIM7RST: C6poc TIM7. — <u>Бит 4</u> TIM6RST: C6poc TIM6. — Бит 3 TIM5RST: C6poc TIM5. <u> Бит 2</u> TIM4RST: C6poc TIM4. — <u>Бит 1</u> TIM3RST: Cброс TIM3. — <u>Бит 0</u> TIM2RST: Cбpoc TIM2.

7.3.6. Регистр разрешения тактов периферии AHB (RCC_AHBENR)

Смещение адреса: 0x14 По сбросу: 0x0000 0014.

Доступ: без ожидания, слово, полуслово и байт.

NB: При выключении тактов периферии их регистры могут не читаться и всегда возвращать 0x0.

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
							Rese	erved							
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
		Reserved			SDIO EN	Res.	FSMC EN	Res.	CRCE N	Res.	FLITF EN	Res.	SRAM EN	DMA2 EN	DMA1 EN
					rw		rw		rw		rw		rw	rw	rw

Читается и пишется программно.

0: Выключено 1: Включено

— <u>Биты 31:11</u>	Резерв, не трогать.
— <u>Бит 10</u>	SDIOEN: Тактирование SDIO.
— <u>Бит 9</u>	Резерв, не трогать.
— <u>Бит 8</u>	FSMCEN: Тактирование FSMC.
— <u>Бит 7</u>	Резерв, не трогать.
— <u>Бит 6</u>	CRCEN: Тактирование CRC.
— <u>Бит 5</u>	Резерв, не трогать.
— <u>Бит 4</u>	FLITFEN : Тактирование FLITF в режиме Sleep.
— <u>Бит 3</u>	Резерв, не трогать.
— <u>Бит 2</u>	SRAMEN: Тактирование SRAM в режиме Sleep
— <u>Бит 1</u>	DMA2EN: Тактирование DMA2.
— <u>Бит 0</u>	DMA1EN: Тактирование DMA1.

7.3.7. Регистр разрешения тактов периферии APB2 (RCC APB2ENR)

Смещение адреса: 0х18 По сбросу: 0х0000 0000.

Доступ: слово, полуслово и байт.

Без ожиданий, но во время доступа к периферии APB2 здесь добавляются циклы ожидания до завершения такого доступа.

NB: При выключении тактов периферии их регистры могут не читаться и всегда возвращать 0x0.

31 21 20 19 18 17 TIM11 TIM10 TIM9 ΕN FΝ FΝ Reserved Reserved rw rw rw 14 7 0 15 13 12 11 10 9 8 6 5 4 3 2 1 ADC3 **USART** TIM8 SPI1 TIM1 ADC2 ADC1 IOPG IOPF IOPE IOPD IOPC IOPB IOPA AFIO 1EN FΝ FΝ FΝ FΝ FΝ ΕN FΝ FΝ FΝ ΕN FΝ ΕN ΕN FΝ Res. rw rw

Читается и пишется программно.

0: Выключено 1: Включено

— Биты 31:22 Резерв, не трогать.

— Бит 21 **ТІМ11EN**: Тактирование ТІМ11. — Бит 20 **ТІМ10EN**: Тактирование ТІМ10. **TIM9EN**: Тактирование TIM9. — Бит 19

— Биты 18:16 Резерв, не трогать.

— <u>Бит 15</u> ADC3EN: Тактирование ADC3.

— <u>Бит 14</u> **USART1EN:** Tактирование USART1.

— Бит 13 TIM8EN: Тактирование TIM8. — Бит 12 SPI1EN: Тактирование SPI1. TIM1EN: Тактирование TIM1. <u> Бит 11</u> — Бит 10 ADC2EN: Тактирование ADC2. — <u>Бит 9</u> ADC1EN: Тактирование ADC1. — Бит 8 IOPGEN: Тактирование IO порта G. — Бит 7 IOPFEN: Тактирование IO порта F. — Бит 6 **IOPEEN:** Тактирование IO порта E. — <u>Бит 5</u> IOPDEN: Тактирование IO порта D.

— Бит 4 **IOPCEN:** Тактирование IO порта C. — Бит 3 **IOPBEN:** Тактирование IO порта В.

— Бит 2 **IOPAEN:** Тактирование IO порта A.

<u> Бит 1</u> Резерв, не трогать.

— Бит 0 **AFIOEN:** Тактирование альтернативных функций IO.

Регистр разрешения тактов периферии APB1 (RCC APB1ENR)

Смещение адреса: 0х1С По сбросу: 0х0000 0000.

Доступ: слово, полуслово и байт.

Без ожиданий, но во время доступа к периферии APB1 здесь добавляются циклы ожидания до завершения такого доступа.

NB: При выключении тактов периферии их регистры могут не читаться и всегда возвращать 0х0.

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Rese	erved	DAC EN	PWR EN	BKP EN	Res.	CAN EN	Res.	USB EN	I2C2 EN	I2C1 EN	UART5 EN	UART4 EN	USART3 EN	USART2 EN	Res.
		rw	rw	rw		rw		rw	rw	rw	rw	rw	rw	rw	
15	1.1	10	10	11	10	0	8	7	6	5	4	3	2	1	0
13	14	13	12	11	10	9	8	/	О	5	4	3	2	'	U
SPI3 EN	SPI2 EN		erved	WWD GEN		erved	TIM14 EN	TIM13 EN	TIM12 EN	TIM7 EN	TIM6 EN	TIM5 EN	TIM4 EN	TIM3 EN	TIM2 EN

Читается и пишется программно.

0: Выключено

1: Включено	
— <u>Биты 31:30</u>	Резерв, не трогать.
— <u>Бит 29</u>	DACEN: Тактирование DAC.
— <u>Бит 28</u>	PWREN: Тактирование PWR.
— <u>Бит 27</u>	ВКРЕN : Тактирование ВКР.
— <u>Бит 26</u>	Резерв, не трогать.
— <u>Бит 25</u>	CANEN: Тактирование CAN.
— <u>Бит 24</u>	Резерв, не трогать.
— <u>Бит 23</u>	USBEN: Тактирование USB.
— <u>Бит 22</u>	I2C2EN: Тактирование I2C2.
— <u>Бит 21</u>	I2C1EN: Тактирование I2C1.
— <u>Бит 20</u>	UART5EN: Тактирование UART5.
— <u>Бит 19</u>	UART4EN: Тактирование UART4.
— <u>Бит 18</u>	USART3EN: Тактирование USART3.
— <u>Бит 17</u>	USART2EN: Тактирование USART2.
— <u>Бит 16</u>	Резерв, не трогать.
— <u>Бит 15</u>	SPI3EN: Тактирование SPI3.
— <u>Бит 14</u>	SPI2EN: Тактирование SPI2.
— <u>Биты 13:12</u>	Резерв, не трогать.
— <u>Бит 11</u>	WWDGEN: Тактирование WWDG.
— <u>Биты 10:9</u>	Резерв, не трогать.
— <u>Бит 8</u>	TIM14EN: Тактирование TIM14.
— <u>Бит 7</u>	TIM13EN: Тактирование TIM13.
— <u>Бит 6</u>	TIM12EN: Тактирование TIM12.
— <u>Бит 5</u>	TIM7EN: Тактирование TIM7.
— <u>Бит 4</u>	TIM6EN: Тактирование TIM6.
— <u>Бит 3</u>	TIM5EN: Тактирование TIM5.
— <u>Бит 2</u>	TIM4EN: Тактирование TIM4.
— <u>Бит 1</u>	TIM3EN: Тактирование TIM3.
— <u>Бит 0</u>	TIM2EN: Тактирование TIM2.

7.3.9. Регистр управления резервным доменом (RCC_BDCR)

Смещение адреса: 0х20

По сбросу Резервного Домена: 0х0000 0000.

Доступ: $0 \le$ тактов ожидания ≤ 3 , слово, полуслово и байт. Такты ожидания добавляются при успешном доступе к регистру.

NB: Биты LSEON, LSEBYP, RTCSEL и RTCEN регистра RCC_BDCR лежат в резервном домене. Значит после Сброса они защищены от записи и перед их изменением надо установить бит DBP в регистре PWR_CR. См. Cekuho 5. Обнуляются они только Сбросом резервного домена и ничем иным (см. Cekuho 7.1.3).

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
							-								BDRST
							Reserved								rw
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
RTC EN			Reserved	i		RTCS	EL[1:0]			Reserved	i		LSE BYP	LSE RDY	LSEON
rw						rw	rw						rw	r	rw

— Биты 31:17 Резерв, не трогать.

— Бит 16 **BDRST:** Программный сброс резервного домена.

Читается и пишется программно.

0: Ничего

1: Сбрасывает весь домен

— <u>Бит 15</u> **RTCEN:** Тактирование RTC.

Читается и пишется программно.

0: Выключено

1: Включено

– <u>Биты 14:10</u>
 Резерв, не трогать.

— <u>Биты 9:8</u> **RTCSEL[1:0]:** Выбор источника тактов RTC.

Пишется программно однократно. Сбрасывается только Сбросом всего домена битом BDRST.

00: Нету 01: LSE 10: LSI

11: HSE / 128

– <u>Биты 7:3</u>Резерв, не трогать.

— Бит 2 **LSEBYP:** Шунт (обход) LSE.

Читается и пишется программно для обхода LSE в режиме отладки. Пишется только при выключенном LSE.

0: LSE не шунтирован

1: LSE шунтирован

– <u>Бит 1</u>
 LSERDY: Готовность LSE.

Читается и пишется аппаратно при готовности LSE. После снятия бита LSEON бит LSERDY снимется через 6 тактов генератора.

0: Не готово

1: Готово

— <u>Бит 0</u> **LSEON:** Разрешение LSE.

Читается и пишется программно.

0: Выключено 1: Включено

7.3.10. Регистр состояния/управления (RCC_CSR)

Смещение адреса: 0х24

По сбросу Резервного Домена: 0х0С00 0000.

Доступ: $0 \le$ тактов ожидания ≤ 3 , слово, полуслово и байт. Такты ожидания добавляются при успешном доступе к регистру.

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
LPWR RSTF	WWDG RSTF	IWDG RSTF	SFT RSTF	POR RSTF	PIN RSTF	Res.	RMVF				Res	erved			
rw	rw	rw	rw	rw	rw		rw								
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0

Reserved	LSI RDY	LSION
	r	rw

Биты флагов ставятся аппаратно. Чистятся записью бита RMVF.

0: Сброса не было

1: Сброс был

— <u>Бит 31</u> **LPWRRSTF:** Флаг сброса экономичного питания.

— <u>Бит 30</u>
 — <u>Бит 29</u>
 — <u>Бит 28</u>
 — <u>Бит 27</u>
 WWDGRSTF: Флаг сброса IWDG.
 — <u>Бит 27</u>
 WDGRSTF: Флаг программного сброса.
 — <u>Бит 27</u>
 PORRSTF: Флаг сброса POR/PDR.

– Бит 26
 PINRSTF: Флаг сброса PIN.

– <u>Бит 25</u>
 Резерв, не трогать.

— <u>Бит 24</u> **RMVF:** Снятие флагов сброса. Пишется программно для снятия флагов сброса.

0: Ничего

1: Флаги сброса снимаются

– <u>Биты 23:2</u>
 – <u>Бит 1</u>
 Pезерв, не трогать.
 LSIRDY: Готовность LSI.

Читается и пишется аппаратно при готовности LSI. После снятия бита LSION бит LSIRDY снимется через 3 такта генератора.

0: Не готово1: Готово

— <u>Бит 0</u> **LSION:** Разрешение LSI.

Читается и пишется программно.

0: Выключено 1: Включено

7.3.11. Карта регистров RCC

Offset	Register	29 28 27 26 26 27 26 27 27	22 21 20 19 18 18 17 17 17 17 17 18 18 8 8 8 8 7 7 7 7	- 0							
0x00	RCC_CR Reset value	Reserved 11 Re	Reserved N								
0x04	RCC_CFGR	ď l	[3:0] PRE [2:0] PRE[3:0] [1:0]								
0x08	RCC_CIR Reset value	Reserved 0	PLLRDYC HSERDYC HSIRDYC LSERDYC LSIRDYC LSIRDYC LSIRDYC LSIRDYIE HSERDYIE CSSF CSSF CSSF Reserved PLLRDYF HSERDYF HSERDYF LSERDYF LSERDYF LSERDYF LSERDYF LSERDYF LSERDYF LSERDYF LSERDYF LSERDYF	LSIRDYF							
0x0C	RCC_APB2RSTR	Reserved		<u> </u>							
0x010	Reset value RCC_APB1RSTR	PWRRST PWRRST BKPRST Reserved CANRST Reserved USBRST	IECZRST	TIM2RST							
0x14	Reset value RCC_AHBENR Reset value		SDIOEN SDIOEN Reserved CRCEN FLITTEN Reserved FLITTEN Baserved SRAMEN DWAZEN DWAZEN DWAZEN DWAZEN	DMA1EN							
0x18	RCC_APB2ENR Reset value	Reserved	TIM11 EN	o AFIOEN							
0x1C	RCC_APB1ENR Reset value	ŭ ŭ ŭ l	12C7 12C7	TIM							
0x20	RCC_BDCR Reset value	Reserved	Reserved RTC SEL Reserved [1:0]	LSEBYP O TIMEN O IOPAEN O IMAZEN O TIMENT O IOPAEN O IOPAEN O IMAZEN O IMAZ							
0x24	RCC_CSR	WWDGRSTF WWDGRSTF WDGRSTF PORRSTF PINRSTF Reserved PINRSTF P									

8. Сетевые устройства: сброс и тактирование

8.1. Сброс

Есть три типа сброса: системный, питания и резервного домена.

8.1.1. Системный сброс

Сбрасываются все регистры, кроме флагов сброса в регистре RCC_CSR и регистров резервного домена.

Системный сброс выполняется в следующих случаях:

- 1. Низкий уровень на ножке NRST (внешний сброс)
- 2. Конец счёта WWDG
- 3. Koнeц счёта IWDG reset
- 4. Программный сброс (SW reset)
- 5. Сброс управления экономным питанием.

Источник сброса отмечается в регистре RCC CSR.

Программный сброс

Для этого нужно установить бит SYSRESETREQ в регистре Application Interrupt and Reset Control Register.

Сброс управления питанием

Есть два способа:

1. Вход в режим Standby:

Разрешается сбросом бита nRST_STDBY в Байтах Опций Пользователя. В этом случае при успешном выполнении последовательности входа в режим Standby устройств просто сбрасывается.

2. Вход в режим Stop:

Разрешается сбросом бита nRST_STOP в Байтах Опций Пользователя. В этом случае при успешном выполнении последовательности входа в режим Stop устройств просто сбрасывается.

О Байтах Опций Пользователя написано в STM32F10xxx Flash programming manual.

8.1.2. Сброс питания

Генерируется в следующих случаях:


- 1. Вкл./Выкл. питания (сброс POR/PDR)
- 2. Выход из режима Standby

Устанавливает все регистры в предписанное состояние, кроме домена резервного хранения.

Эти источники работают как ножка NRST, которая удерживается в низком состоянии на время фазы задержки. Вектор программы сброса расположен по адресу 0x0000_0004 в карте памяти.

Сигнал системного сброса выдаётся на ножку NRST. Генератор импульса гарантирует минимальную длительность импульса 20 µs для обоих источников (внешнего или внутренного). В случае внешнего сброса импульс генерируется на всё время удержания ножки NRST низкой.

Упрощённая схема сброса.



8.1.3. Сброс резервного домена

Здесь есть два типа сброса:

- 1. Программный сброс установкой бита BDRST в регистре RCC BDCR.
- 2. Включение одного из обоих выключенных V_{DD} или V_{BAT} .

8.2. Тактирование

Для системных тактов (SYSCLK) можно использовать три источника:

- такты генератора HSI
- такты генератора НЅЕ
- такты PLL

Устройства имеют два вторичных источника тактов:

- 40 kHz низкоскоростной внутренний RC (LSI RC), для независимого сторожевого таймера и необязательно RTC для Автопробуждения из режима Stop/Standby.
- 32.768 kHz низкоскоростной внешний кварцевый генератор (LSE crystal) для возможного тактирования часов реального времени (RTCCLK).

Во имя экономии электронов все источники можно включать и выключать независимо.

Ради гибкости выбора между внешним и внутренним генераторами для тактов ядра и периферии с наивысшей частотой и гарантии нужных частот для Ethernet и USB OTG FS в развитом контроллере тактирования есть аж 3 PLL.

Отдельный кварцевый генератор 25 MHz может питать всю систему и всю периферию, включая Ethernet и USB OTG FS. Для получения высококачественного звука можно использовать свой кварцевый генератор. В этом случае головной генератор I2S может выдать все стандартные частоты выборки от 8 kHz до 96 kHz с погрешностью менее 0.5%. Подробности см. в описании устройства.

Несколько предделителей допускают конфигурацию частот доменов АНВ, высокоскоростного APB (APB2) и низкоскоростного APB (APB1). Максимальная частота доменов АНВ и APB2 равна 72 MHz. Максимальная допустимая частота домена APB1 равна 36 MHz.

Вся периферия тактируется от SYSCLK кроме:

- Такты программирования флэш памяти (FLITFCLK) это всегда HSI
- Такты USB OTG FS 48 MHz получаются из PLL VCO (2 × PLLCLK), с последующим программируемым предделителем (делённые на 3 2). Это выбирается битом OTGFSPRE в регистре RCC_CFGR. Для нормальной работы USB OTG FS нужно конфигурировать PLL на выдачу 72 MHz или 48 MHz.
- Такты I2S2 и I2S3 можно получить из SYSCLK или тактов PLL3 VCO (2 × PLL3CLK). Это выбирается битом I2SxSRC в регистре RCC CFGR2. См. Секцию 25.4.3.
- Такты Ethernet MAC (ТХ, RХ и RMII) получают из внешнего РНУ. См. *Секцию* 29.4.4. При использовании Ethernet частота тактов АНВ должна быть не меньше 25 МНz.


RCC кормит системный таймер (SysTick) внешними тактами AHB HCLK/8. SysTick может работать от них или от HCLK, что выбирается в регистре управления и состояния SysTick. ADC тактируются частотой высокоскоростного домена (APB2) делённой by 2, 4, 6 или 8.

Частоты тактов таймера фиксируются аппаратно:

- 1. если предделитель APB равен 1, то они равны частоте своего домена APB.
- 2. иначе они равны удвоенной (×2) частоте своего домена APB.

FCLK работает как независимый тактовый генератор Cortex[®]-M3. Детали в Arm[®] Cortex-M3 r1p1 Technical Reference Manual (TRM).

Дерево тактирования



1. При питании PLL от HSI максимальная частота системных тиков может достичь 36 MHz.


8.2.1. Такты HSE

Высокоскоростной внешний тактовый сигнал (HSE) можно получить из двух источников:

- внешний кварцевый/керамический резонатор HSE
- внешние такты HSE пользователя

Резонатор и конденсаторы нагрузки надо размещать как можно ближе к ножкам генератора для снижения помех и стабилизации времени запуска. Ёмкости нагрузки должны соответствовать выбранному генератору.

Источники HSE/LSE



Внешний источник (HSE bypass)

В этом режиме внешний источник должен иметь частоту 50 MHz. Он включается битами HSEBYP и HSEON в регистре RCC_CR. Внешний сигнал (меандр, синус или треугольник) с \sim 50% заполнением подаётся на ножку OSC_IN, ножка OSC_OUT должна оставаться в третьем (hi-Z) состоянии.

Внешний кварцевый/керамический резонатор (HSE crystal)

Выгода 3 - 25 МН внешнего генератора в очень точных главных тактах.

Стабильность внешнего генератора показывается флагом HSERDY в регистре RCC_CR. При включении такты не выпускаются на волю пока аппаратура не поставит этот бит. При этом может быть вызвано прерывание, если разрешено в регистре RCC_CIR.

HSE Crystal включается/выключается битом HSEON в регистре RCC CR.

8.2.2. Такты HSI

Тактовый сигнал HSI выдаётся внутренним 8 MHz RC генератором как системные такты или, поделив на 2, входом для PLL (Φ AПЧ).

Выгода HSI RC генератора в низкой стоимости. Да и запускается быстрее, чем HSE crystal генератор, но даже после калибровки точность всё равно ниже кварцевого или керамического.

Калибровка

Частоты RC генератора каждого чипа калибруются фирмой ST до 1% точности при TA=25°C.

После сброса, заводская калибровка загружается в биты HSICAL[7:0] регистра RCC CR.

Если ваша система работает при колебаниях напряжения и температуры, то частота RC генератора может меняться. Подстроить частоту HSI можно битами HSITRIM[4:0] в регистре RCC_CR.

Флаг **HSIRDY** в регистре **RCC_CR** показывает стабильность HSI RC. При включении такты HSI RC не выпускаются на волю пока аппаратура не поставит этот бит.

HSI RC включается/выключается битом HSION в регистре RCC_CR.

Сигнал HSI можно использовать как резервный (Auxiliary clock) при сбое HSE. См. *Секцию 7.2.7: Система безопасности тактирования (CSS)*.

8.2.3. PLL (ΦΑΠԿ)

Главный PLL используется для умножения частоты от:

- HSI RC / 2
- HSE или PLL2 через программируемый делитель.

PLL2 и PLL3 тактируются от HSE через программируемый особый делитель.

Конфигурацию каждого PLL (выбор источника, значение предделителя и множитель) нужно делать до включения PLL. Разрешать их нужно после стабилизации (флаг готовности). После включения PLL эти параметры изменить нельзя.

Готовность PLL может вызвать прерывание, если оно разрешено в регистре RCC CIR.

При смене источника главного PLL исходный источник можно выключать только после выбора нового битом PLLSRC в регистре RCC CFGR.

8.2.4. Такты LSE

LSE crystal это 32.768 kHz низкоскоростной внешний кварцевый или керамический резонатор. Его выгода в высокой точности сигнала для RTC и другой периферии.

Включается/выключается LSE битом LSEON в регистре резервного домена RCC BDCR.

Флаг LSERDY в регистре RCC_BDCR показывает стабильность LSE crystal. При включении такты LSE crystal не выпускаются на волю пока аппаратура не поставит этот бит. При этом может быть вызвано прерывание, если разрешено в регистре RCC_CIR.

Внешний источник (LSE bypass)

Внешний источник частотой до 1 MHz выбирается установкой битов LSEBYP и LSEON в регистре RCC_BDCR . Внешний сигнал (меандр, синус или треугольник) с \sim 50% заполнением подаётся на ножку OSC32_IN, ножка OSC32_OUT должна оставаться в третьем (hi-Z) состоянии.

8.2.5. Такты LSI

Генератор LSI RC частотой около 40 kHz (между 30 kHz и 60 kHz) продолжает работать в режимах Stop и Standby ради независимого сторожевого таймера (IWDG) и блока авто-побудки (AWU).

Включается/выключается LSI RC битом LSION в регистре RCC_CSR.

Флаг LSIRDY в регистре RCC_CSR показывает стабильность LSE crystal. При включении такты LSE crystal не выпускаются на волю пока аппаратура не поставит этот бит. При этом может быть вызвано прерывание, если разрешено в регистре RCC_CIR.

Калибровка LSI

Она позволяет получить сигнал приемлемой точности для RTC и IWDG.

Калибровка выполняется измерением частоты LSI по отношению у входным тактам TIM5 (TIM5CLK) с точностью генератора HSE. Теперь можно программно подстроить 20-бит предделитель RTC или задержку IWDG.

Процедура калибровки LSI:

- 1. Включить таймер ТІМ5 и его канал 4 на захват входа
- 2. Установить бит TIM5CH4_IREMAP в регистре AFIO_MAPR для подачи тактов LSI на TIM5 4.
- 3. Измерить частоту тактов LSI через событие или прерывание TIM5 Capture/compare 4.
- 4. С помощью измерения обновить 20-бит предделитель RTC и/или вычислить задержку IWDG.

8.2.6. Выбор SysClk

После системного сброса такты системы берутся от HSI. Источник системных тактов, подключенный напрямую, или через PLL остановить нельзя.

Переключение на новый источник тактов возможно только если он готов (стабилен после запуска или PLL зафиксирован). Если выбран неготовый источник, то он подключится только после готовности. Биты состояния в регистре RCC_CR показывают готовые генераторы и кто выбран системным.

8.2.7. Система безопасности тактирования (CSS)

CSS активируется программно и включается после задержки запуска HSE, выключается после остановки генератора.

Если в тактах HSE обнаруживается сбой, то он автоматически отключается, таймеру TIM1 посылается событие отключения входа и генерируется прерывание (Clock Security System Interrupt CSSI), подключённое к вектору исключения NMI.

NB: Если при включённой CSS возникает сбой HSE, прерывание NMI происходит независимо от того, очищен ли бит удержания CSS. Следовательно в NMI ISR нужно очистить прерывание CSS установкой бита CSSC в регистре RCC CIR.

Если генератор HSE служит источником системных тактов напрямую или через PLL/PLL2, то обнаруженный сбой переключает тактирование на HSI и выключает HSE и PLL (в случае его использования).

8.2.8. Такты RTC

Источником тактов RTCCLK могут быть HSE/128, LSE или LSI. Он выбирается битами RTCSEL[1:0] в регистре RCC_BDCR. Этот выбор нельзя изменить без сброса домена резервного хранения.

Генератор LSE расположен в резервном домене, а HSE и LSI нет. Следовательно:

- Если RTC тактируется от LSE:
 - RTC продолжает работать при отключении V_{DD} , питаясь от V_{BAT} .
- Если блок авто-побудки (AWU) тактируется от LSI:
 - Состояние AWU при отключении V_{DD} не гарантируется. См. Секцию 7.2.5.
- Если RTC тактируется от HSE/128:
 - При отключении V_{DD} или регулятора напряжения (выключения 1.8 V домена) состояние RTC не гарантируется.
 - Нужно установить бит DPB (отключение защиты записи) в регистре PWR_CR (Секция 5.4.1).

8.2.9. Такты сторожевого таймера

При аппаратном или программном запуске независимого сторожевого таймера (IWDG) генератор LSI включается и не выключается. Тактирование на IWDG пропускается после задержки запуска LSI.

8.2.10. Вывод тактового сигнала

Существует возможность выводить на внешнюю ножку тактовый сигнал микроконтроллера (MCO). Регистры конфигурации соответствующего порты GPIO должны быть переключены в альтернативный режим. Можно выводить один из 8 сигналов.

- SYSCLK
- HSI
- HSE
- PLL/2
- PLL2
- PLL3/2
- внешний XT1 3-25 MHz генератор (для Ethernet)
- PLL3 (для Ethernet)

Он выбирается битами MCO[3:0] в регистре RCC CFGR.

8.3. Регистры RCC

8.3.1. Регистр управления (RCC_CR)

Смещение адреса: 0х00

По сбросу: 0x0000 XX83 где X не определено. Доступ: без ожидания, слово, полуслово и байт.

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Rese	erved	PLL3 RDY	PLL3 ON	PLL2 RDY	PLL2 ON	PLLRD Y	PLLON		Rese	erved		CSSON	HSEBY P	HSERDY	HSEON
		r	rw	r	rw	r	rw					rw	rw	r	rw
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
	HSICAL[7:0]									HSITRIM[4:0]				HSIRDY	HSION
Reserved	r	r	r	r	r	r	r	rw	rw	rw	rw	rw	Res.	r	rw

– <u>Биты 31:30</u>
 Резерв, не трогать.

– <u>Бит 29</u>
 PLL3RDY: Флаг фиксации PLL3.

Ставится аппаратно.

0: PLL3 unlocked

1: PLL3 locked

— Бит 28 **PLL3ON:** Включение PLL3.

Ставится и снимается программно.

0: PLL3 OFF

1: PLL3 ON

– <u>Бит 27</u>
 PLL2RDY: Флаг фиксации PLL2.

Ставится аппаратно.

0: PLL2 unlocked

1: PLL2 locked

– Бит 26
 PLL2ON: Включение PLL2.

Ставится и снимается программно. Аппаратно снимается при входе в режим Stop или Standby. Если PLL2 прямо или непрямо используется как системные такты, то снять его невозможно.

0: PLL2 OFF

1: PLL2 ON

— Бит 25 **PLLRDY**: Флаг фиксации PLL.

Ставится аппаратно.

0: PLL unlocked

1: PLL locked

— <u>Бит 24</u> **PLLON:** Включение PLL.

Ставится и снимается программно. Аппаратно снимается при входе в режим Stop или Standby. Если PLL прямо или непрямо используется как системные такты, то снять его невозможно. Перед очисткой нужно выключить такты USB OTG FS.

0: PLL OFF

1: PLL ON

– <u>Биты 23:20</u>
 Резерв, не трогать.

– <u>Бит 19</u>
 — СSSON: Включение системы безопасности.

Управляется программно. При стоящем CSSON детектор тактов аппаратно включается при готовом HSE и выключается при отказе HSE.

0: Детектор OFF

1: Детектор ON (ON если HSE готов , OFF если нет).

— <u>Бит 18</u> **HSEBYP:** Шунт (обход) **HSE**.

Управляется программно. Бит HSEON должен стоять. Бит HSEBYP можно писать только при выключенном HSE.

0: Внешний генератор 3-25 МНz не обойдён

1: Внешний генератор 3-25 МНz обойдён

— Бит 17 **HSERDY:** Флаг готовности HSE.

Ставится аппаратно при стабильном HSE. Снимается через 6 тактов HSE после снятия HSEON.

0: HSE не готов

1: HSE готов

– Бит 16
 HSEON: Включение HSE.

Управляется программно. Снимается аппаратно при входе в режим Stop или Standby. Если HSE прямо или непрямо используется как источник системных тиков, то снять его невозможно.

0: HSE генератор OFF

1: HSE генератор ON

— <u>Биты 15:8</u> **HSICAL[7:0]:** Калибровка HSI.

Заводские установки инициализируются при запуске.

— <u>Биты 7:3</u> **HSITRIM[4:0]:** Подстройка HSI.

Программная подстройка частоты внутреннего HSI RC при колебаниях напряжения и температуры. Значение по умолчанию 16, при добавлении к значению HSICAL подстраивает HSI на 8 MHz \pm 1%. Шаг подстройки ($F_{hsitrim}$) около 40 kHz между двумя последовательными шагами HSICAL.

– Бит 2
 Резерв, не трогать.

- <u>Бит 1</u> **HSIRDY:** Флаг готовности HSI.

Ставится аппаратно при стабильности внутреннего 8 MHz RC генератора. Снимается через 6 тактов HSI после снятия HSI.

0: HSI не готов 1: HSI готов

— <u>Бит 0</u> **HSION:** Включение HSI.

Управляется программно. Ставится аппаратно при выходе из режимов Stop или Standby и в случае отказа внешнего 3-25 MHz генератора, используемого для системных тактов. Этот бит невозможно снять при прямом или непрямом использовании для системных тактов или выборе стать таковым.

0: HSI OFF 1: HSI ON

8.3.2. Регистр конфигурации (RCC_CFGR)

Смещение адреса: 0x04 По сбросу: 0x0000 0000.

Доступ: $0 \le$ такты ожидания ≤ 2 , слово, полуслово или байт. 1 или 2 такта ожидания появляются только при переключении источника тактов.

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
	Rese	erved			MC	D[3:0]		Res.	OTGFS PRE		PLLM	JL[3:0]		PLL XTPRE	PLL SRC
				rw	rw	rw	rw		rw	rw	rw	rw	rw	rw	rw
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
ADC P	RE[1:0]	P	PRE2[2:0	0]	F	PRE1[2:0	0]		HPRE	E[3:0]		SWS	S[1:0]	SW	[1:0]
rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	r	r	rw	rw

– <u>Биты 31:28</u>
 Резерв, не трогать.

— <u>Биты 27:24</u> **МСО**: Вывод тактов микроконтроллера.

Изменяется программно.

00xx: No clock

0100: System clock (SYSCLK)

0101: HSI 0110: HSE 0111: PLL / 2 1000: PLL2 1001: PLL3 / 2

1010: XT1 внешний 3-25 MHz генератор (для Ethernet)

1011: PLL3 (для Ethernet)

NB: Здесь могут пропущены несколько тактов при запуске или переключении источника MCO. При подаче MCO тактов SYSCLK убедитесь, что частота не превышает 50 MHz (максимум для IO).

– <u>Бит 23</u>
 Резерв, не трогать.

— Бит 22 **OTGFSPRE:** Предделитель USB OTG FS.

Управляется программно для выдачи 48 MHz тактов USB. Должен быть правильно установлен до разрешения тактов OTG FS в регистре RCC_APB1ENR. При включённом OTG FS не изменяется.

0: PLL VCO (2 × PLLCLK) / 3 (PLL должен выдавать 72 MHz)

1: PLL VCO (2 × PLLCLK) / 2 (PLL должен выдавать 48 MHz)

– Биты 21:18PLLMUL: Множитель PLL.

Пишется программно только при выключенном PLL.

Внимание: Выходная частота PLL не должна превышать 72 MHz.

000х: Резерв 0010: PLL x 4 0011: PLL x 5 0100: PLL x 6

```
0101: PLL x 7
        0110: PLL x 8
        0111: PLL x 9
        10хх: Резерв
        1100: Резерв
        1101: PLL x 6.5
        11хх: Резерв
   —<u>Бит 17</u>
                     PLLXTPRE: Предделитель частоты HSE на входе PLL.
     Управляется программно. Это младший бит делителя PREDIV1. Аппаратно это бит[0] регистра
     RCC_CFGR2. Если биты[3:1] регистра RCC_CFGR2 не установлены, то этот бит определяет деление
     на 2 (PLLXTPRE=1) или нет (PLLXTPRE=0). Изменяется только при выключенном PLL.
                     PLLSRC: Источник тактов PLL.
   — Бит 16
        0: HSI / 2
        1: Такты из PREDIV1
  NB: При изменении источника главного PLL исходный источник нужно отключать только после выбора
нового.
                     ADCPRE: Предделитель ADC.
   — <u>Биты 15:14</u>
     Пишется программно.
        00: PCLK2 / 2
        01: PCLK2 / 4
        10: PCLK2 / 6
        11: PCLK2 / 8
   — Биты 13:11
                     PPRE2: Предделитель APB2 для получения PCLK2.
     Пишется программно.
        0xx: HCLK как есть
        100: HCLK / 2
        101: HCLK / 4
        110: HCLK / 8
        111: HCLK / 16
   — Биты 10:8
                     PPRE1: Предделитель APB1 для получения PCLK1.
     Пишется программно.
     Внимание: Частота PCLK1 не должна превышать 36 MHz.
        0xx: HCLK как есть
        100: HCLK / 2
        101: HCLK / 4
        110: HCLK / 8
        111: HCLK / 16
   — <u>Биты 7:4</u>
                     HPRE: Предделитель AHB.
     Пишется программно.
        0xxx: SYSCLK как есть
        1000: SYSCLK / 2
        1001: SYSCLK / 4
        1010: SYSCLK / 8
        1011: SYSCLK / 16
        1100: SYSCLK / 64
        1101: SYSCLK / 128
        1110: SYSCLK / 256
        1111: SYSCLK / 512
     NB: Если предделитель АНВ не равен 1, то буфер предвыборки нужно включать.
     Внимание: При включённом Ethernet частота АНВ должна быть не менее 25 MHz.
```

— <u>Биты 3:2</u> **SWS**: Состояние переключателя системных тактов.

Ставится аппаратно, указывает источник системных тактов.

00: HSI 01: HSE 10: PLL 11: не применимо – <u>Биты 1:0</u>
 SW: Переключатель системных тактов.

Программно ставится для выбора источника SYSCLK.

Аппаратно переключается на HSI при выходе из режима Stop и Standby или при отказе генератора HSE при включённой системе контроля тактирования CSS.

00: HSI 01: HSE 10: PLL

11: не дозволено.

8.3.3. Регистр прерываний (RCC_CIR)

Смещение адреса: 0x08 По сбросу: 0x0000 0000.

Доступ: без ожидания, слово, полуслово и байт. Флаги чистятся записью "1" в нужный бит.

Прерывания разрешаются записью "1".

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
			Res	erved				CSSC	PLL3 RDYC	PLL2 RDYC	PLL RDYC	HSE RDYC	HSI RDYC	LSE RDYC	LSI RDYC
										W	W	W	w	w	w
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Res.	PLL3 RDYIE	PLL2 RDYIE	PLL RDYIE	HSE RDYIE	HSI RDYIE	LSE RDYIE	LSI RDYIE	CSSF	PLL3 RDYF	PLL2 RDYF	PLL RDYF	HSE RDYF	HSI RDYF	LSE RDYF	LSI RDYF
	rw	rw	rw	rw	rw	rw	rw	r	r	r	r	r	r	r	r

– <u>Биты 31:24</u>
 Резерв, не трогать.

— <u>Бит 23</u> **CSSC**: Очистка флага прерывания CSS.

Бит 22
 Бит 21
 Бит 21
 Бит 20
 Бит 19
 Бит 18
 Бит 18
 Бит 17
 Регит 18
 Регит 18
 Бит 17
 Регит 18
 Регит 20
 Реги

— <u>Бит 16</u> **LSIRDYC:** Очистка флага прерывания готовности LSI.

— Бит 15 Резерв, не трогать. — Бит 14 PLL3RDYIE: Разрешение прерывания готовности PLL3. — Бит 13 PLL2RDYIE: Разрешение прерывания готовности PLL2. PLLRDYIE: Разрешение прерывания готовности PLL. — Бит 12 — <u>Бит 11</u> **HSERDYIE:** Разрешение прерывания готовности HSE. — <u>Бит 10</u> HSIRDYIE: Разрешение прерывания готовности HSI. — Бит 9 LSERDYIE: Разрешение прерывания готовности LSE. LSIRDYIE: Разрешение прерывания готовности LSI. — Бит 8

– Бит 7CSSF: Флаг CSS.

Ставится аппаратно при отказе внешнего генератора 3 - 25 MHz. Снимается записью бита CSSC.

0: Отказа нет

1: Отказ есть

– <u>Биты 6:5</u>
 Резерв, не трогать.

— <u>Бит 4</u> **PLLRDYF:** Флаг прерывания готовности PLL.

Ставится аппаратно при фиксации PLL и стоящем PLLRDYDIE. Чистится записью бита PLLRDYC.

0: Прерывания нет

1: Прерывание есть

– <u>Бит 3</u>
 HSERDYF: Флаг прерывания готовности HSE.

Ставится аппаратно при готовности HSE и стоящем HSERDYDIE. Чистится записью бита HSERDYC.

0: Прерывания нет

1: Прерывание есть

— <u>Бит 2</u> **HSIRDYF:** Флаг прерывания готовности HSI.

Ставится аппаратно при готовности HSI и стоящем HSIRDYDIE. Чистится записью бита HSIRDYC.

0: Прерывания нет

1: Прерывание есть

— <u>Бит 1</u> **LSERDYF:** Флаг прерывания готовности LSE.

Ставится аппаратно при готовности LSE и стоящем LSERDYDIE. Чистится записью бита LSERDYC.

0: Прерывания нет1: Прерывание есть

— <u>Бит 0</u> **LSIRDYF:** Флаг прерывания готовности LSI.

Ставится аппаратно при готовности LSI и стоящем LSIRDYDIE. Чистится записью бита LSIRDYC.

0: Прерывания нет1: Прерывание есть

8.3.4. Регистр сброса периферии APB2 (RCC_APB2RSTR)

Смещение адреса: 0x0C По сбросу: 0x0000 0000.

Доступ: без ожидания, слово, полуслово и байт. Устройства сбрасываются записью "1".

27 26 18 17 16 Reserved 5 4 3 15 14 13 12 11 10 9 6 2 1 0 IOPE IOPD IOPC IOPB IOPA USART1 SPI1 TIM1 ADC2 ADC1 **AFIO RST RST** RST **RST RST RST RST RST RST RST** RST Res. Res. Reserved Res. rw rw rw rw rw rw rw rw rw rw

– <u>Биты 31:15</u>Резерв, не трогать.

— Бит 14 USART1RST: Cброс USART1.

– <u>Бит 13</u>
 – <u>Бит 12</u>
 Резерв, не трогать.
 – <u>Бит 12</u>
 SPI1RST: Cброс SPI1.

– <u>Бит 11</u>
 ТІМ1RST: Сброс таймера ТІМ1.

— <u>Бит 10</u>
 — <u>Бит 9</u>
 ADC2RST: Сброс ADC2.
 ADC1RST: Сброс ADC1.

– <u>Бит 8:7</u>Резерв, не трогать.

 — Бит 6
 IOPERST: Сброс IO порта Е.

 — Бит 5
 IOPDRST: Сброс IO порта D.

 — Бит 4
 IOPERST: Сброс IO порта С.

 — Бит 3
 IOPERST: Сброс IO порта В.

 — Бит 2
 IOPERST: Сброс IO порта А.

– <u>Бит 1</u> Резерв, не трогать.

— <u>Бит 0</u> **AFIORST:** Сброс альтернативных функций IO.

8.3.5. Регистр сброса периферии APB1 (RCC_APB1RSTR)

Смещение адреса: 0x10 По сбросу: 0x0000 0000.

Доступ: без ожидания, слово, полуслово и байт. Устройства сбрасываются записью "1".

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Rese	erved	DAC RST	PWR RST	BKP RST	CAN2 RST	CAN1 RST	Rese	Reserved		I2C1 RST	UART5 RST	UART4 RST	USART3 RST	USART2 RST	Res.
		rw	rw	rw	rw	rw			rw	rw	rw	rw	rw	rw	
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
SPI3 RST	DOT DOT						Reserved			TIM7 RST	TIM6 RST	TIM5 RST	TIM4 RST	TIM3 RST	TIM2 RST
1	1	ı		1							1	1		1	

— Биты 31:30 Резерв, не трогать. — Бит 29 DACRST: Cópoc DAC. — Бит 28 PWRRST: Copoc PWR. — Бит 27 BKPRST: C6poc PWR. — Бит 26 CAN2RST: Cfpoc CAN2. — Бит 25 CAN1RST: Copoc CAN1. — Бит 24:23 Резерв, не трогать. — Бит 22 I2C2RST: Cбpoc I2C2.

— <u>Бит 21</u>	12C1RST: C6poc 12C1.
— <u>Бит 20</u>	UART5RST: Cбpoc UART5.
— <u>Бит 19</u>	UART4RST: Cброс UART4.
— <u>Бит 18</u>	USART3RST: C6poc USART3
— <u>Бит 17</u>	USART2RST: C6poc USART2
	_

Бит 16
 Бит 15
 Бит 14
 Биты 13:12
 Резерв, не трогать.
 SPI3RST: Сброс SPI3.
 SPI2RST: Сброс SPI2.
 Резерв, не трогать.

— <u>Бит 11</u> **WWDGRST:** Сброс WWDG.

 — Биты 10:6
 Резерв, не трогать.

 — Бит 5
 ТІМ7RSТ: Сброс ТІМ7.

 — Бит 4
 ТІМ6RSТ: Сброс ТІМ6.

 — Бит 3
 ТІМ5RSТ: Сброс ТІМ5.

 — Бит 2
 ТІМ4RSТ: Сброс ТІМ4.

 — Бит 1
 ТІМ3RSТ: Сброс ТІМ3.

 — Бит 0
 ТІМ2RSТ: Сброс ТІМ2.

8.3.6. Регистр разрешения тактов периферии АНВ (RCC_AHBENR)

Смещение адреса: 0x14 По сбросу: 0x0000 0014.

Доступ: без ожидания, слово, полуслово и байт. Тактирование разрешается записью "1".

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
							Reserv	ed							ETHMAC RXEN
															rw
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
ETHMAC TXEN	ETHMA CEN	Res.	OTGFS EN		ı	Reserve	d		CRCEN	Res.	FLITFEN	Res.	SRAM EN	DMA2 EN	DMA1 EN
rw	rw		rw						rw		rw		rw	rw	rw

– <u>Биты 31:17</u>
 Резерв, не трогать.

— <u>Бит 16</u> **ETHMACRXEN**: Тактирование Ethernet MAC RX.

NB: Если включено в режиме RMII, то включается и тактирование RMII для MAC.

– Бит 15
 ETHMACTXEN: Тактирование Ethernet MAC ТХ.

NB: Если включено в режиме RMII, то включается и тактирование RMII для MAC.

— <u>Бит 14</u> **ETHMACEN**: Тактирование Ethernet MAC.

NB: Интерфейс PHY (MII/RMII) нужно выбрать до разрешения тактов MAC.

– Бит 13
 Резерв, не трогать.

— <u>Бит 12</u> **OTGFSEN**: Тактирование USB OTG FS.

– <u>Биты 11:7</u>
 Резерв, не трогать.

- <u>Бит 6</u> **CRCEN**: Тактирование CRC.

- <u>Бит 5</u> Резерв, не трогать.

— <u>Бит 4</u> **FLITFEN**: Тактирование FLITF в режиме Sleep.

– <u>Бит 3</u> Резерв, не трогать.

- <u>Бит 2</u> **SRAMEN**: Тактирование SRAM в режиме Sleep.

— <u>Бит 1</u>
 — Бит 0
 DMA2EN: Тактирование DMA2.
 — Бит 0
 DMA1EN: Тактирование DMA1.

8.3.7. Регистр разрешения тактов периферии APB2 (RCC_APB2ENR)

Смещение адреса: 0x18 По сбросу: 0x0000 0000.

Доступ: слово, полуслово и байт.

Без ожиданий, но во время доступа к периферии APB2 здесь добавляются циклы ожидания до завершения такого доступа. Тактирование разрешается записью "1".

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
							Rese	erved							
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Res.	USART 1EN	Res.	SPI1 EN	TIM1 EN	ADC2 EN	ADC1 EN	Rese	rved	IOPE EN	IOPD EN	IOPC EN	IOPB EN	IOPA EN	Res.	AFIO EN
	rw		rw	rw	rw	rw			rw	rw	rw	rw	rw		rw

– <u>Биты 31:15</u>
 Резерв, не трогать.

— <u>Бит 14</u> **USART1EN:** Тактирование USART1.

– <u>Бит 13</u>
 Резерв, не трогать.

 — Бит 12
 SPI1EN: Тактирование SPI1.

 — Бит 11
 TIM1EN: Тактирование TIM1.

 — Бит 10
 ADC2EN: Тактирование ADC2.

 — Бит 9
 ADC1EN: Тактирование ADC1.

– <u>Биты 8:7</u>
 Резерв, не трогать.

 — Бит 6
 IOPEEN: Тактирование IO порта Е.

 — Бит 5
 IOPDEN: Тактирование IO порта D.

 — Бит 4
 IOPCEN: Тактирование IO порта С.

 — Бит 3
 IOPBEN: Тактирование IO порта В.

 — Бит 2
 IOPAEN: Тактирование IO порта А.

- <u>Бит 1</u> Резерв, не трогать.

- <u>Бит 0</u> **AFIOEN:** Тактирование альтернативных функций IO.

8.3.8. Регистр разрешения тактов периферии APB1 (RCC_APB1ENR)

Смещение адреса: 0x1C По сбросу: 0x0000 0000.

Доступ: слово, полуслово и байт.

Без ожиданий, но во время доступа к периферии APB1 здесь добавляются циклы ожидания до завершения такого доступа. Тактирование разрешается записью "1".

NB: При выключении тактов периферии их регистры могут не читаться и всегда возвращать 0x0.

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Rese	erved	DAC EN	PWR EN	BKP EN	CAN2 EN	CAN1 EN	Rese	rved	I2C2 EN	I2C1 EN	UART5E N	UART4E N	USART3 EN	USART2 EN	Res.
		rw	rw	rw	rw	rw			rw	rw	rw	rw	rw	rw	
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
SPI3	SPI2			WWD						TIM7	TIM6	TIM5	TIM4	TIM3	TIM2
EN	EN	Res	erved	GEN		ı	Reserved			EN	EN	EN	EN	EN	EN

– <u>Биты 31:30</u>
 Резерв, не трогать.

Бит 29
 Бит 28
 Бит 27
 Бит 26
 Бит 26
 Бит 25
 Самзем: Тактирование РWR.
 Бит 26
 Бит 25
 Самзем: Тактирование РWR.

– <u>Биты 24:23</u>
 Резерв, не трогать.

Бит 22
 Бит 21
 Бит 21
 Бит 20
 Бит 19
 Бит 18
 Бит 17
 I2C2EN: Тактирование I2C1.
 Тактирование UART5.
 Тактирование UART4.
 USART3EN: Тактирование USART3.
 USART2EN: Тактирование USART2.

– <u>Бит 16</u>
 Резерв, не трогать.

– <u>Бит 15</u>
 – <u>Бит 14</u>
 SPI3EN: Тактирование SPI3.
 – <u>Бит 14</u>
 SPI2EN: Тактирование SPI2.

– <u>Биты 13:12</u>
 Резерв, не трогать.

— <u>Бит 11</u> WWDGEN: Тактирование WWDG.

– <u>Биты 10:6</u>
 Резерв, не трогать.

 — Бит 5
 TIM7EN: Тактирование ТІМ7.

 — Бит 4
 TIM6EN: Тактирование ТІМ6.

 — Бит 3
 TIM5EN: Тактирование ТІМ5.

 — Бит 2
 TIM4EN: Тактирование ТІМ4.

 — Бит 1
 TIM3EN: Тактирование ТІМ3.

 — Бит 0
 TIM2EN: Тактирование ТІМ2.

8.3.9. Регистр управления резервным доменом (RCC_BDCR)

Смещение адреса: 0х20

По сбросу Резервного Домена: 0х0000 0000.

Доступ: $0 \le$ тактов ожидания ≤ 3 , слово, полуслово и байт. Такты ожидания добавляются при успешном доступе к регистру.

NB: Биты LSEON, LSEBYP, RTCSEL и RTCEN регистра RCC_BDCR лежат в резервном домене. Значит после Сброса они защищены от записи и перед их изменением надо установить бит DBP в регистре PWR_CR. См. $Ce\kappa \mu \omega 5$. Обнуляются они только Сбросом резервного домена и ничем иным (см. $Ce\kappa \mu \omega 7.1.3$).

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
							D								BDRST
							Reserved	l							rw
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
RTC EN			Reserved	i		RTCS	EL[1:0]			Reserved	d		LSE BYP	LSE RDY	LSEON
rw						rw	rw						rw	r	rw

– <u>Биты 31:17</u>
 Резерв, не трогать.

— <u>Бит 16</u> **BDRST:** Программный сброс резервного домена.

0: Ничего

1: Сбрасывает весь домен

– <u>Бит 15</u>
 RTCEN: Тактирование RTC.

Читается и пишется программно.

0: Выключено 1: Включено

– <u>Биты 14:10</u>
 Резерв, не трогать.

– <u>Биты 9:8</u>
 RTCSEL[1:0]: Выбор источника тактов RTC.

Пишется программно однократно. Сбрасывается только Сбросом всего домена битом BDRST.

00: Нету

01: LSE

10: LSI

11: HSE / 128

– <u>Биты 7:3</u>
 Резерв, не трогать.

– Бит 2
 LSEBYP: Шунт (обход) LSE.

Читается и пишется программно для обхода LSE в режиме отладки. Пишется только при выключенном LSE.

0: LSE не шунтирован

1: LSE шунтирован

— Бит 1 **LSERDY:** Готовность LSE.

Читается и пишется аппаратно при готовности LSE. После снятия бита LSEON бит LSERDY снимется через 6 тактов генератора.

0: Не готово

1: Готово

– Бит 0
 LSEON: Разрешение LSE.

Читается и пишется программно.

0: Выключено

1: Включено

8.3.10. Регистр состояния/управления (RCC_CSR)

Смещение адреса: 0х24

По сбросу Резервного Домена: 0х0С00 0000.

Доступ: $0 \le$ тактов ожидания ≤ 3 , слово, полуслово и байт. Такты ожидания добавляются при успешном доступе к регистру.

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
LPWR RSTF	WWDG RSTF	IWDG RSTF	SFT RSTF	POR RSTF	PIN RSTF	Res.	RMVF				Res	erved			
rw	rw	rw	rw	rw	rw		rw								
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0

Reserved	LSI RDY	LSION
	r	rw

— <u>Бит 31</u> **LPWRRSTF:** Флаг сброса экономичного питания.

Ставится аппаратно при сбросе управления питанием. Чистится записью бита RMVF.

- 0: Сброса не было
- 1: Сброс был
- <u>Бит 30</u> **WWDGRSTF:** Флаг сброса WWDG.

Ставится аппаратно при сбросе WWDG. Чистится записью бита RMVF.

- 0: Сброса не было
- 1: Сброс был
- Бит 29 **IWDGRSTF:** Флаг сброса IWDG.

Ставится аппаратно при сбросе IWDG из VDD домена. Чистится записью бита RMVF.

- 0: Сброса не было
- 1: Сброс был
- Бит 28 **SFTRSTF:** Флаг программного сброса.

Ставится аппаратно при программном сбросе. Чистится записью бита RMVF.

- 0: Сброса не было
- 1: Сброс был
- <u>Бит 27</u> **PORRSTF:** Флаг сброса POR/PDR.

Ставится аппаратно при сбросе POR/PDR. Чистится записью бита RMVF.

- 0: Сброса не было
- 1: Сброс был
- Бит 26 **PINRSTF:** Флаг сброса PIN.

Ставится аппаратно при сбросе с ножки NRST. Чистится записью бита RMVF.

- 0: Сброса не было
- 1: Сброс был
- <u>Бит 25</u>
 Резерв, не трогать.
- <u>Бит 24</u> **RMVF:** Снятие флагов сброса.

Пишется программно для снятия флагов сброса.

- 0: Ничего
- 1: Флаги сброса снимаются
- Биты <u>23:2</u>
 Резерв, не трогать.
- <u>Бит 1</u>
 LSIRDY: Готовность LSI.

Читается и пишется аппаратно при готовности LSI. После снятия бита LSION бит LSIRDY снимется через 3 такта генератора.

- 0: Не готово
- 1: Готово
- <u>Бит 0</u> **LSION:** Разрешение LSI.

Читается и пишется программно.

- 0: Выключено
- 1: Включено

8.3.11. Регистр сброса периферии АНВ (RCC_AHBRSTR)

Смещение адреса: 0x28 По сбросу: 0x0000 0000.

Доступ: без ожидания, слово, полуслово и байт. Устройство сбрасывается записью "1".

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
							Reserve	ed							
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Res.	ETHMAC RST	Res.	OTGFSR ST						Pos	erved					
nes.	rw	nes.	rw						nese	erveu					

– <u>Биты 31:15</u>
 Резерв, не трогать.

— <u>Бит 14</u> **ETHMACRST:** Сброс Ethernet MAC.

– Бит 13
 Резерв, не трогать.

— <u>Бит 12</u> **OTGFSRST:** Cброс USB OTG FS.

– <u>Биты 11:0</u>
 Резерв, не трогать.

8.3.12. Второй регистр конфигурации (RCC_CFGR2)

Смещение адреса: 0x2C По сбросу: 0x0000 0000.

Доступ: без ожидания, слово, полуслово и байт.

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
						Reserved	i						I2S3SR C	I2S2SR C	PREDIV 1SRC
									rw	rw	rw				
15	14	13	12	11	10	10 9 8 7 6 5 4							2	1	0
	PLL3M	UL[3:0]			PLL2N	1UL[3:0]			PREDI	V2[3:0]			PRED	IV1[3:0]	
rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw

– <u>Биты 31:19</u>
 Резерв, не трогать.

– Бит 18I2S3SRC: Источник тактов I2S3.

Читается и пишется программно. Выбирать нужно до включения тактов I2S3.

0: System clock (SYSCLK)

1: PLL3 VCO

— <u>Бит 17</u> **I2S2SRC:** Источник тактов I2S2.

Читается и пишется программно. Выбирать нужно до включения тактов I2S2.

0: System clock (SYSCLK)

1: PLL3 VCO

— <u>Бит 16</u> **PREDIV1SRC:** Источник тактов PREDIV1.

Читается и пишется программно. Выбирать нужно до включения тактов PLL.

0: HSE 1: PLL2

— <u>Биты 15:12</u> **PLL3MUL[3:0]:** Множитель PLL3.

Читается и пишется программно. Выбирать нужно до включения тактов PLL3.

00xx: Резерв 010x: Резерв 0110: PLL3 x 8 0111: PLL3 x 9 1000: PLL3 x 10 1001: PLL3 x 11 1010: PLL3 x 12 1011: PLL3 x 13 1100: PLL3 x 14 1101: Резерв

1110: PLL3 x 16 1111: PLL3 x 20

```
PLL2MUL[3:0]: Множитель PLL2.
— Бит 11:8
   Читается и пишется программно. Выбирать нужно до включения тактов PLL2.
     00хх: Резерв
     010х: Резерв
     0110: PLL2 x 8
     0111: PLL2 x 9
      1000: PLL2 x 10
      1001: PLL2 x 11
      1010: PLL2 x 12
      1011: PLL2 x 13
      1100: PLL2 x 14
      1101: Резерв
      1110: PLL2 x 16
      1111: PLL2 x 20
— <u>Биты 7:4</u>
                   PREDIV2[3:0]: Предделитель PREDIV2.
   Читается и пишется программно. Выбирать нужно до включения тактов PLL2 и PLL3.
     0000: Вход не делится
     0001: Вход / 2
     0010: Вход / 3
     0011: Вход / 4
     0100: Вход / 5
     0101: Вход / 6
     0110: Вход / 7
     0111: Вход / 8
      1000: Вход / 9
      1001: Вход / 10
      1010: Вход / 11
      1011: Вход / 12
      1100: Вход / 13
      1101: Вход / 14
      1110: Вход / 15
      1111: Вход / 16
— Биты 3:0
                   PREDIV1[3:0]: Предделитель PREDIV1.
Читается и пишется программно. Выбирать нужно до включения тактов PLL.
NB: Аппаратно бит(0) это бит(17) регистра RCC_CFGR.
      0000: Вход не делится
     0001: Вход / 2
     0010: Вход / 3
     0011: Вход / 4
     0100: Вход / 5
     0101: Вход / 6
     0110: Вход / 7
     0111: Вход / 8
      1000: Вход / 9
      1001: Вход / 10
      1010: Вход / 11
      1011: Вход / 12
      1100: Вход / 13
      1101: Вход / 14
```

1110: Вход / 15 1111: Вход / 16

8.3.13. Карта регистров **RCC**

Offset	Register	31	30	59	28	27	56	25	24	23	22	21	50	19	18	17	16	15	14	13	12	11	10	6	8	7	9	r.	4	3	2	1	0
		,,	••				.,			•	. ,	.,						•		`	`	`	`										
0x000	RCC_CR		ese ed	PLL3 RDY	PLL3 ON	PLL2 RDY	PLL2 ON	PLL RDY	PLLON	F	Rese	erve	d	CSSON	HSEBYP	HSERDY	HSEON			HS	SICA	AL[7	':0]	<u> </u>	<u> </u>		HSI [*]	TRI	IM[4:	:0]	Reserved	HSIRDY	NOISH
	Reset value			0	0	0	0	0	0					0	0	0	0	Х	Х	Х	Х	Х	Х	Х	Х	1	0	C	0	0	æ	1	1
0x004	RCC_CFGR	F	Rese	erve	d	N	ICC	(3:	0]	Reserved	OTGFSPRE	ı	PLL [3	MU :0]	L	PLLXTPRE	PLLSRC	Р	DC RE I:0]		PRE [2:0			PRI [2:0		ı	HPF	RE[3	3:0]		WS I:0]		W :0]
	Reset value					0	0	0		ш.	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	C	0	0	0	0	0
0x008	RCC_CIR			F	Rese	erve	d			CSSC	PLL3RDYC	PLL2RDYC	PLLRDYC	HSERDYC	HSIRDYC	LSERDYC	LSIRDYC	Reserved	PLL3RDYIE	PLL2RDYIE	PLLRDYIE	HSERDYIE	HSIRDYIE	LSERDYIE	LSIRDYIE	CSSF	PLL3RDYF	PLL2RDYF	PLLRDYF	HSERDYF	HSIRDYF	LSERDYF	LSIRDYF
	Reset value									0	0	0	0	0	0	0		1	0	0	0	0	0	0	0	0	0	C	0	0	0	0	0
0x00C	RCC_APB2RSTR Reset value								Res	serv	ved								O USART1RST	Reserved	O SPI1RST	O TIM1RST	O ADC2RST	O ADC1RST	Received	חפאם ואפטרו	OPERST	OPDRST		OIOPBRST	OIOPARST	Reserved	G AFIORST
							_	L					<u> -</u>	Ŀ	ST	ST			L		<u> </u>						ľ	L	L				
0x010	RCC_APB1RSTR	Re	se ed	DACRST	PWRRST	BKPRST	CANZRS	CAN1RS	Reserved		I2C2RST	I2C1RST	UART5RS	UART4RS1	USART3RS	USART2RS	Reserved	SPI3RST	SPI2RST	Beserved		WWDGRS-		Re	eser	vec	i	TIM7RS1	TIMGRST	TIM5RST	TIM4RS1	TIM3RST	TIM2RST
	Reset value			0	0	0	0	0			0	0	0	0	0	0	_	0	0		1	0						C	0	0	0	0	0
0x014	RCC_AHBENR							Re	serv	red							ETHMACRXEN	ETHMACTXEN	ETHMACEN	Reserved	OTGFSEN		Re	ser	ved		CRCEN	Reserved	FLITFEN	Reserved	SRAMEN	DM2AEN	DM1AEN
	Reset value																0		0	-	0						0		1		1	0	0
0x018	RCC_APB2ENR								Res	serv	ved								O USART1EN	Reserved	SPI1EN	TIM1EN	ADC2EN	ADC1EN	Bosorwood	מפא ופפפו	IOPEEN	IOPDEN	IOPCEN	IOPBEN	IOPAEN	Reserved	AFIOEN
	Reset value																		0		0	0	0	0		_	0	C	0	0	0		0
0x01C	RCC_APB1ENR	Re	se ed	DACEN								UARTSEN	UART4EN	USART3EN	USART2EN	Reserved	SPI3EN	SPIZEN	Reserved		WWDGEN		Re	eser	vec	i	TIM7EN	TIMGEN	TIMSEN	TIM4EN	TIM3EN	TIM2EN	
	Reset value			0	0	0	0	0			0	0	0	0	0	0		0	0			0						C	0	0	0	0	0
0x020	RCC_BDCR							Re	serv	red								BTCEN		Re	ser	ved		BTC SEI [1:0]	_		R	ese	rved		١.		LSEON
	Reset value			ı				ı									0	0						0	0						0	0	0
0x024	RCC_CSR	LPWRSTF	WWDGRSTF	IWDGRSTF	SFTRSTF	PORRSTF	PINRSTF	Reserved	RMVF										F	Rese	erve	d										LSIRDY	NOIST
	Reset value	0	0	0	0	1	1		0																							0	0
0x028	RCC_AHBSTR								Res	serv	ved								G ETHMACRST	Reserved	OTGFSRST						Res	erv	ed .				
	Reset value														L		O		U		0									Π			
0x02C	RCC_CFGR2			Reserved										Ë	SS2SRC	PREDIV1SRC			:0]				:0]				0]	'2[3:			0]		
	Reset value														0	0	0	U	U	U	U	0	U	U	0	0	0	ľ	0	0	0	0	0

9. Порты и альтернативные функции (GPIO и AFIO)

9.1. Работа GPIO

Каждый порт I/O общего назначения имеет два 32-бит регистра конфигурации (GPIOx_CRL, GPIOx_CRH), два 32-бит регистра данных (GPIOx_IDR, GPIOx_ODR), 32-бит регистр установки/ сброса (GPIOx_BSRR), 16-бит регистр сброса (GPIOx_BRR) и 32-бит регистр замка (GPIOx_LCKR).

Конкретные характеристики портов даны в описаниях устройств. Каждый бит порта может быть программно установлен в один из режимов:

- Ввод, плавающий
- Ввод, подпорка вверх
- Ввод, подтянутый вниз
- Аналоговый
- Вывод, открытый сток
- Вывод, двухтактный
- Альтернативная функция, двухтактный
- Альтернативная функция, открытый сток

Каждый бит I/O порта свободно программируемый, но регистры доступны только 32-бит словами. Регистры GPIOx_BSRR и GPIOx_BRR предназначена для атомарного доступа чтения-модификации-записи к регистрам GPIO. Таким образом устраняется риск возникновения IRQ между чтением и модификацией.

Рис.13 Базовая структура бита порта І/О.





Рис.14 Базовая структура бита 5V порта I/O



1. V_{DD_FT} это потенциал для 5V I/O, отличается от V_{DD} .

Таблица 20. Конфигурация битов порта

Режим кон	нфигурации	CNF1	CNF0	MODE1	MODE0	Регистр PxODR
Вывод	Двухтактный		0			0 или 1
общего назначения	Откр. сток	0	1	_	01 O	0 или 1
Вывод	Двухтактный	4	0	-	1 элицу 21	Всё равно
альтернат.	Откр. сток	1	1		.,	Всё равно
	Аналоговый	0	0			Всё равно
	Плавающий	0	1			Всё равно
Ввод	Подтяжка вниз	4		С	00	0
	Подпорка вверх	1	0			1

Таблица 21. Биты МОДЕ вывода

MODE[1:0]	Значение
00	Резерв
01	Максимальная частота 10 MHz
10	Максимальная частота 2 MHz
11	Максимальная частота 50 MHz

9.1.1. Вв/Выв общего назначения (GPIO)

Во время и сразу после сброса альтернативные функции отключены и порты I/O ставятся в режим Плавающий Ввод (CNFx[1:0]=01b, MODEx[1:0]=00b).

После сброса ножки JTAG стоят во вводе PU/PD:

PA15: JTDI B PU
PA14: JTCK B PD
PA13: JTMS B PU
PB4: NJTRST B PU

При выводе значения выходного регистра ($\texttt{GPIOx_ODR}$) поступают на ножки I/O. Выходной каскад можно использовать в двухтактном режиме или с открытым стоком (при выводе 0 используется только N-MOS).

Регистр ввода (GPIOx IDR) захватывает данные на ножках I/O каждый цикл APB2.

Все ножки GPIO имеют внутренние резисторы слабой подтяжки вверх и вниз, которые могут подключаться при вводе.

9.1.2. Атомарная установка и снятие битов

При записи регистра GPIOx_ODR на уровне битов выключать прерывания нет нужды: можно изменить один или несколько битов за одну атомарную запись APB2. Изменяемые биты выбираются записью '1' в регистры Установки/Сброса (GPIOx_BSRR, или только для сброса в GPIOx_BRR). Не выбранные биты не изменятся.

9.1.3. Внешние линии прерывания/побудки

Все порты имеют возможность внешнего прерывания. Для этого порт должен быть в режиме ввода. Дальнейшее см. в *Секции 10.2* и *Секции 10.2.3*.

9.1.4. Альтернативные функции (АF)

Для использования альтернативных функций нужно кое-что писать в регистр Конфигурации Битов Порта.

- Для альтернативного ввода внешнего сигнала с ножки нужно и порт поставить в режим ввода (плавающий, с подпоркой или подтянутый вниз).
 - **NB**: Можно программно эмулировать ножку AFI в контроллере GPIO. В этом случае порт нужно поставить в режим альтернативного вывода. И очевидно, что этот порт не должен управляться снаружи (этим займётся контроллер GPIO).
- Для альтернативного вывода порт должно поставить в этот режим (двухтактный или с открытым стоком).
- Для двунаправленных функций порт нужно поставить в альтернативный вывод (двухтактный или с открытым стоком). В этом случае входной каскад переключается в режим плавающего ввода.

Установка бита порта в альтернативный вывод отключает выходной регистр и подключает ножку к выходному сигналу встроенной периферии. Если периферия в этом случае не включена, то выходной сигнал не определён.

9.1.5. Программное перенаправление альтернативных функций

Это делается записью регистров AFIO. См. ниже.

9.1.6. Механизм блокировки GPIO


Это позволяет заморозить конфигурацию ІО. После прохождения последовательности LOCK для бита порта его изменить нельзя вплоть до следующего сброса.

9.1.7. Конфигурация ввода

При включении порта І/О на ввод:

- Выключается выходной каскад
- Включается входной триггер Шмитта
- В зависимости от конфигурации (подпорка, подтяжка или плавающий) могут включаться нужные резисторы
- Данные на ножке І/О читаются в регистр данных каждый цикл АРВ2
- Данные получают из регистра данных.

Рис.15 Входная конфигурация бита І/О порта.




 $(1)V_{DD}$ FT это потенциал для 5V I/O, отличается от V_{DD} .

9.1.8. Конфигурация вывода

При включении порта І/О на вывод:

- Включается выходной каскад:
 - С открытым стоком: "0" в выходном регистре включает N-MOS, а "1" оставляет порт в третьем состоянии Hi-Z (P-MOS никогда не включается)
 - Двухтактный режим: в выходном регистре включает N-MOS, а "1" включает P-MOS
- Включается входной триггер Шмитта
- Выключаются резисторы (подпорка и подтяжка)
- Чтение входного регистра выдаёт состояние в режиме с открытым стоком
- Чтение выходного регистра выдаёт последнее записанное значение.

Рис.16 Выходная конфигурация бита І/О порта.




1. V_{DD} FT это потенциал для 5V I/O, отличается от V_{DD} .

9.1.9. Конфигурация альтернативных функций

При включении альтернативного режима порта:

- Выходной каскад включается в двухтактный режим или с открытым стоком
- Выходной каскад управляется сигналом от периферии
- Включается входной триггер Шмитта
- Выключаются резисторы (подпорка и подтяжка)
- Данные на ножке І/О читаются в регистр данных каждый цикл APB2
- Чтение входного регистра выдаёт состояние в режиме с открытым стоком
- Чтение выходного регистра выдаёт последнее записанное значение.

Рис.17 Альтернативная конфигурация бита І/О порта.




1. V_{DD_FT} это потенциал для 5V I/O, отличается от V_{DD} .

9.1.10. Аналоговая конфигурация

При включении аналогового режима порта:

- Выходной каскад отключается.
- Входной триггер Шмитта отключается, не мешает аналоговому сигналу и постоянно выдаёт "0".
- Резисторы подпорки и подтяжки отключаются.
- Чтение входного регистра данных выдаёт "0".

Рис.18 Аналоговая конфигурация бита І/О порта с высоким импедансом.



9.1.11. Конфигурация GPIO для периферии

Таймеры ТІМ1 и ТІМ8

Ножки TIM1/8	Конфигурация	Режим GPIO
TIM1/8_CHx	Захват входа канал х	Вход плавающий
	Выход сравнения канал х	Альтернативный двухтактный
TIM1/8_CHxN	Инверсный выход канал х	Альтернативный двухтактный
TIM1/8_BKIN	Вход Останова	Вход плавающий
TIM1/8_ETR	Вход внешнего запуска	Вход плавающий

Таймеры ТІМ2/3/4/5

Ножки TIMn	Конфигурация	Режим GPIO
TIMO/9/4/5 CHy	Захват входа канал х	Вход плавающий
TIM2/3/4/5_CHx -	Выход сравнения канал х	Альтернативный двухтактный
TIM2/3/4/5_ETR	Вход внешнего запуска	Альтернативный двухтактный

USART

Ножки USART	Конфигурация	Режим GPIO
(1)	Полный дуплекс	Альтернативный двухтактный
USARTx_TX ⁽¹⁾	Синхронный полудуплекс	Альтернативный двухтактный
LICADT DV	Полный дуплекс	Вход плавающий / с подпоркой
USARTx_RX	Синхронный полудуплекс	Свободен. Может быть GPIO
USARTx_CK	Синхронный режим	Альтернативный двухтактный
USARTx_RTS	Аппаратное управление	Альтернативный двухтактный
USARTx_CTS	Аппаратное управление	Вход плавающий / с подпоркой

SPI

Ножки SPI	Конфигурация	Режим GPIO
CDIv. COV	Ведущий	Альтернативный двухтактный
SPIx_SCK	Ведомый	Вход плавающий
	Полный дуплекс / ведущий	Альтернативный двухтактный
	Полный дуплекс / ведомый	Вход плавающий / с подпоркой
SPIx_MOSI	Данные двунаправленного симплекса / ведущий	Альтернативный двухтактный
	Данные двунаправленного симплекса / ведомый	Свободен. Может быть GPIO
SDIV MISO	Полный дуплекс / ведущий	Вход плавающий / с подпоркой
SPIx_MISO	Полный дуплекс / ведомый (2 точки)	Альтернативный двухтактный
	Полный дуплекс / ведомый (многоточечный)	Альтернативный с открытым стоком
CDIV MICO	Данные двунаправленного симплекса / ведущий	Свободен. Может быть GPIO
SPIx_MISO	Данные двунаправленного симплекса / ведомый (2 точки)	Альтернативный двухтактный
	Данные двунаправленного симплекса / ведомый (многоточечный)	Альтернативный с открытым стоком
	Аппаратный ведущий / ведомый	Вход плавающий / с подпоркой / с подтяжкой
SPIx_NSS	Аппаратный ведущий/ NSS выход вкл.	Альтернативный двухтактный
	Программно	Свободен. Может быть GPIO

I2S

Ножки I2S	Конфигурация	Режим GPIO
12Sx_ WS	Ведущий	Альтернативный двухтактный
	Ведомый	Вход плавающий
I2Sx_CK	Ведущий	Альтернативный двухтактный
	Ведомый	Вход плавающий

Ножки I2S	Конфигурация	Режим GPIO
locy on	Передатчик	Альтернативный двухтактный
I2Sx_SD	Приёмник	Вход плавающий / с подпоркой / с подтяжкой
I2Sx_MCK	Ведущий	Альтернативный двухтактный
	Ведомый	Свободен. Может быть GPIO

I2C

Ножки І2С	Конфигурация	Режим GPIO
I2Cx_SCL	Такты І2С	Альтернативный с открытым стоком
I2Cx_SDA	Данные B/B I2C	Альтернативный с открытым стоком

BxCAN

Ножки BxCAN	Режим GPIO
CAN_TX (Линия данных передачи)	Альтернативный двухтактный
CAN_RX (Линия данных приёма)	Вход плавающий / с подпоркой

$USB^{(1)}$

Ножки USB	Режим GPIO
USB_DM / USB_DP	При включении USB эти ножки автоматически подключаются к внутреннему USB трансиверу.

^{1.} Эта таблица относится только к устройствам разной плотности.

$OTG_FS^{(1)}$

Ножки OTG_FS	Конфигурация	Режим GPIO
	Host	Альтернативный двухтактный, если использован
OTG_FS_SOF	Device	Альтернативный двухтактный, если использован
	OTG	Альтернативный двухтактный, если использован
	Host	Вход плавающий
OTG_FS_VBUS ⁽²⁾	Device	Вход плавающий
	OTG	Вход плавающий
OTG_FS_ID	Host	Не нужен, если программно включён режим Force host (стоит FHMOD в регистре OTG_FS_GUSBCFG)
	Device	He нужен, если программно включён режим Force device (стоит FDMOD в регистре OTG_FS_GUSBCFG)
	OTG	Вход с подпоркой
OTG_FS_DM	Host	Автоматически управляется USB power-down
	Device	Автоматически управляется USB power-down
	OTG	Автоматически управляется USB power-down

Ножки OTG_FS	Конфигурация	Режим GPIO
	Host	Автоматически управляется USB power-down
OTG_FS_DP	Device	Автоматически управляется USB power-down
	OTG	Автоматически управляется USB power-down

- 1. Эта таблица относится только к сетевым устройствам.
- 2. Для ножки OTG_FS_VBUS (PA9), используемой другой общей периферией или как IO общего назначения, нужно включить режим PHY Power-down (очистить бит 16 в регистре OTG_FS_GCCFG).

SDIO

Ножки SDIO	Режим GPIO
SDIO_CK	Альтернативный двухтактный
SDIO_CMD	Альтернативный двухтактный
SDIO[D7:D0]	Альтернативный двухтактный

Вход ADC в GPIO должен быть сконфигурирован аналоговым.

ADC/DAC

Ножки ADC/DAC	Режим GPIO
АЦП/ЦАП	Аналоговый

FSMC

Ножки FSMC	Режим GPIO
FSMC_A[25:0] FSMC_D[15:0]	Альтернативный двухтактный
FSMC_CK	Альтернативный двухтактный
FSMC_NOE FSMC_NWE	Альтернативный двухтактный
FSMC_NE[4:1] FSMC_NCE[3:2] FSMC_NCE4_1 FSMC_NCE4_2	Альтернативный двухтактный
FSMC_NWAIT FSMC_CD	Вход плавающий /с подпоркой
FSMC_NIOS16, FSMC_INTR FSMC_INT[3:2]	Вход плавающий
FSMC_NL FSMC_NBL[1:0]	Альтернативный двухтактный
FSMC_NIORD, FSMC_NIOWR FSMC_NREG	Альтернативный двухтактный

Другие IO

Ножки	Альтернативная функция	Режим GPIO
TAMPER-RTC	Выход RTC	Включается аппаратно при записи регистров
TAMPER-RTC	Вход события Tamper	BKP_CR и BKP_RTCCR
MCO	Выход тактов	Альтернативный двухтактный
Входные линии EXTI	Вход внешних прерываний	Вход плавающий / с подпоркой / с подтяжкой

9.2. Регистры GPIO

Все регистры доступны только как 32-бит слова.

9.2.1. Младший регистр конфигурации порта (GPIOx_CRL) (x=A..G)

Смещение адреса: 0x00 По сбросу: 0x4444 4444

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
CNF	7[1:0]	MODE	E7[1:0]	CNF	6[1:0]	MODE	E6[1:0]	CNF	5[1:0]	MODE	E5[1:0]	CNF	4[1:0]	MODE	E4[1:0]
rw	rw	rw	rw												
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
CNF	3[1:0]	MODE	E3[1:0]	CNF	2[1:0]	MODE	[2[1:0]	CNF	1[1:0]	MODE	E1[1:0]	CNF	0[1:0]	MODE	E0[1:0]
rw	rw	rw	rw												

— Биты 31:30, 27:26, 23:22, 19:18, 15:14,11:10, 7:6, 3:2

CNFy[1:0]:Биты конфигурации порта \mathbf{x} (\mathbf{y} =0..7)

Пишутся программно. См. Таблицу 20.

Режим ввода (MODE[1:0]=00):

00: Аналоговый

01: Ввод плавающий (по сбросу)

10: Ввод с подпоркой / с подтяжкой

11: Резерв

Режим вывода (MODE[1:0] > 00):

00: Вывод GPIO двухтактный

01: Вывод GPIO открытый сток

10: Вывод альтернативный двухтактный

11: Вывод альтернативный открытый сток

— Биты 29:28, 25:24, 21:20, 17:16, 13:12, 9:8, 5:4, 1:0

MODEy[1:0]: Биты режима порта **x** (**y**=0..7)

Пишутся программно. См. Таблицу 20.

00: Ввод (по сбросу)

01: Вывод, до 10 МНz.

10: Вывод, до 2 МНz.

11: Вывод, до 50 МНz.

9.2.2. Старший регистр конфигурации порта (GPIOx_CRH) (x=A..G)

Смещение адреса: 0x04 По сбросу: 0x4444 4444

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
CNF1	5[1:0]	MODE	15[1:0]	CNF1	4[1:0]	MODE	14[1:0]	CNF1	3[1:0]	MODE	13[1:0]	CNF1	2[1:0]	MODE	12[1:0]
rw	rw	rw	rw												
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
CNF1	1[1:0]	MODE	11[1:0]	CNF1	0[1:0]	MODE	10[1:0]	CNF	9[1:0]	MODE	E9[1:0]	CNF	8[1:0]	MODE	E8[1:0]
rw	rw	rw	rw												

— Биты 31:30, 27:26, 23:22, 19:18, 15:14,11:10, 7:6, 3:2

CNFy[1:0]:Биты конфигурации порта **x** (**y**=8..15)

Пишутся программно. См. Таблицу 20.

Режим ввода (MODE[1:0]=00):

00: Аналоговый

01: Ввод плавающий (по сбросу)

10: Ввод с подпоркой / с подтяжкой

11: Резерв

Режим вывода (MODE[1:0] > 00):

00: Вывод GPIO двухтактный

01: Вывод GPIO открытый сток

10: Вывод альтернативный двухтактный

11: Вывод альтернативный открытый сток

— Биты 29:28, 25:24, 21:20, 17:16, 13:12, 9:8, 5:4, 1:0

MODEy[1:0]: Биты режима порта **x** (**y**=8..15)

Пишутся программно. См. Таблицу 20.

00: Ввод (по сбросу) 01: Вывод, до 10 MHz.

10: Вывод, до 2 МНz.

11: Вывод, до 50 МНz.

9.2.3. Регистр данных ввода порта (GPIOx_IDR) (x=A..G)

Смещение адреса: 0x08 По сбросу: 0x0000 XXXX

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
							Res	served							
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
IDR15	IDR14	IDR13	IDR12	IDR11	IDR10	IDR9	IDR8	IDR7	IDR6	IDR5	IDR4	IDR3	IDR2	IDR1	IDR0
r	r	r	r	r	r	r	r	r	r	r	r	r	r	r	r

— Биты 31:16

Резерв, не трогать.

— Биты 15:0

IDRy: Входные данные (**y**=0..15)

Входные данные порта. Чтение только словом.

9.2.4. Регистр данных вывода порта (GPIOx_ODR) (x=A..G)

Смещение адреса: 0x0C По сбросу: 0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
							Rese	rved							
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
ODR15	ODR14	ODR13	ODR12	ODR11	ODR10	ODR9	ODR8	ODR7	ODR6	ODR5	ODR4	ODR3	ODR2	ODR1	ODR0
rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw

— Биты 31:16

Резерв, не трогать.

— Биты 15:0

ODRy: Выходные данные (**y**=0..15)

Выходные данные порта. Запись и чтение только словом.

NB: При атомарном доступе биты ODR можно менять индивидуально записью в регистр GPIOx_BSRR (x = A .. G).

9.2.5. Регистр установки/сброса битов порта (GPIOx_BSRR) (x=A..G)

Смещение адреса: 0x10 По сбросу: 0x0000 0000 Доступен только словом.

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
BR15	BR14	BR13	BR12	BR11	BR10	BR9	BR8	BR7	BR6	BR5	BR4	BR3	BR2	BR1	BR0
w	w	W	w	w	w	W	W	W	W	W	W	W	W	w	W
15	14	13	12	11	10	9	Ω	7	6	5	1	3	2	1	0
		. •		• • • • • • • • • • • • • • • • • • • •	10	3	O	,	O	5	4	3	2	'	U
BS15	BS14	BS13	BS12	BS11	BS10	BS9	BS8	BS7	BS6	BS5	BS4	BS3	BS2	BS1	BS0

– Биты 31:16BRy: Сброс бита у (y=0..15).

0: Не изменяется 1: Сбрасывается

— Биты 15:0 **BSRy:** Установка бита **y** (**y**=0..15)

0: Не изменяется 1: Ставится

9.2.6. Регистр сброса битов порта (GPIOx_BRR) (x=A..G)

Смещение адреса: 0x14 По сбросу: 0x0000 0000 Доступен только словом.

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
							Rese	rved							
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
BR15	BR14	BR13	BR12	BR11	BR10	BR9	BR8	BR7	BR6	BR5	BR4	BR3	BR2	BR1	BR0
w	w	W	W	w	w	W	W	W	w	W	W	W	W	W	w

— Биты 31:16 Резерв, не трогать.

— Биты 15:0 **BRy:** Сброс бита **y** (**y**=0..15)

0: Не изменяется

1: Ставится

9.2.7. Регистр блокировки конфигурации порта (GPIOx_LCRR) (x=A..G)

Используется для блокировки конфигурации портов GPIO по битам LCKR[15:0] после завершения последовательности записи LOCK в бит 16 (LCKK). Во время последовательности записи значения замка LCKR[15:0] не должны изменяться. После этого порты невозможно конфигурировать вплоть до следующего сброса. Каждый бит замка блокирует соответствующие 4 бита регистров управления (CRL, CRH).

Смещение адреса: 0x18 По сбросу: 0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
						-	.								LCKK
						F	Reserved								rw
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
LCK15	LCK14	LCK13	LCK12	LCK11	LCK10	LCK9	LCK8	LCK7	LCK6	LCK5	LCK4	LCK3	LCK2	LCK1	LCK0
rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw

— Биты 31:17 Резерв, не трогать.

– Бит 16
 LCKK: Ключ замка.

0: Конфигурация портов возможна

1: Ключ активен. GPIOx_LCKR закрыт до следующего сброса.

Последовательность записи ключа LOCK:

Запись 1

Запись 0

Запись 1

Чтение 0

Чтение 1 (необязательно, но подтверждает активность ключа)

NB: Во время последовательности LOCK значения LCK[15:0] не могут изменяться. Ошибка прерывает последовательность.

– Биты 15:0
 LCKy: Блокировка порта у (y=0..15)

Эти биты можно писать только при LCKK=0.

0: Порт у не блокирован

1: Порт у блокирован

9.3. Альтернативный IO и конфигурация отладки (AFIO)

Удобству программного перенаправления сигналов периферии на разные ножки разных корпусов служит регистр AFIO MAPR.

9.3.1. Ножки OSC32 IN/OSC32 OUT как GPIO PC14/PC15

Ножки выключенного генератора LSE OSC32_IN и OSC32_OUT можно использовать как GPIO PC14 и PC15, но LSE приоритетнее GPIO.

NB: PC14/PC15 GPIO не работает при выключенном 1.8V домене (режим standby) или при питании резервного домена от V_{BAT} (V_{DD} нету). В этом случает ножки IO ставятся в аналоговый режим. См. *Секцию* 5.1.2.

9.3.2. Ножки OSC_IN/OSC_OUT как GPIO PD0/PD1

Ножки выключенного генератора HSE OSC_IN и OSC_OUT можно использовать как GPIO PD0 и PD1 битом PD01_REMAP в регистре AFIO_MAPR. Это доступно только в корпусах с 36, 48 и 64 ножками (в корпусах со 100 ножками PD0 и PD1 и так есть).

NB: Внешние прерывания/события не перенаправляются. Ножки PD0 и PD1 нельзя использоваться внешних прерываний/событий в корпусах с 36, 48 и 64 ножками.

9.3.3. Перенаправление CAN1

Сигналы CAN можно направить в порты A, B или D, см. Таблицу 34. Порт D не доступен в корпусах с 36, 48 и 64 ножками.

Таблица 34. Перенаправление сигналов CAN1

Альтернативная функция ⁽¹⁾	CAN_REMAP[1:0] = "00"	CAN_REMAP[1:0] = "10"(2)	CAN_REMAP[1:0] = "11"(3)
CAN1_RX или CAN_RX	PA11	PB8	PD0
CAN1_TX или CAN_RX	PA12	PB9	PD1

- 1. CAN1_RX и CAN1_TX в сетевых устройствах; CAN_RX и CAN_TX в других устройствах с одним CAN.
- 2. Невозможно в 36-контактном корпусе
- 3. Это можно только в 100- и 144-ногих корпусах, когда PD0 и PD1 не направлены на OSC-IN и OSC-OUT.

9.3.4. Перенаправление CAN2

CAN2 есть только в сетевых устройствах, см. Таблицу 35.

Таблица 35. Перенаправление сигналов CAN2

Альтернативная функция	CAN2_REMAP = "0"	CAN2_REMAP = "1"
CAN2_RX	PB12	PB5
CAN2_TX	PB13	PB13

9.3.5. Перенаправление JTAG/SWD

Таблица 36. Сигналы интерфейса отладки

Альтернативная функция	Порт GPIO
JTMS / SWDIO	PA13
JTCK / SWCLK	PA14
JTDI	PA15
JTDO / TRACESWO	PB3

Альтернативная функция	Порт GPIO
NJTRST	PB4
TRACECK	PE2
TRACED0	PE3
TRACED1	PE4
TRACED2	PE5
TRACED3	PE6

Перенаправить GPIO при отладке можно битами SWJ_CFG[1:0] в регистре AFIO_MAPR.

Таблица 37. Сигналы интерфейса отладки

		Назначение ножек SWJ I/O pin				
SWJ _CFG [2:0]	Доступные порты отладки	PA13 / JTMS/ SWDIO	PA14 / JTCK/S WCLK	PA15 / JTDI	PB3 / JTDO/ TRACE SWO	PB4/ NJTRST
000	Full SWJ (JTAG-DP + SW- DP) (По сбросу)	х	х	х	х	х
001	Full SWJ (JTAG-DP + SW- DP) но без NJTRST	х	х	х	х	Свободен
010	JTAG-DP Выключен и SW-DP Включён	х	х	Свободен	Свободен ⁽¹⁾	Свободен
100	JTAG-DP Выключен и SW-DP Выключен	Свободен	Свободен	Свободен	Свободен	Свободен
Другие	Запрещено	_	_	_	_	_

^{1.} Освобождаются только при не асинхронном слежении.

9.3.6. Перенаправление ADC

Таблица 38. Внешний запуск преобразования ADC1(1)

Альтернативная функция	ADC1_ETRGINJ_REMAP = 0	ADC1_ETRGINJ_REMAP = 1
Внешний запуск ADC1	EXTI15	TIM8_CH4

^{1.} Возможно только в устройствах высокой и XL-плотности.

Таблица 39. Внешний запуск регулярного преобразования ADC1⁽¹⁾

Альтернативная функция	ADC1_ETRGREG_REMAP = 0	ADC1_ETRGREG_REMAP = 1
Внешний запуск ADC1	EXTI11	TIM8_TRGO

^{1.} Возможно только в устройствах высокой и XL-плотности.

Таблица 40. Внешний запуск преобразования ADC2(1)

Альтернативная функция	ADC2_ETRGINJ_REMAP = 0	ADC2_ETRGINJ_REMAP = 1
Внешний запуск ADC1	EXTI15	TIM8_CH4

^{1.} Возможно только в устройствах высокой и XL-плотности.

Таблица 41. Внешний запуск регулярного преобразования ADC1⁽¹⁾

Альтернативная функция	ADC2_ETRGREG_REMAP = 0	ADC2_ETRGREG_REMAP = 1
Внешний триггер ADC1 EXTI11		TIM8_TRGO

^{1.} Возможно только в устройствах высокой и XL-плотности.

9.3.7. Перенаправление таймеров

Каналы 1 - 4 Таймера 4 можно направить с порта В на порт D. См. описание регистра AFIO MAPR.

Таблица 42. Перенаправление ТІМ5⁽¹⁾

Альтернативная функция	TIM5CH4_IREMAP = 0	TIM5CH4_IREMAP = 1
TIM5_CH4	PA3	LSI подключён к входу TIM5_CH4 для калибровки.

^{1.} Возможно только в устройствах высокой и XL-плотности.

Таблица 43. Перенаправление ТІМ4

Альтернативная функция	TIM4_REMAP = 0	TIM4_REMAP = 1 ⁽¹⁾
TIM4_CH1	PB6	PD12
TIM4_CH2	PB7	PD13
TIM4_CH3	PB8	PD14
TIM4_CH4	PB9	PD15

^{1.} Возможно только в 100- и 144- контактных корпусах.

Таблица 44. Перенаправление TIM3

Альтернативная функция	TIM3_REMAP[1:0] = "00" (нет)	TIM3_REMAP[1:0] = "10" (частичное)	TIM3_REMAP[1:0] = "11" (полное) ⁽¹⁾
TIM3_CH1	PA6	PB4	PC6
TIM3_CH2	PA7	PB5	PC7
TIM3_CH3	PE	PC8	
TIM3_CH4	PE	PC9	

^{1.} Возможно только в 64-, 100- и 144- контактных корпусах.

Таблица 45. Перенаправление TIM2

Альтернативная функция	TIM2_REMAP [1:0] = "00" (нет)	TIM2_REMAP [1:0] = "01" (частичное)	TIM2_REMAP [1:0] = "10" (частичное) ⁽¹⁾	TIM2_REMAP [1:0] = "11" (полное) ⁽¹⁾
TIM2_CH1_ETR ⁽²⁾	PA0	PA15	PA0	PA15
TIM2_CH2	PA1	PB3	PA1	PB3
TIM2_CH3	PA2		PB	10
TIM2_CH4	PA3		PE	311

^{1.} Невозможно 36- контактных корпусах.

^{2.} TIM_CH1 и TIM_ETR стоят на одной ножке, но не могут использоваться одновременно (отсюда обозначение TIM2_CH1_ETR).

Таблица 46. Перенаправление ТІМ1

Альтернативная функция	TIM1_REMAP[1:0] = "00" (нет)	TIM1_REMAP[1:0] = "01" (частичное)	TIM1_REMAP[1:0] = "11" (полное) ⁽¹⁾	
TIM1_ETR	PA	12	PE7	
TIM1_CH1	P/	8	PE9	
TIM1_CH2	P/	49	PE11	
TIM1_CH3	PA	PA10		
TIM1_CH4	PA	PE14		
TIM1_BKIN	PB12 ⁽²⁾	PE15		
TIM1_CH1N	PB13	PE8		
TIM1_CH2N	PB14 ⁽²⁾ PB0		PE10	
TIM1_CH3N	PB15 ⁽²⁾	PB1	PE12	

⁽¹⁾ Возможно только в 100- и 144- контактных корпусах.

Таблица 47. Перенаправление ТІМ9(1)

Альтернативная функция	TIM9_REMAP = 0	TIM9_REMAP = 1
TIM9_CH1	PA2	PE5
TIM9_CH2	PA3	PE6

^{1.} См. Секцию 9.4.7.

Таблица 48. Перенаправление **ТІМ10**⁽¹⁾

Альтернативная функция	TIM10_REMAP = 0	TIM10_REMAP = 1
TIM11_CH1	PB8	PF6

^{1.} См. Секцию 9.4.7.

Таблица 49. Перенаправление **ТІМ11**⁽¹⁾

Альтернативная функция	TIM11_REMAP = 0	TIM11_REMAP = 1
TIM10_CH1	PB9	PF7

^{1.} См. Секцию 9.4.7.

Таблица 50. Перенаправление TIM13⁽¹⁾

Альтернативная функция	TIM13_REMAP = 0	TIM13_REMAP = 1
TIM13_CH1	PA6	PF8

^{1.} См. Секцию 9.4.7.

Таблица 51. Перенаправление TIM14⁽¹⁾

Альтернативная функция	TIM14_REMAP = 0	TIM14_REMAP = 1
TIM14_CH1	PA7	PF9

⁽²⁾ Невозможно 36- контактных корпусах.

9.3.8. Перенаправление USART

См. описание регистра AFIO MAPR.

Таблица 52. Перенаправление USART3

Альтернативная функция	USART3_REMAP[1:0] = "00" (нет)	USART3_REMAP[1:0] = "01" (частичное) ⁽¹⁾	USART3_REMAP[1:0] = "11" (полное)(2)
USART3_TX	PB10	PC10	PD8
USART3_RX	PB11	PC11	PD9
USART3_CK	PB12	PC12	PD10
USART3_CTS	PB13		PD11
USART3_RTS	PB14		PD12

⁽¹⁾ Возможно только в 640, 100- и 144- контактных корпусах.

Таблица 53. Перенаправление USART2

Альтернативная функция	USART2_REMAP = 0	USART2_REMAP = 1 ⁽¹⁾
USART2_CTS	PA0	PD3
USART2_RTS	PA1	PD4
USART2_TX	PA2	PD5
USART2_RX	PA3	PD6
USART2_CK	PA4	PD7

⁽¹⁾ Возможно только в 100- и 144- контактных корпусах.

Таблица 54. Перенаправление USART1

Альтернативная функция	USART1_REMAP = 0	USART1_REMAP = 1
USART1_TX	PA9	PB6
USART1_RX	PA10	PB7

9.3.9. Перенаправление I2C1

См. описание регистра AFIO MAPR.

Таблица 55. Перенаправление I2C1(1)

Альтернативная функция	I2C1_REMAP = 0	I2C1_REMAP = 1 ⁽¹⁾
I2C1_SCL	PB6	PB8
I2C1_SDA	PB7	PB9

⁽¹⁾ Возможно только в 36- контактных корпусах.

9.3.10. Перенаправление SPI1

См. описание регистра AFIO_MAPR.

Таблица 56. Перенаправление SPI1

Альтернативная функция	SPI1_REMAP = 0	SPI1_REMAP = 1
SPI1_NSS	PA4	PA15
SPI1_SCK	PA5	PB3
SPI1_MISO	PA6	PB4
SPI1_MOSI	PA7	PB5

⁽²⁾ Невозможно 100- и 144- контактных корпусах.

9.3.11. Перенаправление SPI3/I2S3

См. описание регистра AFIO MAPR.

Таблица 57. Перенаправление SPI3/I2S3

Альтернативная функция	SPI3_REMAP = 0	SPI3_REMAP = 1
SPI3_NSS / I2S3_WS	PA15	PA4
SPI3_SCK / I2S3_CK	PB3	PC10
SPI3_MISO	PB4	PC11
SPI3_MOSI / I2S3_SD	PB5	PC12

9.3.12. Перенаправление Ethernet

См. описание регистра AFIO MAPR.

Таблица 58. Перенаправление ЕТН

Альтернативная функция	ETH_REMAP = 0	ETH_REMAP = 1
RX_DV-CRS_DV	PA7	PD8
RXD0	PC4	PD9
RXD1	PC5	PD10
RXD2	PB0	PD11
RXD3	PB1	PD12

9.4. Регистры АГІО

NB: Для работы с регистрами AFIO_EVCR, AFIO_MAPR и AFIO_EXTICRX нужно сначала разрешить тактирование AFIO. См. *Секцию* 7.3.7. Доступен словами.

9.4.1. Регистр управления событием (AFIO_EVCR)

Смещение адреса: 0x00 По сбросу: 0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
			EVOE	I	PORT[2:0]	PIN[3:0]								
			nese	erved				rw							

– Биты 31:8Резерв, не трогать.

Бит 7
 EVOE: Разрешение вывода события.

Изменяется программно. подключение события EVENTOUT задаётся битами PORT[2:0] и PIN[3:0].

— Биты 6:4 **PORT[2:0]**: Выбор порта для EVENTOUT

Изменяется программно.

000: PA 001: PB 010: PC 011: PD 100: PE — Биты 3:0 **PIN[3:0]**: Выбор ножки (x=A..E)

Изменяется программно.

0000: Px0 0001: Px1 0010: Px2 0011: Px3

...

1111: Px15

9.4.2. Регистр картирования AF и отладки (AFIO_MAPR)

Смещение адреса: 0x04 По сбросу: 0x0000 0000

Устройства разной плотности

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
	F	Reserve	d			SWJ_ CFG[2:0]	F	Reserve	d	ADC2_E TRGREG _REMAP	ADC2_E TRGINJ_ REMAP	ADC1_E TRGREG _REMAP	ADC1_E TRGINJ_ REMAP	TIM5CH4 _IREMAP
					W	w	w				rw	rw	rw	rw	rw
15	15 14 13 12 11				10	9	8	7	6	5	4	3	2	1	0
PD01_ REMAP	D01_ CAN_REMAP TIM4_ TIM3			_	REMAP :0]	_	REMAP :0]	_	REMAP :0]		ART3_ 1AP[1:0]	USART2_ REMAP	USART1_ REMAP	I2C1_ REMAP	SPI1_ REMAP
rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw

– <u>Биты 31:27</u>
 Резерв, не трогать.

— <u>Биты 26:24</u> **SWJ_CFG[2:0]:** Конфигурация последовательной линии JTAG

Только запись. SWJ (Serial Wire JTAG) поддерживает доступ JTAG или SWD порта отладки. Состояние после сброса - SWJ ON без слежения. Так можно включать режим JTAG или SW посылкой определённой последовательности на ножку JTMS / JTCK.

000: Полный SWJ (JTAG-DP + SW-DP): Состояние Сброса

001: Полный SWJ (JTAG-DP + SW-DP) без NJTRST

010: JTAG-DP Выключен и SW-DP Включён

100: JTAG-DP Выключен и SW-DP Выключен

Другое: Без эффекта

LSI для калибровки.

- <u>Биты 23:21</u>
 Резерв, не трогать.
- <u>Бит 20</u> **ADC2_ETRGREG_REMAP**: Перенаправление триггера регулярного запуска ADC2 Изменяется программно. Если сброшен, то регулярный запуск ADC2 подключён к EXTI11, иначе внешнее событие запуска подключено к TIM8_TRGO.
- <u>Бит 19</u> **ADC2_ETRGINJ_REMAP:** Перенаправление триггера однократного запуска ADC2 Изменяется программно. Если сброшен, то однократный запуск ADC2 подключён к EXTI15, внешнее событие запуска подключено к TIM8_Channel4.
- <u>Бит 18</u> **ADC1_ETRGREG_REMAP**: Перенаправление триггера регулярного запуска ADC1 Изменяется программно. Если сброшен, то регулярный запуск ADC2 подключён к EXTI11, иначе внешнее событие запуска подключено к TIM8_TRGO.
- <u>Бит 17</u> **ADC1_ETRGINJ_REMAP:** Перенаправление триггера однократного запуска ADC1 Изменяется программно. Если сброшен, то однократный запуск ADC1 подключён к EXTI15, иначе внешнее событие запуска подключено к TIM8 Channel4.
- внешнее событие запуска подключено к TIM8_Channel4.

 <u>Бит 16</u> **TIM5CH4_IREMAP**: Перенаправление TIM5 канал 4
 Изменяется программно. Если сброшен, то TIM5_CH4 подключён к PA3, иначе к TIM5_CH4 подключён

NB: Этот бит доступен только в устройствах высокой плотности.

— <u>Бит 15</u> **PD01_REMAP:** Перенаправление PortD0/PortD1 на OSC_IN/OSC_OUT Изменяется программно. Если не используется генератор HSE (работает внутренний 8 MHz RC) PD0 и PD1 можно направить на OSC_IN и OSC_OUT. Доступно в 36-, 48- и 64-контактных корпусах (PD0 и PD1 существуют в 100- и 144-контактных корпусах).

0: PD0 и PD1 не перенаправляются

1: PD0 направляется на OSC_IN, PD1 направляется на OSC_OUT

— <u>Биты 14:13</u> **CAN_REMAP[1:0]:** Перенаправление CAN

Изменяется программно. Работает в устройствах с одним CAN интерфейсом.

00: CAN_RX направляется на PA11, CAN_TX направляется на PA12

01: Не используется

10: CAN_RX направляется на PB8, CAN_TX направляется на PB9 (не в 36-контактном корпусе)

11: CAN_RX направляется на PD0, CAN_TX направляется на PD1

— <u>Бит 12</u> **ТІМ4_REMAP:** Перенаправление ТІМ4

Изменяется программно.

0: Не переносится (ТІМ4_CH1/PB6, ТІМ4_CH2/PB7, ТІМ4_CH3/PB8, ТІМ4_CH4/PB9)

1: Полный перенос (TIM4_CH1/PD12, TIM4_CH2/PD13, TIM4_CH3/PD14, TIM4_CH4/PD15)

NB: TIM4_ETR на PE0 не переносится.

— <u>Биты 11:10</u> **ТІМ3_REMAP[1:0]**: Перенаправление ТІМ3

Изменяется программно. Переносит ТІМЗ каналы 1 до 4 на GPIO.

00: Не переносится (CH1/PA6, CH2/PA7, CH3/PB0, CH4/PB1)

01: Не используется

10: Частичный перенос (СН1/РВ4, СН2/РВ5, СН3/РВ0, СН4/РВ1)

11: Полный перенос (СН1/РС6, СН2/РС7, СН3/РС8, СН4/РС9)

NB: TIM3_ETR на PE0 не уходит.

— <u>Биты 9:8</u> ТІМ2_REMAP[1:0]: Перенаправление ТІМ2

Изменяется программно. Переносит TIM2 каналы 1 до 4 и внешний запуск (ETR) на GPIO.

00: Не переносится (CH1/ETR/PA0, CH2/PA1, CH3/PA2, CH4/PA3)

01: Частичный перенос (CH1/ETR/PA15, CH2/PB3, CH3/PA2, CH4/PA3)

10: Частичный перенос (СН1/ЕТR/РА0, СН2/РА1, СН3/РВ10, СН4/РВ11)

11: Полный перенос (CH1/ETR/PA15, CH2/PB3, CH3/PB10, CH4/PB11)

— <u>Биты 7:6</u> **ТІМ1_REMAP[1:0]:** Перенаправление ТІМ1

Изменяется программно. Переносит ТІМ1 каналы 1 до 4, 1N до 3N, внешний запуск (ETR) и вход Break (BKIN) на GPIO.

- 00: Не переносится (ETR/PA12, CH1/PA8, CH2/PA9, CH3/PA10, CH4/PA11, BKIN/PB12, CH1N/PB13, CH2N/PB14, CH3N/PB15)
- 01: Частичный перенос (ETR/PA12, CH1/PA8, CH2/PA9, CH3/PA10, CH4/PA11, BKIN/PA6, CH1N/PA7, CH2N/PB0, CH3N/PB1)
- 10: Не используется
- 11: Полный перенос (ETR/PE7, CH1/PE9, CH2/PE11, CH3/PE13, CH4/PE14, BKIN/PE15, CH1N/PE8, CH2N/PE10, CH3N/PE12)
- <u>Биты 5:4</u> **USART3_REMAP[1:0]**: Перенаправление USART3

Изменяется программно. Переносит USART3 CTS, RTS, CK, TX и RX на GPIO.

00: Не переносится (ТХ/РВ10, RX/РВ11, СК/РВ12, CTS/РВ13, RTS/РВ14)

01: Частичный перенос (TX/PC10, RX/PC11, CK/PC12, CTS/PB13, RTS/PB14)

10: Не используется

11: Полный перенос (TX/PD8, RX/PD9, CK/PD10, CTS/PD11, RTS/PD12)

– Бит 3
 USART2_REMAP: Перенаправление USART2

Изменяется программно. Переносит USART2 CTS, RTS,CK,TX и RX на GPIO.

0: Не переносится (CTS/PA0, RTS/PA1, TX/PA2, RX/PA3, CK/PA4)

1: Переносится (CTS/PD3, RTS/PD4, TX/PD5, RX/PD6, CK/PD7)

– <u>Бит 2</u> USART1_REMAP: Перенаправление USART1

Изменяется программно. Переносит USART1 TX и RX на GPIO.

0: Не переносится (ТХ/РА9, RX/РА10)

1: Переносится (ТХ/РВ6, RХ/РВ7)

— <u>Бит 1</u> **I2C1_REMAP**: Перенаправление I2C1

Изменяется программно. Переносит I2C1 SCL и SDA на GPIO.

0: Не переносится (SCL/PB6, SDA/PB7)

1: Переносится (SCL/PB8, SDA/PB9)

– <u>Бит 0</u>SPI1_REMAP: Перенаправление SPI1

Изменяется программно. Переносит SPI1 NSS, SCK, MISO, MOSI на GPIO.

- 0: Не переносится (NSS/PA4, SCK/PA5, MISO/PA6, MOSI/PA7)
- 1: Переносится (NSS/PA15, SCK/PB3, MISO/PB4, MOSI/PB5)

Сетевые устройства

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Res.	PTP_P PS_RE MAP	TIM2IT R1_ IREMA P	SPI3_ REMA P	Res.		SWJ_ CFG[2:0]		MII_R MII_SE L	CAN2_ REMA P	ETH_R EMAP		Reserved			TIM5C H4_IRE MAP
	rw	rw	rw		W	W	W	rw	rw	rw				rw	
15	14	13	12	11	10	9	8	7	6	5	4	3 2			0
PD01_ REMA P		REMAP :0]	TIM4_ REMA P	TIM3_F [1:		TIM2_F [1:			REMAP [0]		ART3_ USART2 USAI		USART1 REMAP	I2C1_ REMA P	SPI1_ REMA P
rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw

– Бит 31
 Резерв, не трогать.

— <u>Бит 30</u> **PTP_PPS_REMAP:** Перенаправление Ethernet PTP PPS

Изменяется программно. Переносит Ethernet MAC PPS_PTS на PB5.

0: PTP_PPS не уходит на PB5.

1: PTP_PPS уходит на PB5.

NB: Только в сетевых устройствах.

— <u>Бит 29</u> **ТІМ2ІТR1_ІRЕМАР:** Перенаправление внутреннего триггера 1 ТІМ2

Изменяется программно.

0: Внутренне соединяет TIM2_ITR1 на Ethernet PTP для калибровки.

1: Внутренне соединяет USB OTG SOF (Start of Frame) на TIM2_ITR1 для калибровки.

NB: Только в сетевых устройствах.

— Бит 28 SPI3_REMAP: Перенаправление SPI3/I2S3

Изменяется программно. Переносит SPI3_NSS/I2S3_WS, SPI3_SCK/I2S3_CK, SPI3_MISO, SPI3_MOSI/I2S3_SD на GPIO.

- 0: Не переносит (SPI_NSS-I2S3_WS/PA15, SPI3_SCK-I2S3_CK/PB3, SPI3_MISO/PB4, SPI3_MOSI-I2S3_SD/PB5)
- 1: Переносит (SPI3_NSS-I2S3_WS/PA4, SPI3_SCK-I2S3_CK/PC10, SPI3_MISO/PC11, SPI3_MOSI-I2S3_SD/PC12)

NB: Только в сетевых устройствах.

– <u>Бит 27</u>
 Резерв, не трогать.

— <u>Биты 26:24</u> **SWJ_CFG[2:0]:** Конфигурация последовательной линии JTAG

Только запись. SWJ (Serial Wire JTAG) поддерживает доступ JTAG или SWD порта отладки. Состояние после сброса - SWJ ON без слежения. Так можно включать режим JTAG или SW посылкой определённой последовательности на ножку JTMS / JTCK.

000: Полный SWJ (JTAG-DP + SW-DP): Состояние Сброса

001: Полный SWJ (JTAG-DP + SW-DP) без NJTRST

010: JTAG-DP Выключен и SW-DP Включён

100: JTAG-DP Выключен и SW-DP Выключен

Другое: Без эффекта

— <u>Бит 23</u> **MII_RMII_SEL**: Выбор MII или RMII

Изменяется программно.

0: Подключает Ethernet MAC к MII PHY

1: Подключает Ethernet MAC к RMII PHY

NB: Только в сетевых устройствах.

— Бит 22 CAN2_REMAP: Перенаправление CAN2 I/O

Изменяется программно. Перенаправляет ножки CAN2_TX и CAN2_RX.

0: Не переносит (CAN2_RX/PB12, CAN2_TX/PB13)

1: Переносит (CAN2_RX/PB5, CAN2_TX/PB6)

NB: Только в сетевых устройствах.

— <u>Бит 21</u> **ETH_REMAP**: Перенаправление EthernetMAC I/O

Изменяется программно. Подключает Ethernet MAC I/O к PHY.

- 0: Не переносит (RX_DV-CRS_DV/PA7, RXD0/PC4, RXD1/PC5, RXD2/PB0, RXD3/PB1)
- 1: Переносит (RX_DV-CRS_DV/PD8, RXD0/PD9, RXD1/PD10, RXD2/PD11, RXD3/PD12)

NB: Только в сетевых устройствах.

– <u>Биты 20:17</u>
 Резерв, не трогать.

— <u>Бит 16</u> **ТІМ5СН4_ІRЕМАР**: Перенаправление ТІМ5 канал 4

Изменяется программно. Если сброшен, то TIM5_CH4 подключён к PA3, иначе к TIM5_CH4 подключён LSI для калибровки.

— <u>Бит 15</u> **PD01_REMAP**: Перенаправление PortD0/PortD1 на OSC_IN/OSC_OUT

Изменяется программно. Если не используется генератор HSE (работает внутренний 8 MHz RC) PD0 и PD1 можно направить на OSC_IN и OSC_OUT. Доступно в 36-, 48- и 64-контактных корпусах (PD0 и PD1 существуют в 100- и 144-контактных корпусах).

- 0: PD0 и PD1 не перенаправляются
- 1: PD0 направляется на OSC_IN, PD1 направляется на OSC_OUT
- <u>Биты 14:13</u> **CAN1_REMAP[1:0]:** Перенаправление CAN1

Изменяется программно.

- 00: CAN1_RX направляется на PA11, CAN_TX направляется на PA12
- 01: Не используется
- 10: CAN1_RX направляется на PB8, CAN_TX направляется на PB9 (не в 36-контактном корпусе)
- 11: CAN1_RX направляется на PD0, CAN_TX направляется на PD1
- <u>Бит 12</u> **ТІМ4_REMAP:** Перенаправление ТІМ4

Изменяется программно.

- 0: He переносится (TIM4_CH1/PB6, TIM4_CH2/PB7, TIM4_CH3/PB8, TIM4_CH4/PB9)
- 1: Полный перенос (TIM4_CH1/PD12, TIM4_CH2/PD13, TIM4_CH3/PD14, TIM4_CH4/PD15)

NB: TIM4_ETR на PE0 не переносится.

— <u>Биты 11:10</u> **ТІМ3_REMAP[1:0]**: Перенаправление ТІМ3

Изменяется программно. Переносит ТІМЗ каналы 1 до 4 на GPIO.

- 00: Не переносится (CH1/PA6, CH2/PA7, CH3/PB0, CH4/PB1)
- 01: Не используется
- 10: Частичный перенос (СН1/РВ4, СН2/РВ5, СН3/РВ0, СН4/РВ1)
- 11: Полный перенос (СН1/РС6, СН2/РС7, СН3/РС8, СН4/РС9)

NB: TIM3_ETR на PE0 не уходит.

— <u>Биты 9:8</u> **ТІМ2_REMAP[1:0]**: Перенаправление ТІМ2

Изменяется программно. Переносит TIM2 каналы 1 до 4 и внешний запуск (ETR) на GPIO.

- 00: Не переносится (CH1/ETR/PA0, CH2/PA1, CH3/PA2, CH4/PA3)
- 01: Частичный перенос (СН1/ЕТR/РА15, СН2/РВ3, СН3/РА2, СН4/РА3)
- 10: Частичный перенос (CH1/ETR/PA0, CH2/PA1, CH3/PB10, CH4/PB11)
- 11: Полный перенос (CH1/ETR/PA15, CH2/PB3, CH3/PB10, CH4/PB11)
- <u>Биты 7:6</u> **ТІМ1_REMAP[1:0]:** Перенаправление ТІМ1

Изменяется программно. Переносит ТІМ1 каналы 1 до 4, 1N до 3N, внешний запуск (ETR) и вход Break (BKIN) на GPIO.

- 00: Не переносится (ETR/PA12, CH1/PA8, CH2/PA9, CH3/PA10, CH4/PA11, BKIN/PB12, CH1N/PB13, CH2N/PB14, CH3N/PB15)
- 01: Частичный перенос (ETR/PA12, CH1/PA8, CH2/PA9, CH3/PA10, CH4/PA11, BKIN/PA6, CH1N/PA7, CH2N/PB0, CH3N/PB1)
- 10: Не используется
- 11: Полный перенос (ETR/PE7, CH1/PE9, CH2/PE11, CH3/PE13, CH4/PE14, BKIN/PE15, CH1N/PE8, CH2N/PE10, CH3N/PE12)
- <u>Биты 5:4</u>
 USART3_REMAP[1:0]: Перенаправление USART3

Изменяется программно. Переносит USART3 CTS, RTS,CK,TX и RX на GPIO.

- 00: Не переносится (ТХ/РВ10, RX/РВ11, СК/РВ12, CTS/РВ13, RTS/РВ14)
- 01: Частичный перенос (TX/PC10, RX/PC11, CK/PC12, CTS/PB13, RTS/PB14)
- 10: Не используется
- 11: Полный перенос (TX/PD8, RX/PD9, CK/PD10, CTS/PD11, RTS/PD12)
- <u>Бит 3</u> USART2_REMAP: Перенаправление USART2

Изменяется программно. Переносит USART2 CTS, RTS, CK, TX и RX на GPIO.

- 0: Не переносится (CTS/PA0, RTS/PA1, TX/PA2, RX/PA3, CK/PA4)
- 1: Переносится (CTS/PD3, RTS/PD4, TX/PD5, RX/PD6, CK/PD7)
- <u>Бит 2</u> **USART1 REMAP**: Перенаправление USART1

Изменяется программно. Переносит USART1 TX и RX на GPIO.

- 0: Не переносится (ТХ/РА9, RX/РА10)
- 1: Переносится (ТХ/РВ6, RХ/РВ7)

— <u>Бит 1</u> **I2C1_REMAP**: Перенаправление I2C1

Изменяется программно. Переносит I2C1 SCL и SDA на GPIO.

0: Не переносится (SCL/PB6, SDA/PB7) 1: Переносится (SCL/PB8, SDA/PB9)

— <u>Бит 0</u> **SPI1_REMAP:** Перенаправление SPI1

Изменяется программно. Переносит SPI1 NSS, SCK, MISO, MOSI на GPIO.

0: Не переносится (NSS/PA4, SCK/PA5, MISO/PA6, MOSI/PA7) 1: Переносится (NSS/PA15, SCK/PB3, MISO/PB4, MOSI/PB5)

9.4.3. Регистр 1 конфигурации внешнего прерывания (AFIO_EXTICR1)

Смещение адреса: 0x08 По сбросу: 0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
							Rese	erved							
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
	EXTI3[3:0]				EXTI	2[3:0]			EXTI	1[3:0]			EXTI	0[3:0]	
rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw

— <u>Биты 31:16</u>

Резерв, не трогать.

— Биты 15:0

EXTIx[3:0]: Конфигурация EXTI x (x= 0 до 3)

Программно выбирает источник внешнего прерывания EXTIx. См. Секцию 10.2.5.

0000: PA[x] 0001: PB[x] 0010: PC[x] 0011: PD[x] 0100: PE[x] 0101: PF[x] 0110: PG[x]

9.4.4. Регистр 2 конфигурации внешнего прерывания (AFIO_EXTICR2)

Смещение адреса: 0x0C По сбросу: 0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
	EXTI7[3:0]				EXTI	6[3:0]			EXTI	5[3:0]			EXT	4[3:0]	
rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw

— Биты 31:16

Резерв, не трогать.

— Биты 15:0

EXTIx[3:0]: Конфигурация EXTI x (x= 4 to 7)

Программно выбирает источник внешнего прерывания EXTIx.

0000: PA[x] 0001: PB[x] 0010: PC[x] 0011: PD[x] 0100: PE[x] 0101: PF[x] 0110: PG[x]

9.4.5. Регистр 3 конфигурации внешнего прерывания (AFIO EXTICR3)

Смещение адреса: 0x10 По сбросу: 0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
	Reserved														
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
	EXTI11[3:0]				EXTI1	0[3:0]			EXTI	9[3:0]			EXTI	8[3:0]	
rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw

— Биты 31:16

Резерв, не трогать.

— Биты 15:0

EXTIx[3:0]: Конфигурация EXTI x (x= 8 to 11)

Программно выбирает источник внешнего прерывания EXTIx.

0000: PA[x] 0001: PB[x] 0010: PC[x] 0011: PD[x] 0100: PE[x] 0101: PF[x] 0110: PG[x]

9.4.6. Регистр 4 конфигурации внешнего прерывания (AFIO_EXTICR4)

Смещение адреса: 0x14 По сбросу: 0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
							Rese	erved							
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
	EXTI15[3:0]				EXTI1	4[3:0]			EXTI1	3[3:0]			EXTI1	12[3:0]	
rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw

— Биты 31:16

Резерв, не трогать.

— Биты 15:0

EXTIx[3:0]: Конфигурация EXTI x (x= 12 to 15)

Программно выбирает источник внешнего прерывания EXTIx.

0000: PA[x] 0001: PB[x] 0010: PC[x] 0011: PD[x] 0100: PE[x] 0101: PF[x] 0110: PG[x]

9.4.7. Регистр 2 картирования АF и отладки (AFIO_MAPR2)

Смещение адреса: 0x1C По сбросу: 0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
							Res	erved							
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
		Reserved			FSM C_NA DV	TIM14_ REMA P	TIM13_ REMA P	TIM11_ REMA P	TIM10_ REMA P	TIM9_ REMA P		ı	Reserved		

— <u>Биты 31:11</u> Р

Резерв, не трогать.

— <u>Бит 10</u>

FSMC_NADV: Подключение NADV

Программно управляет необязательным сигналом FSMC_NADV.

0: NADV подключён к выходу (по умолчанию)

1: NADV не подключён. Ножка I/O свободна.

— <u>Бит 9</u> **ТІМ14_REMAP:** Перенаправление ТІМ14

Программно посылает TIM14_CH1 на GPIO

0: Не послал (PA7) 1: Послал (PF9) — <u>Бит 8</u> ТІМ13_REMAP: Перенаправление ТІМ13

Программно посылает TIM13_CH1 на GPIO

0: Не послал (РА6)

1: Послал (РF8)

— <u>Бит 7</u> **ТІМ11_REMAP:** Перенаправление ТІМ11

Программно посылает TIM11_CH1 на GPIO

0: Не послал (РВ9)

1: Послал (РF7)

— <u>Бит 6</u> **ТІМ10_REMAP:** Перенаправление ТІМ10

Программно посылает TIM10_CH1 на GPIO

0: Не послал (РВ8)

1: Послал (РF6)

— <u>Бит 5</u> **ТІМ9_REMAP:** Перенаправление ТІМ9

Программно посылает TIM9_CH1 и TIM9_CH2 на GPIO

0: Не послал (TIM9_CH1 на PA2 и TIM9_CH2 на PA3)

1: Послал (TIM9_CH1 на PE5 и TIM9_CH2 на PE6)

– <u>Биты 4:0</u>
 Резерв, не трогать.

9.5. Карта регистров GPIO и AFIO

Таблица 59. GPIO

E1 0 [1:0]	MODE 0 [1:0]					
01001						
~ ~ ~ .	0 0					
MOD CNF E9 8 [1:0] [1:0]	MODE 8 [1:0]					
0 0 0 1	0 0					
IDRy						
0 0 0 0	0 0					
ODRy						
0 0 0 0	0 0					
BSR[15:0]						
0 0 0 0	0 0					
LCK[15:0]						
0 0 0 0	0 0					

Таблица 60. Карта регистров AFIO

0x00	AFIO_EVCR	Reserved PORT[2: 0] PIN[3:0
	Reset value	
0x04	AFIO_MAPR low-, medium-, high- and XL- density devices	SWJ_CFG[2] SWJ_CFG[1] SWJ_CFG[1] SWJ_CFG[1] SWJ_CFG[1] SWJ_CFG[1] SWJ_CFG[1] SWJ_CFG[1] SWJ_CFG[1] SWJ_CFG[2]
	Reset value	0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0
0x04	AFIO_MAPR connectivity line devices	Reserved PTP_PPS_REMAP SPI3_REMAP SPI3_REMAP Reserved SWJ_CFG[2] SWJ_CFG[2] SWJ_CFG[1] SWJ_CFG[0] MII_RMII_SEL CAN2_REMAP ETH_REMAP PD01_REMAP PD01_REMAP CAN1_REMPAP[0] TIM3_REMPAP[1] TIM3_REMPAP[1] TIM3_REMPAP[1] TIM3_REMPAP[1] TIM4_REMPAP[1] TIM2_REMPAP[1] TIM4_REMPAP[1] TIM4_REMPAP[1] TIM2_REMPAP[1] TIM1_REMPAP[1] USART3_REMAP[1] USART3_REMAP[1] USART3_REMAP[1] USART3_REMAP[1] USART1_REMAP[1]
	Reset value	
0x04	AFIO_MAPR	DSARTZ_REMAP TIM2_REMAP TIM3_REMAP[1:0] TIM4_REMAP TIM2_REMAP[1:0] TIM1_REMAP[1:0] USART2_REMAP USART1_REMAP USART1_REMAP USART1_REMAP USART1_REMAP USART1_REMAP
	Reset value	
0x08	AFIO_EXTICR1	Reserved EXTI3[3:0] EXTI2[3:0] EXTI1[3:0] EXTI0[3:0]
	Reset value	
0x0C	AFIO_EXTICR2	Reserved EXTI7[3:0] EXTI6[3:0] EXTI5[3:0] EXTI4[3:0]
	Reset value	
0x10	AFIO_EXTICR3	Reserved EXTI11[3:0] EXTI10[3:0] EXTI9[3:0] EXTI8[3:0]
	Reset value	
0x14	AFIO_EXTICR4	Reserved EXTI15[3:0] EXTI14[3:0] EXTI13[3:0] EXTI12[3:0]
	Reset value	
0x1C	AFIO_MAPR 2	FSMC_NADV TIM14_REMAP TIM11_REMAP TIM10_REMAP TIM19_REMAP
	Reset value	
0x1C	AFIO_MAPR2	MISC_REMAP TIM67_DAC_DMA_REMAP FSMC_NADV TIM14_REMAP TIM13_REMAP TIM13_REMAP TIM13_REMAP TIM14_REMAP TIM14_REMAP TIM14_REMAP TIM14_REMAP TIM16_REMAP TIM16_REMAP
	Reset value	

10. Прерывания и события

10.1. Контроллер вложенных прерываний (NVIC)

Свойства

- 68 прерываний (не включая 16 линий Cortex®-M3)
- 16 программируемых уровней приоритета (4 бита)
- Низкая задержка
- Управление питанием
- Регистры управления

NVIC и ядро тесно связаны, отсюда низкая задержка и обработка запоздавших прерываний.

Все прерывания и исключения в системе обрабатываются именно NVIC.

10.1.1. Регистр калибровки SysTick

Содержит число 9000, что даёт опорную базу 1 ms c SysTick, установленным на 9 MHz (HCLK/8).

10.1.2. Векторы прерываний и исключений

Таблица 61. Сетевые устройства

Nº	Pri	Тип приор.	Имя	Описание прерывания	Адрес
_	_	1	_	Резерв	0x0000_0000
_	-3	фикс.	Сброс	Сброс	0x0000_0004
_	-2	фикс.	NMI	Не маскируемое прерывание. Здесь же и CSS	0x0000_0008
_	-1	фикс.	HardFault	Все классы сбоев	0x0000_000C
_	0	устан.	MemManage	Управление памятью	0x0000_0010
_	1	устан.	BusFault	Сбой предвыборки и доступа к памяти	0x0000_0014
_	2	устан.	UsageFault	Неопределённая команда или недопустимое состояние	0x0000_0018
_	_	_	_	Резерв	0x0000_001C - 0x0000_002B
_	3	устан.	SVCall	Вызов Супервизора	0x0000_002C
_	4	устан.	Debug Monitor	Монитор отладка	0x0000_0030
_	_	_	_	Резерв	0x0000_0034
_	5	устан.	PendSV	Задерживаемый запрос системы	0x0000_0038
_	6	устан.	SysTick	Системный таймер	0x0000_003C
0	7	устан.	WWDG	Оконный сторожевой таймер	0x0000_0040
1	8	устан.	PVD	PVD через EXTI Line детектор	0x0000_0044
2	9	устан.	TAMPER	Вмешательство	0x0000_0048
3	10	устан.	RTC	Глобальное прерывание RTC	0x0000_004C
4	11	устан.	FLASH	Глобальное прерывание FLASH	0x0000_0050
5	12	устан.	RCC	Глобальное прерывание RCC	0x0000_0054
6	13	устан.	EXTI0	EXTI Line0	0x0000_0058

Nº	Pri	Тип приор.	Имя	Описание прерывания	Адрес
7	14	устан.	EXTI1	EXTI Line1	0x0000_005C
8	15	устан.	EXTI2	EXTI Line2	0x0000_0060
9	16	устан.	EXTI3	EXTI Line3	0x0000_0064
10	17	устан.	EXTI4	EXTI Line4	0x0000_0068
11	18	устан.	DMA1_Channel1	Глобальное прерывание DMA1_Channel1	0x0000_006C
12	19	устан.	DMA1_Channel2	Глобальное прерывание DMA1_Channel2	0x0000_0070
13	20	устан.	DMA1_Channel3	Глобальное прерывание DMA1_Channel3	0x0000_0074
14	21	устан.	DMA1_Channel4	Глобальное прерывание DMA1_Channel4	0x0000_0078
15	22	устан.	DMA1_Channel5	Глобальное прерывание DMA1_Channel5	0x0000_007C
16	23	устан.	DMA1_Channel6	Глобальное прерывание DMA1_Channel6	0x0000_0080
17	24	устан.	DMA1_Channel7	Глобальное прерывание DMA1_Channel7	0x0000_0084
18	25	устан.	ADC1_2	Глобальное прерывание ADC1 and ADC2	0x0000_0088
19	26	устан.	CAN1_TX	Прерывания CAN1_TX	0x0000_008C
20	27	устан.	CAN1_RX0	Прерывания CAN1_RX0	0x0000_0090
21	28	устан.	CAN1_RX1	Прерывание CAN1_RX1	0x0000_0094
22	29	устан.	CAN1_SCE	Прерывание CAN1_SCE	0x0000_0098
23	30	устан.	EXTI9_5	Прерывания EXTI Line[9:5]	0x0000_009C
24	31	устан.	TIM1_BRK	Прерывание TIM1_BRK	0x0000_00A0
25	32	устан.	TIM1_UP	Прерывание TIM1_UP	0x0000_00A4
26	33	устан.	TIM1_TRG_COM	Прерывание TIM1 Trigger and Commutation	0x0000_00A8
27	34	устан.	TIM1_CC	Прерывание TIM1 Capture Compare	0x0000_00AC
28	35	устан.	TIM2	Глобальное прерывание TIM2	0x0000_00B0
29	36	устан.	TIM3	Глобальное прерывание TIM3	0x0000_00B4
30	37	устан.	TIM4	Глобальное прерывание TIM4	0x0000_00B8
31	38	устан.	I2C1_EV	Событие I ² C1	0x0000_00BC
32	39	устан.	I2C1_ER	Прерывание ошибки I ² C1	0x0000_00C0
33	40	устан.	I2C2_EV	Событие I ² C2	0x0000_00C4
34	41	устан.	I2C2_ER	Прерывание ошибки I ² C2	0x0000_00C8
35	42	устан.	SPI1	Глобальное прерывание SPI1	0x0000_00CC
36	43	устан.	SPI2	Глобальное прерывание SPI2	0x0000_00D0
37	44	устан.	USART1	Глобальное прерывание USART1	0x0000_00D4
38	45	устан.	USART2	Глобальное прерывание USART2	0x0000_00D8
39	46	устан.	USART3	Глобальное прерывание USART3	0x0000_00DC
40	47	устан.	EXTI15_10	Прерывания EXTI Line[15:10]	0x0000_00E0

Nº	Pri	Тип приор.	Имя	Описание прерывания	Адрес
41	48	устан.	RTCAlarm	Прерывание RTC alarm через EXTI	0x0000_00E4
42	49	устан.	OTG_FS_WKUP	Прерывание USB On-The-Go FS Wakeup через EXTI line	0x0000_00E8
_	_	_	_	Резерв	0x0000_00EC - 0x0000_0104
50	57	устан.	TIM5	Глобальное прерывание TIM5	0x0000_0108
51	58	устан.	SPI3	Глобальное прерывание SPI3	0x0000_010C
52	59	устан.	UART4	Глобальное прерывание UART4	0x0000_0110
53	60	устан.	UART5	Глобальное прерывание UART5	0x0000_0114
54	61	устан.	TIM6	Глобальное прерывание TIM6	0x0000_0118
55	62	устан.	TIM7	Глобальное прерывание TIM7	0x0000_011C
56	63	устан.	DMA2_Channel1	Глобальное прерывание DMA2_Channel1	0x0000_0120
57	64	устан.	DMA2_Channel2	Глобальное прерывание DMA2_Channel2	0x0000_0124
58	65	устан.	DMA2_Channel3	Глобальное прерывание DMA2_Channel3	0x0000_0128
59	66	устан.	DMA2_Channel4	Глобальное прерывание DMA2_Channel4	0x0000_012C
60	67	устан.	DMA2_Channel5	Глобальное прерывание DMA2_Channel5	0x0000_0130
61	68	устан.	ETH	Глобальное прерывание Ethernet	0x0000_0134
62	69	устан.	ETH_WKUP	Прерывание Ethernet Wakeup через EXTI line	0x0000_0138
63	70	устан.	CAN2_TX	Прерывания CAN2_TX	0x0000_013C
64	71	устан.	CAN2_RX0	Прерывания CAN2_RX0	0x0000_0140
65	72	устан.	CAN2_RX1	Прерывания CAN2_RX1	0x0000_0144
66	73	устан.	CAN2_SCE	Прерывание CAN2_SCE	0x0000_0148
67	74	устан.	OTG_FS	Глобальное прерывание USB On The Go FS	0x0000_014C

Таблица 62. Устройства XL-плотности

Nº	Pri	Тип приор.	Имя	Описание прерывания	Адрес
_	_	_	_	Резерв	0x0000_0000
_	-3	фикс.	Сброс	Сброс	0x0000_0004
_	-2	фикс.	NMI	Не маскируемое прерывание. Здесь же и CSS	0x0000_0008
_	-1	фикс.	HardFault	Все классы сбоев	0x0000_000C
_	0	устан.	MemManage	Управление памятью	0x0000_0010
_	1	устан.	BusFault	Сбой предвыборки и доступа к памяти	0x0000_0014
_	2	устан.	UsageFault	Неопределённая команда или недопустимое состояние	0x0000_0018
_	_	_	_	Резерв	0x0000_001C - 0x0000_002B
_	3	устан.	SVCall	Вызов Супервизора	0x0000_002C

	Nº	Pri	Тип приор.	Имя	Описание прерывания	108 Адрес
— 5 устан. PendSV Задерживаемый запрос системы 0 x0000_003 — 6 устан. SysTick Системный таймер 0 x0000_003 0 7 устан. WWDG Оконный сторожевой таймер 0 x0000_004 1 8 устан. PVD PVD через EXTI Line детектор 0 x0000_004 2 9 устан. TAMPER Вмешательство 0 x0000_004 3 10 устан. RTC Глобальное прерывание RTC 0 x0000_004 4 11 устан. RCC Глобальное прерывание RCC 0 x0000_006 5 12 устан. RCC Глобальное прерывание RCC 0 x0000_006 6 13 устан. EXTI EXTI Line0 0 x0000_006 7 14 устан. EXTI2 EXTI Line2 0 x0000_006 9 16 устан. EXTI3 EXTI Line3 0 x0000_006 10 17 устан. DMA1_Channel1 Глобальное прерывание DMA1_Channel1 0 x0000_006	_	4	устан.	Debug Monitor	Монитор отладка	0x0000_0030
— 6 Устан. SysTick Системный таймер 0 x0000_003 0 7 устан. WWDG Оконный сторожевой таймер 0 x0000_004 1 8 устан. PVD PVD череа EXTI Line детектор 0 x0000_004 2 9 устан. TAMPER Вмешательство 0 x0000_004 3 10 устан. RTC Глобальное прерывание RTC 0 x0000_006 4 11 устан. RCC Глобальное прерывание RCC 0 x0000_006 5 12 устан. RCC Глобальное прерывание RCC 0 x0000_006 6 13 устан. EXTI EXTI Line0 0 x0000_006 7 14 устан. EXTI2 EXTI Line2 0 x0000_006 9 16 устан. EXTI3 EXTI Line3 0 x0000_006 10 17 устан. EXTI4 EXTI Line4 0 x0000_006 11 18 устан. DMA1_Channel1 Глобальное прерывание DMA1_Channel1 0 x0000_006	_	_	_	_	Резерв	0x0000_0034
0 7 устан. WWDG Оконный сторожевой таймер 0x0000_004 1 8 устан. PVD PVD через EXTI Line детектор 0x0000_004 2 9 устан. RTC Глобальное прерывание RTC 0x0000_004 4 11 устан. FLASH Глобальное прерывание FLASH 0x0000_006 5 12 устан. RCC Глобальное прерывание FLASH 0x0000_006 6 13 устан. EXTI EXTI EXTI Line0 0x0000_006 7 14 устан. EXTI EXTI EXTI Line1 0x0000_006 8 15 устан. EXTI EXTI EXTI Line2 0x0000_006 9 16 устан. EXTI EXTI EXTI Line3 0x0000_006 10 17 устан. DMA1_Channel1 Глобальное прерывание DMA1_Channel1 0x0000_006 11 18 устан. DMA1_Channel2 Глобальное прерывание DMA1_Channel3 0x0000_006 12 19 устан. DMA1_Channel5	_	5	устан.	PendSV	Задерживаемый запрос системы	0x0000_0038
1 8 устан. PVD PVD через EXTI Line детектор 0x0000_004 2 9 устан. TAMPER Вмешательство 0x0000_004 3 10 устан. RTC Глобальное прерывание RTC 0x0000_004 4 11 устан. FLASH Глобальное прерывание FLASH 0x0000_005 5 12 устан. EXTI EXTI Line0 0x0000_005 6 13 устан. EXTI EXTI Line0 0x0000_005 7 14 устан. EXTI2 EXTI Line2 0x0000_006 8 15 устан. EXTI2 EXTI Line3 0x0000_006 9 16 устан. EXTI3 EXTI Line3 0x0000_006 10 17 устан. EXTI4 EXTI Line4 0x0000_006 11 18 устан. EXTI4 EXTI Line4 0x0000_006 12 19 устан. DMA1_Channel1 Глобальное прерывание DMA1_Channel1 0x0000_006 12	_	6	устан.	SysTick	Системный таймер	0x0000_003C
2 9 устан. ТАМРЕR Вмешательство 0x0000_004 3 10 устан. RTC Глобальное прерывание RTC 0x0000_004 4 11 устан. FLASH Глобальное прерывание FLASH 0x0000_005 5 12 устан. RCC Глобальное прерывание RCC 0x0000_005 6 13 устан. EXTI0 EXTI Line0 0x0000_005 7 14 устан. EXTI1 EXTI Line1 0x0000_006 8 15 устан. EXTI2 EXTI Line2 0x0000_006 9 16 устан. EXTI3 EXTI Line3 0x0000_006 10 17 ycran. EXTI4 EXTI Line4 0x0000_006 11 18 ycran. DMA1_Channel1 Глобальное прерывание DMA1_Channel1 0x0000_006 12 19 ycran. DMA1_Channel3 Глобальное прерывание DMA1_Channel6 0x0000_006 13 20 ycran. DMA1_Channel6 Глобальное прерывание DMA1_Channel6	0	7	устан.	WWDG	Оконный сторожевой таймер	0x0000_0040
3 10 устан. RTC Глобальное прерывание RTC 0x0000_004 4 11 устан. FLASH Глобальное прерывание FLASH 0x0000_005 5 12 устан. RCC Глобальное прерывание RCC 0x0000_005 6 13 устан. EXTIO EXTI Line0 0x0000_005 7 14 устан. EXTI1 EXTI Line1 0x0000_006 8 15 устан. EXTI2 EXTI Line2 0x0000_006 9 16 устан. EXTI4 EXTI Line3 0x0000_006 10 17 устан. DMA1_Channel1 Глобальное прерывание DMA1_Channel1 0x0000_006 11 18 устан. DMA1_Channel2 Глобальное прерывание DMA1_Channel3 0x0000_006 12 19 устан. DMA1_Channel3 Глобальное прерывание DMA1_Channel4 0x0000_007 14 21 устан. DMA1_Channel6 Глобальное прерывание DMA1_Channel6 0x0000_008 15 22 устан. DMA1_Cha	1	8	устан.	PVD	PVD через EXTI Line детектор	0x0000_0044
4 11 устан. FLASH Глобальное прерывание FLASH 0x0000_005 5 12 устан. RCC Глобальное прерывание RCC 0x0000_005 6 13 устан. EXTIO EXTI Line0 0x0000_005 7 14 устан. EXTI1 EXTI Line1 0x0000_006 8 15 устан. EXTI2 EXTI Line2 0x0000_006 9 16 устан. EXTI3 EXTIL Line3 0x0000_006 10 17 устан. DMA1_Channel1 Глобальное прерывание DMA1_Channel1 0x0000_006 11 18 устан. DMA1_Channel2 Глобальное прерывание DMA1_Channel2 0x0000_007 12 19 устан. DMA1_Channel3 Глобальное прерывание DMA1_Channel4 0x0000_007 15 22 устан. DMA1_Channel5 Глобальное прерывание DMA1_Channel6 0x0000_007 16 23 устан. DMA1_Channel6 Глобальное прерывание DMA1_Channel6 0x0000_008 17 24 устан. <td>2</td> <td>9</td> <td>устан.</td> <td>TAMPER</td> <td>Вмешательство</td> <td>0x0000_0048</td>	2	9	устан.	TAMPER	Вмешательство	0x0000_0048
5 12 устан. RCC Глобальное прерывание RCC 0x0000_005 6 13 устан. EXTIO EXTI Line0 0x0000_005 7 14 устан. EXTI1 EXTI Line1 0x0000_006 8 15 устан. EXTI2 EXTI Line2 0x0000_006 9 16 устан. EXTI4 EXTI Line3 0x0000_006 10 17 ycraн. DMA1_Channel1 Fлобальное прерывание DMA1_Channel1 0x0000_006 11 18 ycraн. DMA1_Channel2 Fлобальное прерывание DMA1_Channel3 0x0000_007 12 19 ycraн. DMA1_Channel3 Fлобальное прерывание DMA1_Channel3 0x0000_007 14 21 ycran. DMA1_Channel3 Fлобальное прерывание DMA1_Channel3 0x0000_007 15 22 ycran. DMA1_Channel5 Fлобальное прерывание DMA1_Channel5 0x0000_007 16 23 ycran. DMA1_Channel7 Fлобальное прерывание DMA1_Channel6 0x0000_008 17 24	3	10	устан.	RTC	Глобальное прерывание RTC	0x0000_004C
6 13 устан. EXTIO EXTI Line0 0x0000_005 7 14 устан. EXTII EXTI Line1 0x0000_005 8 15 устан. EXTI2 EXTI Line2 0x0000_006 9 16 устан. EXTI3 EXTI Line3 0x0000_006 10 17 устан. DMA1_Channel1 Глобальное прерывание DMA1_Channel1 0x0000_006 11 18 устан. DMA1_Channel2 Глобальное прерывание DMA1_Channel3 0x0000_007 13 20 устан. DMA1_Channel3 Глобальное прерывание DMA1_Channel3 0x0000_007 14 21 устан. DMA1_Channel3 Глобальное прерывание DMA1_Channel3 0x0000_007 15 22 устан. DMA1_Channel5 Глобальное прерывание DMA1_Channel5 0x0000_007 16 23 устан. DMA1_Channel6 Глобальное прерывание DMA1_Channel6 0x0000_008 17 24 устан. DMA1_Channel7 Глобальное прерывание DMA1_Channel7 0x0000_008 18	4	11	устан.	FLASH	Глобальное прерывание FLASH	0x0000_0050
7 14 устан. EXTI1 EXTI Line1 0x0000_005 8 15 устан. EXTI2 EXTI Line2 0x0000_006 9 16 устан. EXTI3 EXTI Line3 0x0000_006 10 17 устан. EXTI4 EXTI Line4 0x0000_006 11 18 устан. DMA1_Channel1 Глобальное прерывание DMA1_Channel1 0x0000_007 12 19 устан. DMA1_Channel2 Глобальное прерывание DMA1_Channel3 0x0000_007 14 21 устан. DMA1_Channel3 Глобальное прерывание DMA1_Channel3 0x0000_007 15 22 устан. DMA1_Channel5 Глобальное прерывание DMA1_Channel6 0x0000_007 16 23 устан. DMA1_Channel6 Глобальное прерывание DMA1_Channel6 0x0000_008 17 24 устан. DMA1_Channel7 Глобальное прерывание DMA1_Channel7 0x0000_008 18 25 устан. DMA1_Channel7 Глобальное прерывание DMA1_Channel6 0x0000_008 19	5	12	устан.	RCC	Глобальное прерывание RCC	0x0000_0054
8 15 устан. EXTI2 EXTI Line2 0x0000_006 9 16 устан. EXTI3 EXTI Line3 0x0000_006 10 17 устан. EXTI4 EXTI Line4 0x0000_006 11 18 устан. DMA1_Channel1 Глобальное прерывание DMA1_Channel1 0x0000_006 12 19 устан. DMA1_Channel2 Глобальное прерывание DMA1_Channel3 0x0000_007 14 21 устан. DMA1_Channel3 Глобальное прерывание DMA1_Channel4 0x0000_007 15 22 устан. DMA1_Channel5 Глобальное прерывание DMA1_Channel6 0x0000_007 16 23 устан. DMA1_Channel6 Глобальное прерывание DMA1_Channel6 0x0000_008 17 24 устан. DMA1_Channel7 Глобальное прерывание DMA1_Channel7 0x0000_008 18 25 устан. DMA1_Channel7 Глобальное прерывание DMA1_Channel7 0x0000_008 19 26 устан. USB_HP_CAN_TX Приоритетное USB или CAN_TX 0x0000_008 <tr< td=""><td>6</td><td>13</td><td>устан.</td><td>EXTI0</td><td>EXTI Line0</td><td>0x0000_0058</td></tr<>	6	13	устан.	EXTI0	EXTI Line0	0x0000_0058
9 16 устан. EXTI3 EXTI Line3 0x0000_006 10 17 устан. EXTI4 EXTI4 EXTI Line4 0x0000_006 11 18 устан. DMA1_Channel1 Глобальное прерывание DMA1_Channel1 0x0000_006 12 19 устан. DMA1_Channel2 Глобальное прерывание DMA1_Channel2 0x0000_007 13 20 устан. DMA1_Channel3 Глобальное прерывание DMA1_Channel3 0x0000_007 14 21 устан. DMA1_Channel4 Глобальное прерывание DMA1_Channel4 0x0000_007 15 22 устан. DMA1_Channel5 Глобальное прерывание DMA1_Channel6 0x0000_007 16 23 устан. DMA1_Channel6 Глобальное прерывание DMA1_Channel6 0x0000_007 17 24 устан. DMA1_Channel6 Глобальное прерывание DMA1_Channel6 0x0000_008 18 25 устан. ADC1_2 Глобальное прерывание DMA1_Channel7 0x0000_008 19 26 устан. USB_HP_CAN_TX Приоритетное USB или CAN_TX 0x0000_008 20 27 устан. USB_LP_CAN_RX0 Не приоритетное USB или CAN_RX0 0x0000_008 21 28 устан. CAN_RX1 Прерывание CAN_RX1 0x0000_008 22 29 устан. CAN_SCE Прерывание CAN_SCE 0x0000_008 23 30 устан. EXTI9_5 Прерывание EXII Line[9:5] 0x0000_008 24 31 устан. TIM1_BRK_TIM9 Прерывание TIM1_BRK и TIM9 0x0000_008 25 32 устан. TIM1_BRK_TIM9 Прерывание TIM1_BRK и TIM9 0x0000_008 26 33 устан. TIM1_TRG_COM_ Прерывание TIM1 Update и TIM10 глобальное 0x0000_008 27 34 устан. TIM1_TRG_COM_ Прерывание TIM1 Trigger и TIM11 глобальное 0x0000_008	7	14	устан.	EXTI1	EXTI Line1	0x0000_005C
10 17 устан. EXTI4 EXTILine4 0x0000_006 11 18 устан. DMA1_Channel1 Глобальное прерывание DMA1_Channel1 0x0000_006 12 19 устан. DMA1_Channel2 Глобальное прерывание DMA1_Channel2 0x0000_007 13 20 устан. DMA1_Channel3 Глобальное прерывание DMA1_Channel3 0x0000_007 14 21 устан. DMA1_Channel4 Глобальное прерывание DMA1_Channel4 0x0000_007 15 22 устан. DMA1_Channel5 Глобальное прерывание DMA1_Channel5 0x0000_007 16 23 устан. DMA1_Channel6 Глобальное прерывание DMA1_Channel6 0x0000_008 17 24 устан. DMA1_Channel7 Глобальное прерывание DMA1_Channel7 0x0000_008 18 25 устан. ADC1_2 Глобальное прерывание DMA1_Channel7 0x0000_008 19 26 устан. USB_HP_CAN_TX Приоритетное USB или CAN_TX 0x0000_008 20 27 устан. USB_LP_CAN_RX0 Не приоритетное USB или CAN_RX0 0x0000_008 21 28 устан. CAN_RX1 Прерывание CAN_RX1 0x0000_008 22 29 устан. CAN_SCE Прерывание CAN_SCE 0x0000_008 23 30 устан. EXTI9_5 Прерывание TIM1_BRK и TIM9 0x0000_008 24 31 устан. TIM1_UP_TIM10 Прерывание TIM1_Update и TIM10 глобальное 0x0000_008 26 33 устан. TIM1_UP_TIM10 Прерывание TIM1 Update и TIM10 глобальное 0x0000_008 27 34 устан. TIM1_TRG_COM_ Прерывание TIM1 Trigger и TIM11 глобальное 0x0000_008 27 34 устан. TIM1_TRG_COM_ Прерывание TIM1 Trigger и TIM11 глобальное 0x0000_008	8	15	устан.	EXTI2	EXTI Line2	0x0000_0060
11 18 устан. DMA1_Channel1 Глобальное прерывание DMA1_Channel1 0x0000_006 12 19 устан. DMA1_Channel2 Глобальное прерывание DMA1_Channel2 0x0000_007 13 20 устан. DMA1_Channel3 Глобальное прерывание DMA1_Channel3 0x0000_007 14 21 устан. DMA1_Channel4 Глобальное прерывание DMA1_Channel4 0x0000_007 15 22 устан. DMA1_Channel5 Глобальное прерывание DMA1_Channel5 0x0000_007 16 23 устан. DMA1_Channel6 Глобальное прерывание DMA1_Channel6 0x0000_008 17 24 устан. DMA1_Channel7 Глобальное прерывание DMA1_Channel7 0x0000_008 18 25 устан. ADC1_2 Глобальное прерывание DMA1_Channel7 0x0000_008 19 26 устан. USB_HP_CAN_TX Приоритетное USB или CAN_TX 0x0000_008 20 27 устан. USB_LP_CAN_RX0 Не приоритетное USB или CAN_RX0 0x0000_008 21 28 устан. CAN_SCE П	9	16	устан.	EXTI3	EXTI Line3	0x0000_0064
12 19 устан. DMA1_Channel2 Глобальное прерывание DMA1_Channel3 0x0000_007 13 20 устан. DMA1_Channel3 Глобальное прерывание DMA1_Channel3 0x0000_007 14 21 устан. DMA1_Channel4 Глобальное прерывание DMA1_Channel4 0x0000_007 15 22 устан. DMA1_Channel5 Глобальное прерывание DMA1_Channel5 0x0000_007 16 23 устан. DMA1_Channel6 Глобальное прерывание DMA1_Channel6 0x0000_008 17 24 устан. DMA1_Channel7 Глобальное прерывание DMA1_Channel7 0x0000_008 18 25 устан. DMA1_Channel7 Глобальное прерывание ADC1 and ADC2 0x0000_008 19 26 устан. USB_HP_CAN_TX Приоритетное USB или CAN_TX 0x0000_008 20 27 устан. USB_LP_CAN_RX0 Не приоритетное USB или CAN_RX0 0x0000_008 21 28 устан. CAN_SCE Прерывание CAN_SCE 0x0000_008 23 30 устан. TIM1_BRK_TIM9 Прерывание	10	17	устан.	EXTI4	EXTI Line4	0x0000_0068
13 20 устан. DMA1_Channel3 Глобальное прерывание DMA1_Channel3 0x0000_007 14 21 устан. DMA1_Channel4 Глобальное прерывание DMA1_Channel4 0x0000_007 15 22 устан. DMA1_Channel5 Глобальное прерывание DMA1_Channel5 0x0000_007 16 23 устан. DMA1_Channel6 Глобальное прерывание DMA1_Channel6 0x0000_008 17 24 устан. DMA1_Channel7 Глобальное прерывание DMA1_Channel7 0x0000_008 18 25 устан. ADC1_2 Глобальное прерывание ADC1 and ADC2 0x0000_008 19 26 устан. USB_HP_CAN_TX Приоритетное USB или CAN_TX 0x0000_008 20 27 устан. USB_LP_CAN_RX0 Не приоритетное USB или CAN_RX0 0x0000_008 21 28 устан. CAN_RX1 Прерывание CAN_RX1 0x0000_008 22 29 устан. EXTI9_5 Прерывание EXTI Line[9:5] 0x0000_008 24 31 устан. TIM1_BRK_TIM9 Прерывание TIM1 Update и TIM10 гло	11	18	устан.	DMA1_Channel1	Глобальное прерывание DMA1_Channel1	0x0000_006C
14 21 устан. DMA1_Channel4 Глобальное прерывание DMA1_Channel4 0x0000_007 15 22 устан. DMA1_Channel5 Глобальное прерывание DMA1_Channel6 0x0000_008 16 23 устан. DMA1_Channel6 Глобальное прерывание DMA1_Channel6 0x0000_008 17 24 устан. DMA1_Channel7 Глобальное прерывание DMA1_Channel7 0x0000_008 18 25 устан. ADC1_2 Глобальное прерывание ADC1 and ADC2 0x0000_008 19 26 устан. USB_HP_CAN_TX Приоритетное USB или CAN_TX 0x0000_008 20 27 устан. USB_LP_CAN_RX0 Не приоритетное USB или CAN_RX0 0x0000_008 21 28 устан. CAN_RX1 Прерывание CAN_RX1 0x0000_008 22 29 устан. CAN_SCE Прерывание EXTI Line[9:5] 0x0000_008 24 31 устан. TIM1_BRK_TIM9 Прерывание TIM1 Update и TIM10 глобальное 0x0000_00A 26 33 устан. TIM1_TRG_COM Прерывание TIM1 Trigger и TIM11 глобальн	12	19	устан.	DMA1_Channel2	Глобальное прерывание DMA1_Channel2	0x0000_0070
15 22 устан. DMA1_Channel5 Глобальное прерывание DMA1_Channel6 0x0000_007 16 23 устан. DMA1_Channel6 Глобальное прерывание DMA1_Channel6 0x0000_008 17 24 устан. DMA1_Channel7 Глобальное прерывание DMA1_Channel7 0x0000_008 18 25 устан. ADC1_2 Глобальное прерывание ADC1 and ADC2 0x0000_008 19 26 устан. USB_HP_CAN_TX Приоритетное USB или CAN_TX 0x0000_008 20 27 устан. USB_LP_CAN_RX0 Не приоритетное USB или CAN_RX0 0x0000_008 21 28 устан. CAN_RX1 Прерывание CAN_RX1 0x0000_008 22 29 устан. EXTI9_5 Прерывание EXTI Line[9:5] 0x0000_008 23 30 устан. TIM1_BRK_TIM9 Прерывание TIM1_BRK и TIM9 0x0000_008 25 32 устан. TIM1_UP_TIM10 Прерывание TIM1 Update и TIM10 глобальное 0x0000_008 26 33 устан. TIM1_TRG_COM Прерывание TIM1 Capture Compare	13	20	устан.	DMA1_Channel3	Глобальное прерывание DMA1_Channel3	0x0000_0074
16 23 устан. DMA1_Channel6 Глобальное прерывание DMA1_Channel6 0x0000_008 17 24 устан. DMA1_Channel7 Глобальное прерывание DMA1_Channel7 0x0000_008 18 25 устан. ADC1_2 Глобальное прерывание ADC1 and ADC2 0x0000_008 19 26 устан. USB_HP_CAN_TX Приоритетное USB или CAN_TX 0x0000_008 20 27 устан. USB_LP_CAN_RX0 Не приоритетное USB или CAN_RX0 0x0000_008 21 28 устан. CAN_RX1 Прерывание CAN_RX1 0x0000_008 22 29 устан. CAN_SCE Прерывание CAN_SCE 0x0000_008 23 30 устан. EXTI9_5 Прерывание EXTI Line[9:5] 0x0000_008 24 31 устан. TIM1_BRK_TIM9 Прерывание TIM1 Update и TIM10 глобальное 0x0000_008 26 33 устан. TIM1_TRG_COM_ TIM11 Прерывание TIM1 Trigger и TIM11 глобальное 0x0000_008 27 34 устан. TIM1_CC Прерывание TIM1 Capture Compare	14	21	устан.	DMA1_Channel4	Глобальное прерывание DMA1_Channel4	0x0000_0078
17 24 устан. DMA1_Channel7 Глобальное прерывание DMA1_Channel7 0x0000_008 18 25 устан. ADC1_2 Глобальное прерывание ADC1 and ADC2 0x0000_008 19 26 устан. USB_HP_CAN_TX Приоритетное USB или CAN_TX 0x0000_008 20 27 устан. USB_LP_CAN_RX0 Не приоритетное USB или CAN_RX0 0x0000_008 21 28 устан. CAN_RX1 Прерывание CAN_RX1 0x0000_008 22 29 устан. CAN_SCE Прерывание CAN_SCE 0x0000_008 23 30 устан. EXTI9_5 Прерывание EXTI Line[9:5] 0x0000_008 24 31 устан. TIM1_BRK_TIM9 Прерывание TIM1_BRK и TIM9 0x0000_008 25 32 устан. TIM1_UP_TIM10 Прерывание TIM1 Update и TIM10 глобальное 0x0000_008 26 33 устан. TIM1_TRG_COM_ TIM11 Прерывание TIM1 Capture Compare 0x0000_008	15	22	устан.	DMA1_Channel5	Глобальное прерывание DMA1_Channel5	0x0000_007C
18 25 устан. ADC1_2 Глобальное прерывание ADC1 and ADC2 0x0000_008 19 26 устан. USB_HP_CAN_TX Приоритетное USB или CAN_TX 0x0000_008 20 27 устан. USB_LP_CAN_RX0 Не приоритетное USB или CAN_RX0 0x0000_008 21 28 устан. CAN_RX1 Прерывание CAN_RX1 0x0000_008 22 29 устан. CAN_SCE Прерывание CAN_SCE 0x0000_008 23 30 устан. EXTI9_5 Прерывания EXTI Line[9:5] 0x0000_008 24 31 устан. TIM1_BRK_TIM9 Прерывание TIM1_BRK и TIM9 0x0000_008 25 32 устан. TIM1_UP_TIM10 Прерывание TIM1 Update и TIM10 глобальное 0x0000_008 26 33 устан. TIM1_TRG_COM_ TIM11 Прерывание TIM1 Trigger и TIM11 глобальное 0x0000_008 27 34 устан. TIM1_CC Прерывание TIM1 Capture Compare 0x0000_008	16	23	устан.	DMA1_Channel6	Глобальное прерывание DMA1_Channel6	0x0000_0080
19 26 устан. USB_HP_CAN_TX Приоритетное USB или CAN_TX 0x0000_008 20 27 устан. USB_LP_CAN_RX0 Не приоритетное USB или CAN_RX0 0x0000_009 21 28 устан. CAN_RX1 Прерывание CAN_RX1 0x0000_009 22 29 устан. CAN_SCE Прерывание CAN_SCE 0x0000_009 23 30 устан. EXTI9_5 Прерывания EXTI Line[9:5] 0x0000_009 24 31 устан. TIM1_BRK_TIM9 Прерывание TIM1_BRK и TIM9 0x0000_00A 25 32 устан. TIM1_UP_TIM10 Прерывание TIM1 Update и TIM10 глобальное 0x0000_00A 26 33 устан. TIM1_TRG_COM_TIM11 Прерывание TIM1 Trigger и TIM11 глобальное 0x0000_00A 27 34 устан. TIM1_CC Прерывание TIM1 Capture Compare 0x0000_00A	17	24	устан.	DMA1_Channel7	Глобальное прерывание DMA1_Channel7	0x0000_0084
20 27 устан. USB_LP_CAN_RX0 Не приоритетное USB или CAN_RX0 0x0000_009 21 28 устан. CAN_RX1 Прерывание CAN_RX1 0x0000_009 22 29 устан. CAN_SCE Прерывание CAN_SCE 0x0000_009 23 30 устан. EXTI9_5 Прерывания EXTI Line[9:5] 0x0000_009 24 31 устан. TIM1_BRK_TIM9 Прерывание TIM1_BRK и TIM9 0x0000_00A 25 32 устан. TIM1_UP_TIM10 Прерывание TIM1 Update и TIM10 глобальное 0x0000_00A 26 33 устан. TIM1_TRG_COM_ TIM11 Прерывание TIM1 Trigger и TIM11 глобальное 0x0000_00A 27 34 устан. TIM1_CC Прерывание TIM1 Capture Compare 0x0000_00A	18	25	устан.	ADC1_2	Глобальное прерывание ADC1 and ADC2	0x0000_0088
21 28 устан. CAN_RX1 Прерывание CAN_RX1 0x0000_009 22 29 устан. CAN_SCE Прерывание CAN_SCE 0x0000_009 23 30 устан. EXTI9_5 Прерывания EXTI Line[9:5] 0x0000_009 24 31 устан. TIM1_BRK_TIM9 Прерывание TIM1_BRK и TIM9 0x0000_009 25 32 устан. TIM1_UP_TIM10 Прерывание TIM1 Update и TIM10 глобальное 0x0000_009 26 33 устан. TIM1_TRG_COM_ TIM11 Прерывание TIM1 Trigger и TIM11 глобальное 0x0000_009 27 34 устан. TIM1_CC Прерывание TIM1 Capture Compare 0x0000_009	19	26	устан.	USB_HP_CAN_TX	Приоритетное USB или CAN_TX	0x0000_008C
22 29 устан. CAN_SCE Прерывание CAN_SCE 0x0000_009 23 30 устан. EXTI9_5 Прерывания EXTI Line[9:5] 0x0000_009 24 31 устан. TIM1_BRK_TIM9 Прерывание TIM1_BRK и TIM9 0x0000_00A 25 32 устан. TIM1_UP_TIM10 Прерывание TIM1 Update и TIM10 глобальное 0x0000_00A 26 33 устан. TIM1_TRG_COM_ TIM11 Прерывание TIM1 Trigger и TIM11 глобальное 0x0000_00A 27 34 устан. TIM1_CC Прерывание TIM1 Capture Compare 0x0000_00A	20	27	устан.	USB_LP_CAN_RX0	He приоритетное USB или CAN_RX0	0x0000_0090
23 30 устан. EXTI9_5 Прерывания EXTI Line[9:5] 0x0000_009 24 31 устан. TIM1_BRK_TIM9 Прерывание TIM1_BRK и TIM9 0x0000_00A 25 32 устан. TIM1_UP_TIM10 Прерывание TIM1 Update и TIM10 глобальное 0x0000_00A 26 33 устан. TIM1_TRG_COM_TIM11 Прерывание TIM1 Trigger и TIM11 глобальное 0x0000_00A 27 34 устан. TIM1_CC Прерывание TIM1 Capture Compare 0x0000_00A	21	28	устан.	CAN_RX1	Прерывание CAN_RX1	0x0000_0094
24 31 устан. ТІМ1_BRK_ТІМ9 Прерывание ТІМ1_BRK и ТІМ9 0x0000_00 A 25 32 устан. ТІМ1_UP_ТІМ10 Прерывание ТІМ1 Update и ТІМ10 глобальное 0x0000_00 A 26 33 устан. ТІМ1_TRG_COM_ ТІМ11 Прерывание ТІМ1 Trigger и ТІМ11 глобальное 0x0000_00 A 27 34 устан. ТІМ1_CC Прерывание ТІМ1 Capture Compare 0x0000_00 A	22	29	устан.	CAN_SCE	Прерывание CAN_SCE	0x0000_0098
25 32 устан. ТІМ1_UP_ТІМ10 Прерывание ТІМ1 Update и ТІМ10 глобальное 0x0000_00 A 26 33 устан. ТІМ1_TRG_COM_ ТІМ11 Прерывание ТІМ1 Trigger и ТІМ11 глобальное 0x0000_00 A 27 34 устан. ТІМ1_CC Прерывание ТІМ1 Capture Compare 0x0000_00 A	23	30	устан.	EXTI9_5	Прерывания EXTI Line[9:5]	0x0000_009C
26 33 устан. ТІМ1_TRG_COM_ ТІМ11 Прерывание ТІМ1 Trigger и ТІМ11 глобальное 0x0000_00A 27 34 устан. ТІМ1_CC Прерывание ТІМ1 Capture Compare 0x0000_00A	24	31	устан.	TIM1_BRK_TIM9	Прерывание TIM1_BRK и TIM9	0x0000_00A0
27 34 устан. ТІМ1_СС Прерывание ТІМ1 Capture Compare 0x0000_00A	25	32	устан.	TIM1_UP_TIM10	Прерывание TIM1 Update и TIM10 глобальное	0x0000_00A4
	26	33	устан.		Прерывание TIM1 Trigger и TIM11 глобальное	0x0000_00A8
28 35 устан. ТІМ2 Глобальное прерывание ТІМ2 0x0000_00E	27	34	устан.	TIM1_CC	Прерывание TIM1 Capture Compare	0x0000_00AC
	28	35	устан.	TIM2	Глобальное прерывание TIM2	0x0000_00B0
29 36 устан. ТІМЗ Глобальное прерывание ТІМЗ 0x0000_00E	29	36	устан.	TIM3	Глобальное прерывание TIM3	0x0000_00B4

N₂	Pri	Тип приор.	Имя	Описание прерывания	Адрес
30	37	устан.	TIM4	Глобальное прерывание TIM4	0x0000_00B8
31	38	устан.	I2C1_EV	Событие I ² C1	0x0000_00BC
32	39	устан.	I2C1_ER	Прерывание ошибки I ² C1	0x0000_00C0
33	40	устан.	I2C2_EV	Событие I ² C2	0x0000_00C4
34	41	устан.	I2C2_ER	Прерывание ошибки I ² C2	0x0000_00C8
35	42	устан.	SPI1	Глобальное прерывание SPI1	0x0000_00CC
36	43	устан.	SPI2	Глобальное прерывание SPI2	0x0000_00D0
37	44	устан.	USART1	Глобальное прерывание USART1	0x0000_00D4
38	45	устан.	USART2	Глобальное прерывание USART2	0x0000_00D8
39	46	устан.	USART3	Глобальное прерывание USART3	0x0000_00DC
40	47	устан.	EXTI15_10	Прерывания EXTI Line[15:10]	0x0000_00E0
41	48	устан.	RTCAlarm	Прерывание RTC alarm через EXTI	0x0000_00E4
42	49	устан.	USBWakeUp	Прерывание USB wakeup через EXTI line	0x0000_00E8
43	50	устан.	TIM8_BRK_TIM12	Прерывание TIM8 Break TIM12 глобальное	0x0000_00EC
44	51	устан.	TIM8_UP_TIM13	Прерывание TIM8 Update и TIM13 глобальное	0x0000_00F0
45	52	устан.	TIM8_TRG_COM_ TIM14	Прерывание TIM8 Trigger и TIM14 глобальное	0x0000_00F4
46	53	устан.	TIM8_CC	Прерывание TIM8 Capture Compare	0x0000_00F8
47	54	устан.	ADC3	Глобальное прерывание ADC3	0x0000_00FC
48	55	устан.	FSMC	Глобальное прерывание FSMC	0x0000_0100
49	56	устан.	SDIO	Глобальное прерывание SDIO	0x0000_0104
50	57	устан.	TIM5	Глобальное прерывание TIM5	0x0000_0108
51	58	устан.	SPI3	Глобальное прерывание SPI3	0x0000_010C
52	59	устан.	UART4	Глобальное прерывание UART4	0x0000_0110
53	60	устан.	UART5	Глобальное прерывание UART5	0x0000_0114
54	61	устан.	TIM6	Глобальное прерывание TIM6	0x0000_0118
55	62	устан.	TIM7	Глобальное прерывание TIM7	0x0000_011C
56	63	устан.	DMA2_Channel1	Глобальное прерывание DMA2_Channel1	0x0000_0120
57	64	устан.	DMA2_Channel2	Глобальное прерывание DMA2_Channel2	0x0000_0124
58	65	устан.	DMA2_Channel3	Глобальное прерывание DMA2_Channel3	0x0000_0128
59	66	устан.	DMA2_Channel4_5	Глобальное прерывание DMA2_Channel4 и DMA2_Channel5	0x0000_012C

Таблица 63. Другие устройства STM32F10xx

Nº	Pri	Тип приор.	Имя	Описание прерывания	Адрес
_	-	_	_	Резерв	0x0000_0000
_	-3	фикс.	Сброс	Сброс	0x0000_0004
_	-2	фикс.	NMI	Не маскируемое прерывание. Здесь же и CSS	0x0000_0008
_	-1	фикс.	HardFault	Все классы сбоев	0x0000_000C
_	0	устан.	MemManage	Управление памятью	0x0000_0010
_	1	устан.	BusFault	Сбой предвыборки и доступа к памяти	0x0000_0014
_	2	устан.	UsageFault	Неопределённая команда или недопустимое состояние	0x0000_0018
	-	_	_	Резерв	0x0000_001C - 0x0000_002B
_	3	устан.	SVCall	Вызов Супервизора	0x0000_002C
_	4	устан.	Debug Monitor	Монитор отладка	0x0000_0030
_	_	_	_	Резерв	0x0000_0034
_	5	устан.	PendSV	Задерживаемый запрос системы	0x0000_0038
_	6	устан.	SysTick	Системный таймер	0x0000_003C
0	7	устан.	WWDG	Оконный сторожевой таймер	0x0000_0040
1	8	устан.	PVD	PVD через EXTI Line детектор	0x0000_0044
2	9	устан.	TAMPER	Вмешательство	0x0000_0048
3	10	устан.	RTC	Глобальное прерывание RTC	0x0000_004C
4	11	устан.	FLASH	Глобальное прерывание FLASH	0x0000_0050
5	12	устан.	RCC	Глобальное прерывание RCC	0x0000_0054
6	13	устан.	EXTI0	EXTI Line0	0x0000_0058
7	14	устан.	EXTI1	EXTI Line1	0x0000_005C
8	15	устан.	EXTI2	EXTI Line2	0x0000_0060
9	16	устан.	EXTI3	EXTI Line3	0x0000_0064
10	17	устан.	EXTI4	EXTI Line4	0x0000_0068
11	18	устан.	DMA1_Channel1	Глобальное прерывание DMA1_Channel1	0x0000_006C
12	19	устан.	DMA1_Channel2	Глобальное прерывание DMA1_Channel2	0x0000_0070
13	20	устан.	DMA1_Channel3	Глобальное прерывание DMA1_Channel3	0x0000_0074
14	21	устан.	DMA1_Channel4	Глобальное прерывание DMA1_Channel4	0x0000_0078
15	22	устан.	DMA1_Channel5	Глобальное прерывание DMA1_Channel5	0x0000_007C
16	23	устан.	DMA1_Channel6	Глобальное прерывание DMA1_Channel6	0x0000_0080
17	24	устан.	DMA1_Channel7	Глобальное прерывание DMA1_Channel7	0x0000_0084
18	25	устан.	ADC1_2	Глобальное прерывание ADC1 and ADC2	0x0000_0088
19	26	устан.	USB_HP_CAN_TX	Приоритетное USB или CAN_TX	0x0000_008C

Nº	Pri	Тип приор.	Имя	Описание прерывания	Адрес
20	27	устан.	USB_LP_CAN_RX0	Не приоритетное USB или CAN_RX0	0x0000_0090
21	28	устан.	CAN_RX1	Прерывание CAN_RX1	0x0000_0094
22	29	устан.	CAN_SCE	Прерывание CAN_SCE	0x0000_0098
23	30	устан.	EXTI9_5	Прерывания EXTI Line[9:5]	0x0000_009C
24	31	устан.	TIM1_BRK	Прерывание TIM1_BRK	0x0000_00A0
25	32	устан.	TIM1_UP	Прерывание TIM1 Update	0x0000_00A4
26	33	устан.	TIM1_TRG_COM	Прерывание TIM1 Trigger	0x0000_00A8
27	34	устан.	TIM1_CC	Прерывание TIM1 Capture Compare	0x0000_00AC
28	35	устан.	TIM2	Глобальное прерывание TIM2	0x0000_00B0
29	36	устан.	TIM3	Глобальное прерывание TIM3	0x0000_00B4
30	37	устан.	TIM4	Глобальное прерывание TIM4	0x0000_00B8
31	38	устан.	I2C1_EV	Событие I ² C1	0x0000_00BC
32	39	устан.	I2C1_ER	Прерывание ошибки I ² C1	0x0000_00C0
33	40	устан.	I2C2_EV	Событие I ² C2	0x0000_00C4
34	41	устан.	I2C2_ER	Прерывание ошибки I ² C2	0x0000_00C8
35	42	устан.	SPI1	Глобальное прерывание SPI1	0x0000_00CC
36	43	устан.	SPI2	Глобальное прерывание SPI2	0x0000_00D0
37	44	устан.	USART1	Глобальное прерывание USART1	0x0000_00D4
38	45	устан.	USART2	Глобальное прерывание USART2	0x0000_00D8
39	46	устан.	USART3	Глобальное прерывание USART3	0x0000_00DC
40	47	устан.	EXTI15_10	Прерывания EXTI Line[15:10]	0x0000_00E0
41	48	устан.	RTCAlarm	Прерывание RTC alarm через EXTI	0x0000_00E4
42	49	устан.	USBWakeUp	Прерывание USB wakeup через EXTI line	0x0000_00E8
43	50	устан.	TIM8_BRK	Прерывание TIM8 Break	0x0000_00EC
44	51	устан.	TIM8_UP	Прерывание TIM8 Update	0x0000_00F0
45	52	устан.	TIM8_TRG_COM	Прерывание TIM8 Trigger	0x0000_00F4
46	53	устан.	TIM8_CC	Прерывание TIM8 Capture Compare	0x0000_00F8
47	54	устан.	ADC3	Глобальное прерывание ADC3	0x0000_00FC
48	55	устан.	FSMC	Глобальное прерывание FSMC	0x0000_0100
49	56	устан.	SDIO	Глобальное прерывание SDIO	0x0000_0104
50	57	устан.	TIM5	Глобальное прерывание TIM5	0x0000_0108
51	58	устан.	SPI3	Глобальное прерывание SPI3	0x0000_010C
52	59	устан.	UART4	Глобальное прерывание UART4	0x0000_0110
53	60	устан.	UART5	Глобальное прерывание UART5	0x0000_0114

Nº	Pri	Тип приор.	Имя	Описание прерывания	Адрес
54	61	устан.	TIM6	Глобальное прерывание TIM6	0x0000_0118
55	62	устан.	TIM7	Глобальное прерывание TIM7	0x0000_011C
56	63	устан.	DMA2_Channel1	Глобальное прерывание DMA2_Channel1	0x0000_0120
57	64	устан.	DMA2_Channel2	Глобальное прерывание DMA2_Channel2	0x0000_0124
58	65	устан.	DMA2_Channel3	Глобальное прерывание DMA2_Channel3	0x0000_0128
59	66	устан.	DMA2_Channel4_5	Глобальное прерывание DMA2_Channel4 и DMA2_Channel5	0x0000_012C

10.2. Контроллер внешних прерываний/событий (ЕХТІ)


Контроллер внешних прерываний/событий содержит до 20 детекторов фронта запроса событий/ прерываний в сетевых устройствах и до 19 детекторов в других устройствах. Каждая входная линия может быть независимо установлена на выбор типа (событие или прерывание) и тип фронта (передний, задний или оба). Маскируются линии независимо. Для запросов прерывания есть регистр удержания.

10.2.1. Основные свойства

Вот они:

- Независимый триггер и маска для каждой линии
- Специальный бит статуса для каждой линии прерывания
- Возбуждение до 20 программных запросов событий/прерываний
- Обнаружение внешних сигналов короче такта APB2. См. описания устройств.

10.2.2. Блок-схема



10.2.3. Событие побудки

Разбудить ядро STM32F10ххх из состояния WFE можно изнутри и снаружи:

- разрешив прерывание в регистре управления периферии (но не в NVIC) и разрешив бит SEVONPEND в регистре управления системы. При выходе из WFE надо очистить биты удержания в периферии и в NVIC IRQ.
- поставив внешнюю или внутреннюю линию EXTI в режим события. При выходе из WFE биты удержания в периферии и в NVIC IRQ чистить не надо (их там и нет).

В сетевых устройствах будить можно и событием Ethernet wakeup.

10.2.4. Функциональное описание

Если захотелось прерывания, то его надо сконфигурировать и разрешить двумя регистрами триггеров, определив желаемый фронт и записав "1" в маску. При появлении на внешней линии прерывания нужного фронта генерируется прерывание и ставится бит удержания нужной линии прерывания. Запрос сбрасывается записью '1' в регистр удержания.

Если захотелось события, то его линию надо сконфигурировать и разрешить двумя регистрами триггеров, определив желаемый фронт и записав "1" в регистр маски события. При появлении на линии события нужного фронта генерируется импульс события, но бит удержания линии события не ставится.

Программно событие/прерывание можно вызвать записью '1' в регистр прерывания/события.

Аппаратное прерывание.

Дабы получить прерывание от 20 линий внешних источников надо:

- Поставить биты маски 20 линий прерывания (EXTI_IMR)
- Поставить биты Выбора Запуска линий прерывания (EXTI RTSR и EXTI FTSR)
- Поставить биты разрешения и маски канала NVIC IRQ, отведённого для контроллера EXTI, чтобы поступающее по одной из 20 линий прерывание было правильно обработано.

Аппаратное событие.

Чтобы получить событие от 20 линий внешних источников надо:

- Поставить биты маски 20 линий события (EXTI EMR)
- Поставить биты Выбора Запуска линий события (EXTI RTSR и EXTI FTSR)


Программное событие/прерывание.

По этим 20 линиям можно получить и программное событие/прерывание:

- Поставить биты маски 20 линий события/прерывания (EXTI IMR, EXTI EMR)
- Поставить нужный бит в регистре программного прерывания (EXTI_SWIER)

10.2.5. Подключение линий внешних событий/прерываний

К 16 внешним линиям событий/прерываний 112 GPIO можно подключить так:



1. Для использования AFIO_EXTICRx при картировании линий событий/прерываний на GPIO сначала нужно включить тактирование AFIO в регистре RCC_APB2ENR. См. Секции 7.3.7 и 8.3.7.

Четыре остальные линии EXTI подключены так:

- EXTI line 16 подключена к выходу PVD
- EXTI line 17 подключена к событию RTC Alarm
- EXTI line 18 подключена к событию USB Wakeup
- EXTI line 19 подключена к событию Ethernet Wakeup (в сетевых устройствах)

10.3. Регистры ЕХТІ

10.3.1. Регистр маски прерывания (EXTI_IMR)

Смещение адреса: 0x00 По сбросу: 0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
					Pos	erved						MR19	MR18	MR17	MR16
					пеы	erveu						rw	rw	rw	rw
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
MR15	MR14	MR13	MR12	MR11	MR10	MR9	MR8	MR7	MR6	MR5	MR4	MR3	MR2	MR1	MR0
rw	rw	rw	rw	rw	rw	rw	rw	rw	rw						

— <u>Биты 19:0</u> **МRх:** Маска прерывания линии х

0: Запрос прерывания на Line x закрыт 1: Запрос прерывания на Line x открыт

NB: Бит 19 используется в сетевых устройствах, иначе - резерв.

10.3.2. Регистр маски события (EXTI_EMR)

Смещение адреса: 0x04 По сбросу: 0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
					Pos	erved						MR19	MR18	MR17	MR16
					nesi	erveu						rw	rw	rw	rw
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
MR15	MR14	MR13	MR12	MR11	MR10	MR9	MR8	MR7	MR6	MR5	MR4	MR3	MR2	MR1	MR0
rw	rw	rw	rw	rw	rw	rw	rw	rw	rw						

— <u>Биты 31:20</u>

Резерв, не трогать.

— Биты 19:0

MRx: Маска события на линии х

0: Запрос события на Line x закрыт 1: Запрос события на Line x открыт

NB: Бит 19 используется в сетевых устройствах, иначе - резерв.

10.3.3. Регистр выбора переднего фронта запуска (EXTI_RTSR)

Смещение адреса: 0x08 По сбросу: 0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
					Doo	orund						TR19	TR18	TR17	TR16
					nes	erved						rw	rw	rw	rw
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
TR15	TR14	TR13	TR12	TR11	TR10	TR9	TR8	TR7	TR6	TR5	TR4	TR3	TR2	TR1	TR0
rw	rw	rw	rw	rw	rw	rw	rw	rw	rw						

— Биты 31:20

Резерв, не трогать.

— Биты 19:0

TRx: Маска события/прерывания по переднему фронту на линии **х**

0: Запрос события/прерывания на линии х закрыт

1: Запрос события/прерывания на линии х открыт

NB: Бит 19 используется в сетевых устройствах, иначе - резерв.

NB: Внешние линии побудки запускаются фронтом, так что глитчи здесь недопустимы. Если передний фронт появляется во время записи в EXTI_RTSR, то бит удержания не ставится.

Одна линия может срабатывать по обоим фронтам сигнала, регистров разрешения то два.

10.3.4. Регистр выбора заднего фронта запуска (EXTI_RTSR)

Смещение адреса: 0x0C По сбросу: 0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
					Poor	on rod						TR19	TR18	TR17	TR16
					nesi	erved						rw	rw	rw	rw
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
TR15	TR14	TR13	TR12	TR11	TR10	TR9	TR8	TR7	TR6	TR5	TR4	TR3	TR2	TR1	TR0
rw	rw	rw	rw	rw	rw	rw	rw	rw	rw						

— Биты 31:20

Резерв, не трогать.

— Биты 19:0

TRx: Маска события/прерывания по заднему фронту на линии **x**

0: Запрос события/прерывания на линии ${\bf x}$ закрыт

1: Запрос события/прерывания на линии х открыт

NB: Бит 19 используется в сетевых устройствах, иначе - резерв.

NB: Внешние линии побудки запускаются фронтом, так что глитчи здесь недопустимы. Если передний фронт появляется во время записи в EXTI_RTSR, то бит удержания не ставится.

Одна линия может срабатывать по обоим фронтам сигнала, регистров разрешения то два.

10.3.5. Регистр программного события/прерывания (EXTI_SWIER)

Смещение адреса: 0x10 По сбросу: 0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
					Res	erved						SWIER 19	SWIER 18	SWIER 17	SWIER 16
												rw	rw	rw	rw
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
SWIER 15	SWIER 14	SWIER 13	SWIER 12	SWIER 11	SWIER 10	SWIER 9	SWIER 8	SWIER 7	SWIER 6	SWIER 5	SWIER 4	SWIER 3	SWIER 2	SWIER 1	SWIER 0
rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw

— Биты 31:20

Резерв, не трогать.

— Биты 19:0

SWIERx: Программное прерывание на линии х

Если прерывание на линии разрешено в регистре EXTI_IMR, то запись '1' в ранее нулевой бит этого регистра (передний фронт) ставит соответствующий бит в регистре EXTI_PR и соответственно просит о прерывании.

NB: Бит 19 используется в сетевых устройствах, иначе - резерв.

10.3.6. Регистр удержания (EXTI_PR)

Смещение адреса: 0x14 По сбросу: 0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
					Poo	erved						PR19	PR18	PR17	PR16
					nes	erveu						rc_w1	rc_w1	rc_w1	rc_w1
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
PR15	PR14	PR13	PR12	PR11	PR10	PR9	PR8	PR7	PR6	PR5	PR4	PR3	PR2	PR1	PR0
rc_w1															

— Биты 31:20

Резерв, не трогать.

— Биты 19:0

PRx: Бит удержания на линии **x**

0: Запроса не было.

1: Запрос был.

Стирается записью "1" в соответствующий бит.

NB: Бит 19 используется в сетевых устройствах, иначе - резерв.

10.3.7. Карта регистров EXTI_PR

Offset	Register	30 30 28 27 27 26 27 27 27 27 27 27 27 27 27 27 27 27 27	19 16 17 17 17 18 19 10 10 10 10 10 10 10 10 10 10 10 10 10
0x00	EXTI_IMR	Reserved	MR[19:0]
	Reset value		
0x04	EXTI_EMR	Reserved	MR[19:0]
	Reset value		0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0
0x08	EXTI_RTSR	Reserved	TR[19:0]
	Reset value		0 0 0 0 0 0 0 0 0 0
0x0C	EXTI_FTSR	Reserved	TR[19:0]
	Reset value		0 0 0 0 0 0 0 0 0 0
0x10	EXTI_SWIER	Reserved	SWIER[19:0]
	Reset value		0 0 0 0 0 0 0 0 0 0
0x14	EXTI_PR	Reserved	PR[19:0]
	Reset value		0 0 0 0 0 0 0 0 0 0

11. Аналого-цифровой преобразователь (ADC)

11.1. Введение в АЦП

АЦП последовательного приближения имеет до 18 мультиплексируемых каналов для 16 внешних и 2 внутренних сигналов. А/D преобразование разных каналов может быть однократным, непрерывным, сканирующим или прерывным. Результат преобразования пишется в 16-бит регистр, выравненным вправо или влево.

Аналоговый сторож может отслеживать входной аналоговый сигнал на выход за заданные верхний и нижний пределы.

Входные такты АЦП получаются из PCLK2 после предделителя. Частота не должна превышать 14MHz.

11.2. Основные свойства АЦП


- Разрешение 12-бит
- Прерывание по Концу преобразования, Концу Внешнего преобразования и событию от Аналогового сторожа
- Однократный и непрерывный режимы преобразования
- Автоматический режим сканирования каналов от 0 до 'n'
- Самокалибровка
- Выравнивание данных с встроенной когеррентностью.
- Программируемое время выборки между каналами
- Опция внешнего запуска регулярного и вставного преобразования
- Прерывное преобразование
- Парный режим (в устройствах с 2 АЦП или более)
- Время преобразования АЦП:
 - STM32F103xx: 1 µs на 56 MHz (1.17 µs на 72 MHz)
 - STM32F101xx: 1 μs на 28 MHz (1.55 μs на 36 MHz)
 - STM32F102xx: 1.2 µs на 48 MHz
 - STM32F105xx и STM32F107xx: 1 μs на 56 MHz (1.17 μs на 72 MHz)

- Питание АЦП: 2.4 V до 3.6 V
- Входной диапазон: $V_{REF-} \leq V_{IN} \leq V_{REF+}$
- Запрос DMA во время регулярного преобразования канала

 ${\bf NB}$: ${\bf V}_{REF-}$, если есть (в зависимости от корпуса), должно подключать к ${\bf V}_{SSA}$.

11.3. Функциональное описание АЦП

Блок-схема АЦП



- 1. Регулярный и вставной запуск ADC3 отличается от таковых в ADC1 и ADC2.
- 2. TIM8_CH4 и TIM8_TRGO с их битами картирования есть только в устройствах высокой и XL-плотности.

Таблица 65. Ножки АЦП.

Имя	Тип сигнала	Заметки
V _{REF+}	Положительное опорное напряжение	2.4 V ≤V _{REF+} ≤V _{DDA}
V _{DDA} ⁽¹⁾	Аналоговое питание	Эквивалентно V _{DD} , 2.4 V ≤V _{DDA} ≤3.6 V
V _{REF-}	Отрицательное опорное напряжение	V _{REF-} = V _{SSA}
V _{SSA} ⁽¹⁾	Аналоговая земля	Эквивалентна Vss
ADCx_IN[15:0]	Аналоговые сигналы	До 21 аналогового канала ⁽²⁾

^{1.} V_{DDA} и V_{SSA} надо подключать к V_{DD} и V_{SS} , соответственно.

11.3.1. Вкл./Выкл. АЦП

АЦП включается установкой бита ADON в регистре ADC_CR2. При первой установке ADON в первый раз АЦП просыпается из режима Power Down.

Преобразование начинается при второй установке бита ADON после стабилизации АЦП (t_{STAB}).

Преобразование можно остановить сбросом бита ADON. В этом режиме АЦП почти не кушает (несколько μ A).

11.3.2. Такты АЦП

Такты ADCCLK синхронны с PCLK2 (такты APB2). Контроллер RCC имеет отдельный предделитель для тактов АЦП.

11.3.3. Выбор канала

Есть 16 мультиплексируемых каналов. Можно организовать преобразования в две группы: регулярную и вставную. Группа состоит из последовательности преобразований любых каналов в любом порядке. Например, Ch3, Ch8, Ch2, Ch2, Ch0, Ch2, Ch2, Ch15.

- **Регулярная группа** содержит до 16 преобразований. Каналы и их порядок выбираются в регистрах ADC SQRx. Общее число преобразований пишется в биты L[3:0] регистра ADC SQR1.
- Вставная группа содержит до 4 преобразований. Каналы и их порядок выбираются в регистре ADC JSQR. Общее число преобразований пишется в биты L[1:0] регистра ADC JSQR.

Если регистры ADC_SQRх или ADC_JSQR изменяются во время преобразования, то текущее преобразование прерывается и выдаётся импульс запуска преобразования новой группы.

Внутренние каналы Датчик температуры/V_{REFINT}

Датчик температуры подключён к $ADCx_IN16$, а внутреннее опорное напряжение V_{REFINT} к $ADCx_IN17$. Эти два канала можно включать в обе группы.

NB: Датчик и V_{REFINT} доступны только на ведущем ADC1.

11.3.4. Одинарное преобразование

Запускается установкой бита ADON в регистре ADC_CR2 (только регулярный канал) или внешним сигналом (регулярный или вставной канал), а бит CONT равен 0.

При завершении преобразования:

- Регулярного канала:
 - Результат пишется в 16-бит регистр ADC DR
 - Ставится флаг ЕОС (Конец Преобразования)
 - Если бит **EOCIE** стоит, то генерируется прерывание.
- Вставного канала:
 - Результат пишется в 16-бит регистр ADC DRJ1
 - Ставится флаг JEOC (Конец Вставного Преобразования)
 - Если бит **JEOCIE** стоит, то генерируется прерывание.

АЦП останавливается.

^{2.} Конкретика есть к описании каждого устройства.

11.3.5. Непрерывное преобразование


В этом режиме преобразования выполняются одно за другим. Запускается внешним сигналом или установкой бита ADON в регистре ADC CR2, а бит CONT равен 1.

После каждого преобразования:

- Регулярного канала:
 - Результат пишется в 16-бит регистр ADC_DR
 - Ставится флаг ЕОС (Конец Преобразования)
 - Если бит **EOCIE** стоит, то генерируется прерывание.
- Вставного канала:
 - Результат пишется в 16-бит регистр ADC DRJ1
 - Ставится флаг JEOC (Конец Вставного Преобразования)
 - Если бит JEOCIE стоит, то генерируется прерывание.

11.3.6. Временная диаграмма

Перед преобразованием АЦП нуждается в стабилизации (t_{STAB}). Через 14 тактов после запуска преобразования ставится флаг EOC и результат пишется в регистр ADC DR.



11.3.7. Аналоговый сторож

Если результат АЦП выходит за верхний и нижний порог, то аналоговый сторож AWD ставит бит состояния. Пороги указываются в младших 12 битах 16-бит регистров ADC_HTR и ADC_LTR. Прерывание разрешается битом AWDIE в регистре ADC CR1.

Значение порога не зависит от выравнивания, указанного в бите ALIGN регистра ADC_CR2. Сравнение делается раньше. См. *Секцию* 11.5.

Аналоговый сторож может быть разрешён для одного или всех каналов в регистре ADC CR1.

Охраняемая зона




Таблица 66. Выбор каналов для охраны

Ovnovijani je koje ili i	Биты регистра ADC_CR1 (x = без разницы)								
Охраняемые каналы	AWDSGL	AWDEN	JAWDEN						
Нету	х	0	0						
Все вставные	0	0	1						
Все регулярные	0	1	0						
Все регулярные и вставные	0	1	1						
Один(1) вставной	1	0	1						
Один(1) регулярный	1	1	0						
Один(1) регулярный или вставной	1	1	1						

^{1.} Выбирается битами AWDCH[4:0]

11.3.8. Режим сканирования

Сканируется группа аналоговых каналов.

Включается установкой бита SCAN в регистре ADC_CR1. Тогда АЦП сканирует все каналы, указанные в регистрах ADC_SQRх (для регулярных) или ADC_JSQR (для вставных). Преобразование последовательно выполняется для всех каналов группы. Если стоит бит CONT, то преобразование выполняется снова и снова для всей группы.

В этом режиме должно ставить бит DMA для записи результатов в SRAM после каждого обновления регистра ADC DR.

Данные вставных каналов всегда пишутся в регистры ADC_JDRx.

11.3.9. Управление вставными каналами

Запускаемая вставка

В это случае в регистре ADC CR1 нужно очистить бит JAUTO и поставить бит SCAN.

- 1. Внешним сигналом или битом ADON в регистре ADC_CR2 запустить преобразование регулярной группы каналов.
- 2. Если во время обработки этой группы появляется внешний сигнал вставного запуска, то текущее преобразование останавливается и обрабатывается вставная последовательность в режиме однократного сканирования.
- 3. Затем восстанавливается регулярная последовательность с прерванного преобразования. Если во время вставной последовательности появляется запуск регулярной, то он не прерывает вставной, и регулярная выполняется после завершения вставной.

NB: При использовании запускаемой вставки интервал между событиями запуска должен быть больше вставляемой последовательности. Например, если длина последовательности равна 28 тактов ADC (2 преобразования и 1.5 такта времени выборки), то минимальный интервал между запусками должен быть не менее 29 тактов ADC.


Автовставка

Если бит JAUTO стоит, то вставная группа каналов автоматически обрабатывается после завершения регулярной группы. Так можно выполнить до 20 преобразований, отмеченных в регистрах ADC_SQRx и ADC_JSQR. В этом режиме внешний запуск вставных каналов должен быть выключен. А если ещё стоит и бит CONT, то вся последовательность выполняется постоянно.

При значении прескалеров ADC от 4 до 8 для переключения между любыми последовательностями (регулярная/вставная) добавляется задержка в 1 такт. При предделителе ADC равном 2 и задержка равна 2 тактам ADC.

Автовставку и прерывный режим нельзя использовать одновременно.

Задержки вставной последовательности.



1. Значение максимальной задержки приведено в описаниях STM32F101xx и STM32F103xx.

11.3.10. Прерывный режим

Регулярная группа

Разрешается установкой бита DISCEN в регистре ADC_CR1. Используется для обработки короткой части последовательности преобразований ($\mathbf{n} <= 8$), записанной в регистрах ADC_SQRx. Значение \mathbf{n} записано в битах DISCNUM[2:0] регистра ADC CR1.

Внешний сигнал запускает следующие \mathbf{n} преобразований последовательности из регистров ADC_SQRx пока не будет обработана вся последовательность. Общая длина последовательности определена в битах L[3:0] регистра ADC SQR1.

Пример:

n = 3, преобразуемые каналы = 0, 1, 2, 3, 6, 7, 9, 10

1й запуск: преобразуются 0, 1, 2. Событие ЕОС выдаётся на каждое преобразование

2й запуск: преобразуются 3, 6, 7. Событие **EOC** выдаётся на каждое преобразование

Зй запуск: преобразуются 9, 10. Событие ЕОС выдаётся на каждое преобразование

4й запуск: преобразуются 0, 1, 2. Событие ЕОС выдаётся на каждое преобразование

NB. При обработке регулярных групп заворота последовательности через начало не бывает и следующий запуск начинается с первого канала. См. пример ранее.

Вставная группа

Pазрешается установкой бита JDISCEN в регистре ADC_CR1. Используется для обработки последовательности каналов, записанной в регистрах ADC JSQR, один за другим.

Внешний сигнал запускает обработку следующего канала из регистров ADC_JSQR вплоть до конца. Общая длина последовательности определена в битах JL[1:0] регистра ADC_JSQR.

Пример:

n = 1, преобразуемые каналы = 1, 2, 3

1й запуск: канал 1 2й запуск: канал 2

Зй запуск: канал 3, выдаются события ЕОС и ЈЕОС

4й запуск: канал 1

NB. При завершении вставной последовательности очередной сигнал запускает преобразование первого в последовательности.

Прерывный режим и автовставку нельзя использовать одновременно.

Одновременно прерывный режим нужно использовать только для одной из групп (регулярной или вставной).


11.4. Калибровка

АЦП имеет встроенную самокалибровку, значительно снижающую погрешность преобразования из-за колебаний внутреннего банка емкостей. При калибровке для каждого конденсатора запоминается слово коррекции, которое устраняет вклад в ошибку преобразования каждого конденсатора.

Запускается установкой бита CAL в регистре ADC_CR2 CAL. Сбрасывается он аппаратно, и можно работать. Коды калибровки пишутся в регистр ADC_DR после завершения фазы калибровки.

NB. Рекомендуется калибровать АЦП единожды после каждого включения питания. До калибровки АЦП он должен быть включён (ADON bit = '1') не менее двух тактов АЦП.

Временная диаграмма калибровки.




11.5. Выравнивание данных

Выравнивание данных вправо или влево выбирается битом ALIGN в регистре ADC CR2.


Данные вставных каналов имеют знак относительно смещения, записанного в регистр ADC_JOFRх и разрядность уменьшается на бит знака. Бит SEXT это расширенный знак.

Данные регулярных каналов беззнаковые и 12-разрядные.

Правое выравнивание.



Левое выравнивание.



11.6. Время выборки каналов

Время выборки входного сигнала каждого канала АЦП задаётся числом тактов ADC_CLK, определяемых битами SMP[2:0] в регистрах ADC_SMPR1 и ADC_SMPR2.

Общее время преобразования равно:

 $T_{conv} = Время выборки + 12.5 тактов$

Пример:

При ADCCLK = 14 MHz и времени выборки 1.5 такта:

 $T_{conv} = 1.5 + 12.5 = 14 \text{ тактов} = 1 \text{ µs}$

11.7. Внешний запуск преобразования

Внешний запуск преобразования разрешается битом **EXTTRIG**. Биты **EXTSEL**[2:0] и **JEXTSEL**[2:0] выбирают одно из 8 возможных событий запуска для регулярной и вставной групп.

NB: Внешний сигнал запуска обработки регулярных и вставных групп срабатывает только по переднему фронту.

Таблица 67. Внешний запуск регулярных каналов ADC1 и ADC2.

Источник	Тип	EXTSEL[2:0]		
TIM1_CC1 event		000		
TIM1_CC2 event		001		
TIM1_CC3 event	,	010		
TIM2_CC2 event	Внутренний сигнал встроенных таймеров	011		
TIM3_TRGO event		100		
TIM4_CC4 event		101		
EXTI line 11/TIM8_TRGO event(1)(2)	Внешняя ножка/Внутренний от таймеров	110		
SWSTART	Программный бит	111		

^{1.} TIM8_TRGO event есть только в устройствах XL-плотности.

Таблица 68. Внешний запуск вставных каналов ADC1 и ADC2.

Источник	Тип	JEXTSEL[2:0]		
TIM1_TRGO event		000		
TIM1_CC4 event		001		
TIM2_TRGO event		010		
TIM2_CC1 event	Внутренний сигнал встроенных таймеров	011		
TIM3_CC4 event		100		
TIM4_TRGO event		101		
EXTI line 15/TIM8_CC4 event(1)(2)	Внешняя ножка/Внутренний от таймеров	110		
JSWSTART	Программный бит	111		

^{1.} TIM8_CC4 event есть только в устройствах высокой и XL-плотности.

^{2.} Выбор EXTI line11 или TIM8_TRGO для регулярных каналов ADC1 и ADC2 делается битами ADC1_ETRGREG_REMAP и ADC2_ETRGREG_REMAP.

^{2.} Выбор EXTI line15 или TIM8_CC4 для вставных каналов ADC1 и ADC2 делается битами ADC1_ETRGREG_REMAP и ADC2_ETRGREG_REMAP.

Таблица 69. Внешний запуск регулярных каналов ADC3.

Источник	Тип	EXTSEL[2:0]
TIM3_CC1 event		000
TIM2_CC3 event		001
TIM1_CC3 event		010
TIM8_CC1 event	Внутренний сигнал встроенных таймеров	011
TIM8_TRGO event		100
TIM5_CC1 event		101
TIM5_CC3 event		110
SWSTART	Программный бит	111

Таблица 70. Внешний запуск вставных каналов ADC3.

Источник	Тип	JEXTSEL[2:0]
TIM1_TRGO event		000
TIM1_CC4 event		001
TIM4_CC3 event		010
TIM8_CC2 event	Внутренний сигнал встроенных таймеров	011
TIM8_CC4 event		100
TIM5_TRGO event		101
TIM5_CC4 event		110
JSWSTART	Программный бит	111

Программный запуск выполняется установкой битов SWSTART или JSWSTART в ADC_CR2. Преобразование регулярной группы может прерываться запуском вставной группы.

11.8. Запрос DMA

Поскольку результаты преобразования регулярных каналов пишутся в один регистр, то для сохранения результатов нескольких каналов надо использовать DMA.

Запрос DMA для передачи регистра ADC_DR генерируется только концом преобразования регулярных каналов.

NB. Использование DMA доступно только для ADC1 и ADC3. Результаты ADC2 можно передавать в парном режиме с ведущим ADC1.

11.9. Парный режим АЦП

При наличии нескольких АЦП их можно парой запускать попеременно или одновременно в зависимости от битов DUALMOD [2:0] в регистре ADC1 CR1 как ведущий ADC1 и ведомый ADC2.

NB: Если в парном режиме преобразование надо запускать внешним сигналом, то извне надо запускать только ведущий, а ведомый программно, во избежание ложного запуска ведомого. Но внешний запуск нужно разрешать и ведущему и ведомому АЦП.

Есть шесть возможных режимов:

- Вставной одновременный
- Регулярный одновременный
- Быстрый чередующийся


- Медленный чередующихся
- Попеременный запуск
- Независимый

Их можно сочетать:

- Вставной одновременный + Регулярный одновременный
- Регулярный одновременный + Переменный запуск
- Вставной одновременный + Чередующийся

NB: В парном режиме для чтения данных ведомого из регистра данных ведомого надо установить бит **DMA** даже если он не используется для передачи данных регулярного канала.

Блок-схема парного режима(1)



- 1. Внешний запуск АDC2 здесь не указан.
- 2. В некоторых парных режимах регистр данных ADC1 содержит данные и ADC1 и ADC2 в 32-х битах.

11.9.1. Вставной одновременный режим


Внешний сигнал запуска подаётся через мультиплексор вставной группы ADC1 (биты JEXTSEL[2:0] в регистр ADC1 CR2). Одновременно запуск поступает и на ADC2.

NB: Не преобразуйте один канал на двух АЦП (тогда времена выборки не совпадают). По концу преобразования на ADC1 или ADC2:

- Результаты пишутся в регистры ADC JDRx обоих АЦП.
- При получении обоих результатов генерируется прерывание **JEOC** (если разрешено в одном из АЦП).

NB: Времена выборки обоих каналов обоих АЦП должны совпадать.

Одновременный вставной режим на 4 каналах.



11.9.2. Регулярный одновременный режим


Внешний сигнал запуска подаётся через мультиплексор регулярной группы ADC1 (биты EXTSEL [2:0] в регистр ADC1 CR2). Одновременно запуск поступает и на ADC2.

NB: Не преобразуйте один канал на двух АЦП (тогда времена выборки не совпадают). По концу преобразования на ADC1 или ADC2:

- Генерируется запрос 32-бит DMA передачи (если стоит бит DMA) регистра ADC1_DR в SRAM с результатом ADC2 в старшем полуслове и ADC1 в младшем.
- При получении обоих результатов генерируется прерывание **EOC** (если разрешено в одном из АЦП).

NB: Времена выборки обоих каналов обоих АЦП должны совпадать.

Одновременный регулярный режим на 16 каналах.



11.9.3. Быстрый чередующийся режим

Этот режим предназначен только для регулярных групп (обычно один канал). Внешний сигнал запуска подаётся через мультиплексор регулярной группы ADC1. После запуска:


- ADC2 стартует немедленно
- ADC1 стартует после задержки в 7 тактов ADC.

Если в ADC1 и ADC2 стоит бит **CONT**, АЦП работают постоянно.

После генерации прерывания **EOC** в ADC1 (если разрешено битом **EOCIE**) ставится запрос 32-бит DMA передачи (если стоит бит DMA) регистра ADC1_DR в SRAM с результатом ADC2 в старшем полуслове и ADC1 в младшем.

NB: Максимально разрешённое время выборки составляет меньше 7 тактов ADCCLK во избежание перекрытия фаз выборки ADC1 и ADC2 при работе с одним каналом.

Постоянный быстрый чередующийся режим с 1 каналом



11.9.4. Медленный чередующийся режим

Этот режим предназначен только для регулярных групп (обычно один канал). Внешний сигнал запуска подаётся через мультиплексор регулярной группы ADC1. После запуска:

- ADC2 стартует немедленно
- ADC1 стартует после задержки в 14 тактов ADC.
- ADC2 стартует после второй задержки в 14 тактов ADC и так далее

NB: Максимально разрешённое время выборки составляет меньше 14 тактов ADCCLK во избежание перекрытия со следующим преобразованием.

Прерывание **EOC** генерируется ADC1 (если разрешено битом **EOCIE**), генерируется запрос 32-бит DMA передачи (если стоит бит DMA) регистра ADC1_DR в SRAM с результатом ADC2 в старшем полуслове и ADC1 в младшем.


После генерации прерывания **EOC** в ADC1 (если разрешено битом **EOCIE**) ставится запрос 32-бит DMA передачи (если стоит бит DMA) регистра ADC1_DR в SRAM с результатом ADC2 в старшем полуслове и ADC1 в младшем.

ADC2 автоматически стартует после 28 тактов ADC.

Бит **CONT** ставить нельзя.

NB: В чередующихся режимах появление внешнего запуска вставных каналов преступно.

Медленный чередующийся режим с 1 каналом



11.9.5. Режим попеременного запуска


Этот режим предназначен только для вставных групп (обычно один канал). Внешний сигнал запуска подаётся через мультиплексор вставной группы ADC1. После запуска:

- После первого запуска ADC1 преобразует все каналы своей вставной группы.
- После второго запуска ADC2 преобразует все каналы своей вставной группы.
- И так далее.

Прерывание JEOC, если разрешено, генерируется после обработки всей вставной группы ADC1. Прерывание JEOC, если разрешено, генерируется после обработки всей вставной группы ADC2.

Следующий сигнал запуска после завершения обеих групп возобновляет обработку вставных каналов с ADC1.

Попеременный режим с вставными группами на каждом АЦП




В прерывном вставном режиме обоих АЦП:

- После первого запуска ADC1 преобразует первый канал своей вставной группы.
- После второго запуска ADC2 преобразует первый канал своей вставной группы.
- И так далее.

Прерывание **JEOC**, если разрешено, генерируется после обработки всей вставной группы ADC1. Прерывание **JEOC**, если разрешено, генерируется после обработки всей вставной группы ADC2.

Следующий сигнал запуска после завершения обеих групп возобновляет обработку вставных каналов с ADC1.

Попеременный прерывный режим с вставными группами по 4 на каждом АЦП



11.9.6. Независимый режим

Тут оба АЦП работают раздельно, без всякой синхронизации.

11.9.7. Комбинированный регулярно/вставной одновременный режим

Есть возможность прерывать одновременное преобразование регулярной группы одновременным преобразованием вставной.

NB: В этом режиме время выборки одновременно обрабатываемых на ACD1 и ADC2 каналов должно точно совпадать.


11.9.8. Регулярный одновременный + Попеременный режим

Есть возможность прерывать одновременное преобразование регулярной группы запуском попеременного преобразования вставной.

Попеременное вставное преобразование начинается сразу после сигнала запуска. Если регулярное преобразование уже работает, то оно останавливается на обоих каналах (ведущем и ведомом) и синхронно восстанавливается после завершения вставной группы.


NB: В этом режиме время выборки одновременно обрабатываемых на ACD1 и ADC2 каналов должно точно совпадать.

Попеременный + Регулярный одновременный



Сигнал запуска, пришедший во время обработки вставной последовательности, прервавшей регулярную, игнорируется. На следующей картинке игнорируется второй запуск.

Запуск во время обработки вставной группы




11.9.9. Вставной одновременный + Чередующийся режим

Есть возможность прерывать чередующееся преобразование запуском вставной. Восстанавливается оно после завершения вставной последовательности.

NB: Если предделитель тактов ADC равен 4, то в чередующемся режиме равномерное распределение времён выборки не восстанавливается: 8 и 6 тактов ADC вместо 7 с последующими 7 тактами.

Чередующийся режим одного канала и вставной СН11 и СН12




11.10. Датчик температуры

Встроенный датчик температуры подключён к входному каналу ADCx_IN16. Рекомендуемое время выборки равно 17.1 µs.

NB: Бит TSVREFE разрешает оба внутренних канала: ADCx_IN16 (датчик температуры) и ADCx_IN17 (V_{REFINT}).

Выходное напряжение датчика температуры линейно температуре. Смещение этой линии зависит от кристалла и может достигать 45 °C. Так что им можно поглядывать на колебания температуры, а точно измерять температуру нужно внешним датчиком.

Блок-схема датчика температуры и V_{REFINT}



Чтение температуры

Надо:

- 1. Выбрать канал ADCx IN16.
- 2. Выбрать время выборки 17.1 µs
- 3. Установить бит TSVREFE в регистре ADC CR2 для включения датчика.
- 4. Запустить АЦП битом ADON (или снаружи).
- 5. Прочитать данные V_{SENSE} из регистра АЦП
- 6. Получить температуру по формуле:

$$T (^{\circ}C) = \{(V_{25} - VS_{ENSE}) / Avg_Slope\} + 25.$$

где,

 V_{25} = значение V_{SENSE} для 25° С и

Avg Slope = Средний наклон кривой температуры (в $mV/^{\circ}C$ или $\mu V/^{\circ}C$).

Действительные значения V_{25} and Avg_Slope см. в Электрических характеристиках.

 ${f NB}$: Для уменьшения задержки включения ${f V}_{\sf SENSE}$ и АЦП биты ADON и TSVREFE нужно ставить одновременно.

11.11. Прерывания АЦП

Разрешённые прерывания генерируются для конца преобразования групп и аналогового сторожа.

NB: Прерывания ADC1 и ADC2 имеют один вектор, а ADC3 отдельный вектор.

В регистре ADC SR есть не связанные с прерываниями флаги:

- **JSTRT** (Старт преобразования вставных групп)
- **STRT** (Старт преобразования регулярных групп)

Таблица 71. Прерывания АЦП.

Прерывание	Флаг	Бит разрешения
Конец преобразования регулярной группы	EOC	EOCIE
Конец преобразования вставной группы	JEOC	JEOCIE
Бит статуса Аналогового сторожа встал	AWD	AWDIE

11.12. Регистры АЦП

Доступны только словами.

11.12.1.Регистр состояния АЦП (ADC_SR)

Смещение адреса: 0x00 По сбросу: 0x0000 0000

3	1 30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
15	5 14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
					Reserve	nd.					STRT	JSTRT	JEOC	EOC	AWD
					neserve	;u					rc_w0	rc_w0	rc_w0	rc_w0	rc_w0

– <u>Биты 31:5</u>
 Резерв, не трогать.

— <u>Бит 4</u> **STRT:** Флаг старта регулярных каналов.

Ставится аппаратно, снимается программно записью 0.

0: Не стартовали 1: Стартовали

— <u>Бит 3</u> **JSTRT:** Флаг старта вставных каналов.

Ставится аппаратно, снимается программно записью 0.

0: Не стартовали

1: Стартовали

— <u>Бит 2</u> **JEOC:** Конец преобразования вставных каналов.

Ставится аппаратно, снимается программно записью 0.

0: Нет конца1: Есть конец

— <u>Бит 1</u> **ЕОС:** Конец преобразования.

Ставится аппаратно, снимается программно записью 0.

0: Нет конца1: Есть конец

Бит 0 AWD: Флаг аналогового сторожа.

Ставится аппаратно, снимается программно записью 0.

0: Не случалось 1: Случилось

11.12.2.Регистр 1 управления АЦП (ADC_CR1)

Смещение адреса: 0x04 По сбросу: 0x0000 0000

		,																
31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16			
			Res	served				AWDE N	JAWDE N	Rese	erved		DUALMOD[3:0]					
								rw	rw			rw	rw	rw	rw			
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0			
DIS	SCNUM[2	2:0]	JDISCE N	DISC EN	JAUTO	AWD SGL	SCAN	JEOC IE	AWDIE	E EOCIE AWDCH[4:0]								
rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw			

– <u>Биты 31:24</u>
 Резерв, не трогать.

– <u>Бит 23</u>
 AWDEN: Разрешение сторожа для регулярных каналов.

Ставится и снимается программно.

0: Нельзя1: Можно

— <u>Бит 22</u> **JAWDEN:** Разрешение сторожа для вставных каналов.

Ставится и снимается программно.

0: Нельзя

1: Можно

– <u>Биты 21:20</u>
 Резерв, не трогать.

— <u>Биты 19:16</u> **DUALMOD[3:0**]: Выбор парного режима.

Ставится и снимается программно.

0000: Независимый режим.

0001: Регулярный одновременный + Вставной одновременный.

0010: Регулярный одновременный + Попеременный запуск.

0011: Вставной одновременный + Быстрый чередующийся.

0100: Вставной одновременный + Медленный чередующийся.

0101: Вставной одновременный

0110: Регулярный одновременный

0111: Быстрый чередующийся

1000: Медленный чередующийся

1001: Попеременный запуск

NB: В ADC2 и ADC3 это резерв.

В парном режиме изменение конфигурации каналов запускает их от начала, что может привести к потере синхронизации. Так что парный режим надо предварительно отключить.

— <u>Биты 15:13</u> **DISCNUM[2:0]**: Счётчик каналов Прерывного режима

Ставится и снимается программно.

000: 1 канал 001: 2 канала

.....

111: 8 каналов

– <u>Бит 12</u>
 JDISCEN: Прерывный режим вставных каналов

Ставится и снимается программно.

0: Нельзя1: Можно

— <u>Бит 11</u> **DISCEN**: Прерывный режим регулярных каналов.

Ставится и снимается программно.

0: Нельзя1: Можно

— <u>Бит 10</u> **JAUTO**: Автоматическая обработка вставной группы.

Ставится и снимается программно.

0: Нельзя1: Можно

— <u>Бит 9</u> **AWDSGL:** Разрешение сторожа для всех или одного канала из битов AWDCH[4:0].

Ставится и снимается программно.

0: Все каналы

1: Один канал

— <u>Бит 8</u> **SCAN:** Режим Сканирования каналов из регистров ADC_SQRx или ADC_JSQRx.

Ставится и снимается программно.

0: Нельзя

1: Можно

NB: Разрешённое (битами EOCIE или JEOCIE) прерывание EOC или JEOC возникает только после обработки последнего канала последовательности.

— <u>Бит 7</u> **JEOCIE**: Разрешение прерывания вставных каналов по флагу JEOC.

Ставится и снимается программно.

0: Нельзя

1: Можно

— <u>Бит 6</u> **AWDIE**: Разрешение прерывания Аналогового сторожа.

Ставится и снимается программно.

0: Нельзя1: Можно

— <u>Бит 5</u> **EOCIE:** Разрешение прерывания для EOC.

Ставится и снимается программно.

0: Нельзя1: Можно

— <u>Биты 4:0</u> **AWDCH[4:0]:** Выбор каналов АЦП для Аналогового сторожа.

Ставится и снимается программно.

00000: Канал 0 00001: Канал 1

. . . .

01111: Канал 15 10000: Канал 16 10001: Канал 17

Остальные значения в резерве.

NB: Каналы 16 и 17 в ADC1 внутренне подключены к датчику температуры и V_{REFINT}.

Каналы 16 и 17 в ADC2 внутренне подключены к V_{SS} . Каналы 9, 14, 15, 16 и 17 в ADC3 подключены к V_{SS} .

11.12.3.Регистр 2 управления АЦП (ADC_CR2)

Смещение адреса: 0x08 По сбросу: 0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
			Res	served				TSVRE FE	SWSTA RT	JSWST ART	EXTTR IG	E	XTSEL[2:	0]	Res.
								rw	rw	rw	rw	rw	rw	rw	
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
JEXTT RIG	JE	XTSEL[2	::0]	ALIGN	Rese	erved	DMA		Reserved			RST CAL	CAL	CONT	ADON
rw	rw	rw	rw	rw	Re	es.	rw					rw	rw	rw	rw

– <u>Биты 31:24</u>
 Резерв, не трогать.

— <u>Бит 23</u> **TSVREFE**: Разрешение датчика температуры и V_{REFINT}.

Ставится и снимается программно.

0: Нельзя1: Можно

– <u>Бит 22</u>
 SWSTART: Старт обработки группы регулярных каналов

Ставится программно, снимается аппаратно сразу после программного запуска, выбранного в битах EXTSEL[2:0].

0: Сброшено

1: Запуск

— <u>Бит 21</u> **JSWSTART:** Старт обработки группы вставных каналов

Ставится программно, снимается аппаратно сразу после программного запуска, выбранного в битах JEXTSEL[2:0].

0: Сброшено

1: Запуск

— <u>Бит 20</u> **EXTTRIG:** Разрешение внешнего запуска регулярных каналов.

Ставится и снимается программно.

0: Нельзя

1: Можно

— <u>Биты 19:17</u> **EXTSEL[2:0]** Выбор внешнего сигнала запуска обработки регулярных групп

Пишется программно.

Для ADC1 и ADC2:

000: Timer 1 CC1 001: Timer 1 CC2

```
010: Timer 1 CC3
     011: Timer 2 CC2
     100: Timer 3 TRGO
     101: Timer 4 CC4
     110: EXTI line 11/TIM8_TRGO (TIM8_TRGO есть только в устройствах высокой и XL- плотности)
     111: SWSTART
  Для ADC3:
     000: Timer 3 CC1
     001: Timer 2 CC3
     010: Timer 1 CC3
     011: Timer 8 CC1
     100: Timer 8 TRGO
     101: Timer 5 CC1
     110: Timer 5 CC3
     111: SWSTART
— Бит 16
                  Резерв, не трогать.
— Бит 15
                  JEXTTRIG: Разрешение внешнего запуска вставных каналов.
  Ставится и снимается программно.
     0: Нельзя
     1: Можно
— Биты 14:12
                  JEXTSEL[2:0] Выбор внешнего сигнала запуска обработки вставных групп
  Пишется программно.
  Для ADC1 и ADC2:
     000: Timer 1 TRGO
     001: Timer 1 CC4
     010: Timer 2 TRGO
     011: Timer 2 CC1
     100: Timer 3 CC4
     101: Timer 4 TRGO
     110: EXTI line15/TIM8_CC4 (TIM8_CC4 есть только в устройствах высокой и XL- плотности)
     111: JSWSTART
  Для ADC3:
     000: Timer 1 TRGO
     001: Timer 1 CC4
     010: Timer 4 CC3
     011: Timer 8 CC2
     100: Timer 8 CC4
     101: Timer 5 TRGO
     110: Timer 5 CC4
     111: JSWSTART
— Бит 11
                  ALIGN: Выравнивание результата.
  Ставится и снимается программно.
     0: Вправо
     1: Влево
— Биты 10:9
                  Резерв, не трогать.
                  DMA: Режим ПДП.
— Бит 8
  Ставится и снимается программно.
     0: Нельзя
     1: Можно
  NB: Только для ADC1 и ADC3.
— Биты 7:4
                  Резерв, не трогать.
     0: Нельзя
     1: Можно
```

— <u>Бит 3</u> **RSTCAL**: Сброс калибровки.

Ставится программно, снимается аппаратно после инициализации регистров калибровки.

- 0: Инициализированы
- 1: Инициализация регистров калибровки

NB: Установка RSTCAL во время преобразования добавляет такты для очистки регистров калибровки.

– <u>Бит 2</u>
 САL: Запуск калибровки АЦП.

Ставится программно, снимается аппаратно после завершения калибровки.

- 0: Калибровка завершена
- 1: Разрешить калибровку
- <u>Бит 1</u>
 СОИМТ: Разрешение непрерывного преобразования.

Ставится и снимается программно. Снятие бита останавливает непрерывное преобразование.

- 0: Однократное преобразование
- 1: Непрерывное преобразование
- <u>Бит 0</u> **ADON:** Вкл./Выкл. АЦП.

Ставится и снимается программно.

Запись 1 при стоящем 0 включает питание АЦП.

Запись 1 при стоящей 1 запускает преобразование. Между включением и запуском нужно выдержать паузу t_{STAB}.

- 0: Выключает преобразование/калибровку и выключает питание АЦП.
- 1: Включает АЦП или запускает прерывание

NB: Если одновременно с ADON изменяется любой другой бит, то преобразование не запускается. Это защита от дурака.

11.12.4.Регистр 1 времени выборки АЦП (ADC_SMPR1)

Смещение адреса: 0x0C По сбросу: 0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	
			Pos	erved				S	SMP17[2:0	0]	5	SMP16[2:0	O] SMP15[2:1]			
			I/G2	erveu				rw	rw	rw	rw	rw	rw	rw	rw	
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0	
SMP 15_0	1 SMP1419:01 1 SMP1319:01 1				S	SMP12[2:0)]	SMP11[2:0]			8	SMP10[2:0)]			
rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	

- Биты 31:24 Резерв, не трогать.
- Биты 19:16 **SMPx[2:0]**: Время выборки канала **x**.

Ставится и снимается программно. Во время цикла выборки эти биты изменять нельзя.

000: 1.5 такта 001: 7.5 тактов 010: 13.5 тактов 011: 28.5 тактов 100: 41.5 такт 101: 55.5 тактов 110: 71.5 такт 111: 239.5 тактов

NB: Каналы 16 и 17 в ADC1 внутренне подключены к датчику температуры и V_{REFINT}.

Каналы 16 и 17 в ADC2 внутренне подключены к V_{SS} . Каналы 9, 14, 15, 16 и 17 в ADC3 подключены к V_{SS} .

11.12.5.Регистр 2 времени выборки АЦП (ADC_SMPR2)

Смещение адреса: 0x10 По сбросу: 0x0000 0000

31	30	29	28	21	26	25	24	23	22	21	20	19	18	17	16	
Reserved		SMP9[2:0]				SMP8[2:0]	;	SMP7[2:0]	,	SMP6[2:0]	SMP5[2:1]		
Re	es.	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0	
SMP 5_0	SMP4[2:0]				SMP3[2:0]			SMP2[2:0]		SMP1[2:0]			SMP0[2:0]			
rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	

– <u>Биты 31:24</u>
 Резерв, не трогать.

— <u>Биты 19:16</u> **SMPx[2:0]**: Время выборки канала **х**.

Ставится и снимается программно. Во время цикла выборки эти биты изменять нельзя.

000: 1.5 такта 001: 7.5 тактов 010: 13.5 тактов 011: 28.5 тактов 100: 41.5 такт 101: 55.5 тактов 110: 71.5 такт 111: 239.5 тактов

NB: Канал 9 в ADC3 подключен к V_{SS}.

11.12.6.Смещение данных вставных каналов АЦП (ADC_JOFRx) (x=1..4)

Смещение адреса: 0х14 - 0х20

По сбросу: 0х0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
	Reserved														
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
JOFFSETx[11:0]															
	Rese	erveu		rw											

– <u>Биты 31:12</u>
 Резерв, не трогать.

— <u>Биты 11:0</u> **JOFFSETx[11:0]**: Смещение данных вставного канала х

Пишется программно. Вычитается из результата преобразования вставных каналов, итог пишется в регистр ADC_JDRx.

11.12.7.Верхний порог аналогового сторожа (ADC_HTR)

Смещение адреса: 0x24 По сбросу: 0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
							Res	served							
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
	Decembed								НТ[11:0]					
	Reserved			rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw

– <u>Биты 31:12</u>
 Резерв, не трогать.

– <u>Биты 11:0</u>
 НТ[11:0]: Верхний порог аналогового сторожа

Пишется программно.

NB: Писать можно во время цикла преобразования АЦП. Значение начнёт действовать после завершения следующего преобразования. Запись делается с задержкой, что может создать неопределённость в начало работы нового значения.

11.12.8.Нижний порог аналогового сторожа (ADC_LTR)

Смещение адреса: 0x28 По сбросу: 0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
							Res	served							
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
									LT[11:0]					
	Reserved			rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw

- <u>Биты 31:12</u>
 Резерв, не трогать.
- <u>Биты 11:0</u> **LT[11:0]:** Нижний порог аналогового сторожа

Пишется программно.

NB: Писать можно во время цикла преобразования АЦП. Значение начнёт действовать после завершения следующего преобразования. Запись делается с задержкой, что может создать неопределённость в начало работы нового значения.

11.12.9.Регистр 1 регулярной последовательности (ADC_SQR1)

Смещение адреса: 0x2C По сбросу: 0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
			Rese	nved					L[3	3:0]			SQ1	6[4:1]	
			11030	ii veu				rw	rw	rw	rw	rw	rw	rw	rw
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
SQ16_0	SQ16_0 SQ15[4:0]							SQ14[4:0]]				SQ13[4:0]	
rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw

- <u>Биты 31:24</u>
 Резерв, не трогать.
- <u>Биты 23:20</u> **L[3:0]**. Длина регулярной последовательности.

Пишется программно.

- Биты 19:15
- Биты 14:10
- <u>Биты 9:5</u>
- <u>Биты 4:0</u> **SQx[4:0]:** Номер аналогового канала (0-17) на месте **x** (x=16-13) последовательности. Пишется программно.

11.12.10.Регистр 2 регулярной последовательности (ADC_SQR2)

Смещение адреса: 0x30 По сбросу: 0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Rese	arvod			SQ12[4:0]				SQ11[4:0]				SQ1	0[4:1]	
Rese	erveu	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
SQ10_ 0	- SQ9[4:0]							SQ8[4:0]					SQ7[4:0]		
rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw

- <u>Биты 31:30</u>
 Резерв, не трогать.
- Биты 29:25
- Биты 24:20
- Биты 19:15
- Биты 14:10
- Биты 9:5
- <u>Биты 4:0</u> **SQx[4:0]:** Номер аналогового канала (0-17) на месте **x** (x=12-7) последовательности. Пишется программно.

11.12.11.Регистр 3 регулярной последовательности (ADC_SQR3)

Смещение адреса: 0x34 По сбросу: 0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Rese	orvod			SQ6[4:0]					SQ5[4:0]				SQ4	[4:1]	
Rese	erveu	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
SQ4_0	SQ3[4:0]							SQ2[4:0]					SQ1[4:0]		
rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw

- Биты 31:30 Резерв, не трогать.
- Биты 29:25
- Биты 24:20
- Биты 19:15
- Биты 14:10
- Биты 9:5
- Биты 4:0 SQx[4:0]: Номер аналогового канала (0-17) на месте x (x=6-1) последовательности. Пишется программно.

11.12.12.Регистр вставной последовательности (ADC_JSQR)

Смещение адреса: 0х38 По сбросу: 0х0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
				Dace	erved					JL[1:0]		JSQ4	4[4:1]	
				I/C3	erveu					rw	rw	rw	rw	rw	rw
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
JSQ4_0	JSQ4_0 JSQ3[4:0]						,	JSQ2[4:0]]				JSQ1[4:0]	
rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw

- <u>Биты 31:22</u> Резерв, не трогать.
- Биты 21:20 **JL[2:0]**. Длина вставной последовательности.

Пишется программно.

00: 1 преобразование 01: 2 преобразования 10: 3 преобразования 11: 4 преобразования

- **JSQ4[4:0**]: Номер аналогового канала (0..17) 4-го преобразования (при JL[1:0]=3)⁽¹⁾ — <u>Биты 19:15</u> Пишется программно.
- **JSQ3[4:0]**: Зе преобразование (при JL[1:0]=3) — Биты 14:10 — Биты 9:5 **JSQ2[4:0]**: 2е преобразование (при JL[1:0]=3)
- Биты 4:0 **JSQ1[4:0]**: 1е преобразование (при JL[1:0]=3).
- 1. При JL=3 (4 канала) порядок обработки такой: JSQ1[4:0] >> JSQ2[4:0] >> JSQ3[4:0] >> JSQ4[4:0]

При JL=2 (3 канала) порядок обработки такой: JSQ2[4:0] >> JSQ3[4:0] >> JSQ4[4:0]

При JL=1 (2 канала) порядок обработки такой: JSQ3[4:0] >> JSQ4[4:0]

При JL=0 (1 канал) преобразуется только канал JSQ4[4:0]

11.12.13.Регистры х данных вставных каналов (ADC_JDRx) (x=1..4)

Смещение адреса: 0х3С - 0х48

По сбросу: 0х0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
	Reserved														
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
	JDATA[15:0]														
r	r	r	r	r	r	r	r	r	r	r	r	r	r	r	r

- Биты 31:16 Резерв, не трогать.
- Биты 15:0 **JDATA[15:0]**. Выравненные влево или вправо данные вставного канала. Только чтение.

11.12.14.Регистр данных регулярных каналов (ADC_DR)

Смещение адреса: 0x4C По сбросу: 0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
	ADC2DATA[15:0]														
r	r	r	r	r	r	r	r	r	r	r	r	r	r	r	r
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
	DATA[15:0]														
r	r	r	r	r	r	r	r	r	r	r	r	r	r	r	r

— <u>Биты 31:16</u> **ADC2DATA[15:0]:** Данные регулярного канала ADC2.

Только чтение.

В парном режиме с ADC1 содержит данные регулярного канала ADC2.

В ADC2 и ADC3 не используются.

— <u>Биты 15:0</u> **DATA[15:0]**: Выравненные влево или вправо регулярные данные Только чтение.

11.12.15.Карта регистров АЦП

	İ	
0x00	ADC_SR	STRIT USTRIT SEE SEE SEE SEE SEE SEE SEE SEE SEE SE
	Reset value	
0x04	ADC_CR1	Reserved Reserved DISC NUM [2:0] DIS
	Reset value	
0x08	ADC_CR2	15VHEFE 15VH
	Reset value	
0x0C	ADC_SMPR1	Sample time bits SMPx_x
	Reset value	
0x10	ADC_SMPR2	Sample time bits SMPx_x
	Reset value	<u> </u>
0x14	ADC_JOFR1	JOFFSET1[11:0]
	Reset value	
0x18	ADC_JOFR2	Reserved JOFFSET2[11:0]
	Reset value	
0x1C	ADC_JOFR3	Reserved JOFFSET3[11:0]
	Reset value	
0x20	ADC_JOFR4	JOFFSET4[11:0]
	Reset value	
0x24	ADC_HTR	HT[11:0]
	Reset value	
0x28	ADC_LTR	LT[11:0]
	Reset value	
0x2C	ADC_SQR1	Reserved L[3:0] SQ16[4:0] 16th conversion in regular regular sequence bits SQ15[4:0] 15th conversion in regular regular sequence bits sequence bits sequence bits
	Reset value	

$\overline{}$										_		• •			
			SQ12[4:0] 12th	SQ11[4:0		SQ10[4:0] 10			4:0] 9th		SQ8[4:			Q7[4:0	
	ADC_SQR2	,eq	conversion in	conversi		conversion i	n	conve		า	convers		co	nvers	
0x30	ADO_OGNE	e C	regular	regula		regular			ıular 		regu			regul	
		Reserved	sequence bits	sequence	e bits	sequence bi	ts	seque	nce bit	s	sequenc	ce bits	se	quenc	e bits
	Reset value		0 0 0 0 0 0	0 0 0	0 0	0 0 0 0	0	0 0	0 0	0	0 0 0	0 0	0	0 0	0 0
			SQ6[4:0] 6th	SQ5[4:0] 5th	SQ4[4:0] 4tl	n	SQ3[4	1:0] 3rd	t	SQ2[4:0)] 2nd	S	Q1[4:0	0] 1st
	ADC SQR3	pe	conversion in	conversion	on in	conversion i	n	conve		n	convers		со	nversi	
0x34	ADO_3Q113	ΘĽ	regular	regula		regular			Jular		regu			regul	
		Reserved	sequence bits	sequence	e bits	sequence bi	ts	seque	nce bit	s	sequenc	ce bits	se	quenc	e bits
	Reset value	ш.	010101010	010101	010	0101010	0	0 1 0 1	010	0	01010	1010	0.1	0 1 0	1010
	11000114140		19191919		٠٠٠		<u> </u>						<u> </u>		
						JSQ4[4:0] 41		JSQ3[JSQ2[4:			Q1[4:	
	ADC_JSQR				JL[1:	conversion i injected	n	conve	rsion ii cted	1	convers			nversi iniect	
0x38			Reserved		0]	sequence bi	te	seque			sequend			ınjeci quenc	
						sequence bi	ıs	seque	ice bit	3	sequent	Je Dita	300	quenc	e bits
	Reset value				0 0	0 0 0 0	0	0 0	0 0	0	0 0 0	0 0	0	0 0	0 0
	ADC IDD1										ID ATA [41	01			
0x3C	ADC_JDR1		F	Reserved							JDATA[15	5:0]			
	Reset value	ļ						0.10.	010	Λ.	01010	1010	101	010	1010
	neset value						0	0 0	0 0	0	0 0 0	0 0	0	0 0	0 0
	ADC JDR2										JDATA[15	5:01			
0x40	ADO_ODITE		F	Reserved							יוןאלטט	5.0]			
	Reset value						ОТ	0 1 0 1	0 1 0	0 1	0 0 0	1010	101	0 0	1010
							Ĭ.	- -			- - -	- -	Ľ		- -
	ADC JDR3		_								JDATA[15	5:01			
0x44	_		F	Reserved							•	•			
	Reset value						0	0 0	0 0	0	0 0 0	0 0	0	0 0	0 0
										1					<u> </u>
0x48	ADC_JDR4			Reserved							JDATA[15	5:0]			
0.40			'	iesei veu											
	Reset value						0	0 0	0 0	0	0 0 0	0 0	0	0 0	0 0
	4D0 DD			OD ATA (4 = 0	,					_		A [4 E . C]	•		•
0x4C	ADC_DR		ADC	2DATA[15:0]					He	gular DAT	A[15:0]			
		0.10			0.1.0		١,			Α.	^ + ^ + 				
	Reset value	0 0	0 0 0 0 0	0 0 0	0 0	0 0 0 0	0	0 0	0 0	0	0 0 0	0 0	0	0 0	0 0

12. Цифро-аналоговый преобразователь (DAC)


12.1. Введение в ЦАП

ЦАП можно включать в 8- или 12-бит режим и использовать совместно с ПДП. В 12-бит режиме данные могут быть выравненными влево или вправо. ЦАП имеет два канала со своими конверторами. В парном режиме преобразование может выполняться независимо или одновременно, когда оба канала группируются вместе для синхронного обновления операции. Ножка опорного напряжения $V_{\text{REF}+}$ общая для АЦП и ЦАП.

12.2. Основные свойства ЦАП

- Два конвертора ЦАП со своими выходными каналами
- Правое или левое выравнивание данных в 12-бит режиме
- Возможность синхронного обновления
- Генерация шумоподобного сигнала
- Генерация треугольного сигнала
- Независимое или одновременное парное преобразование
- Возможность ПДП для обоих каналов
- Внешний запуск преобразования
- Вход опорного напряжения V_{REF+}

Блок-схема ЦАП.



1. В сетевых устройствах ножка TIM8_TRGO заменена на TIM3_TRGO.

Имя	Тип	Заметки
V _{REF+}	Опорное напряжение	2.4 V ≤V _{REF+} ≤V _{DDA} (3.3 V)
V_{DDA}	Аналоговое питание	Аналоговое питание
Vssa	Аналоговая земля	Аналоговая земля
DAC_OUTx	Аналоговый выход	Аналоговый выход

NB. После включения канала ЦАП к его выходу (DAC_OUTx) автоматически подключается соответствующая ножка GPIO (PA4 или PA5). Во избежание паразитных утечек ножки PA4 или PA5 нужно включить в аналоговый режим (AIN).

12.3. Основные свойства ЦАП

12.3.1. Включение канала ЦАП

Каналы ЦАП включаются раздельно битами ENx в регистре DAC_CR. Разрешается канал по истечении времени запуска t_{WAKEUP} .

NB: Бит **ENx** включает только аналоговую часть канала (DAC channelx), цифровой интерфейс включён даже при снятом бите **ENx**.

12.3.2. Включение выходных буферов ЦАП

Для уменьшения выходного сопротивления и ради прямого управления внешней нагрузкой имеются два выходных буфера, которые включаются битами BOFFx в регистре DAC_CR.


12.3.3. Формат данных ЦАП

В зависимости от режима данные надо писать в определённые регистры:

- В одиночном режиме канала DAC channelx:
- 8-бит правое выравнивание: данные пишутся в биты DAC_DHR8Rx[7:0], хранятся в DHRx[11:4]
- 12-бит левое выравнивание: данные пишутся в биты DAC_DHR12Lx[15:4], хранятся в DHRx[11:0]
- 12-бит правое выравнивание: данные пишутся в биты DAC_DHR12Rx[11:0], хранятся в DHRx[11:0]

Данные из регистров DAC_DHRууух сдвигаются и пишутся в регистры DHRх. Регистры DHRх пишутся в регистры DORх программно или по внешнему сигналу.


Данные в одиночном режиме



- В парном режиме каналов DAC:
- 8-бит правое выравнивание: DAC channel1 пишется в биты DAC_DHR8RD [7:0] (хранится в DHR1[11:4]), DAC channel2 пишется в биты DAC_DHR8RD [15:8] (хранится в DHR2[11:4])
- 12-бит левое выравнивание: DAC channel1 пишется в биты DAC_DHR12LD [15:4] (хранится в DHR1[11:0]), DAC channel2 пишется в биты DAC_DHR12LD [31:20] (хранится в DHR2[11:0])
- 12-бит правое выравнивание: DAC channel1 пишется в биты DAC_DHR12RD [11:0] (хранится в DHR1[11:0]), DAC channel2 пишется в биты DAC_DHR12LD [27:16] (хранится в DHR2[11:0])

Данные из регистра DAC_DHRуууD сдвигаются и пишутся в регистры DHR1 и DHR2. Регистры DHR1 и DHR2 пишутся в регистры DOR1 и DOR2 программно или по внешнему сигналу.

Данные в парном режиме




12.3.4. Преобразование ЦАП

Peructpы DAC_DORx напрямую недоступны и писать для DAC channelx нужно через регистр DAC_DHRx (в DAC_DHR8Rx, DAC_DHR12Lx, DAC_DHR12Rx, DAC_DHR8RD, DAC_DHR12LD или DAC_DHR12LD).

Регистр DAC_DHR х автоматически передаётся в регистр DAC_DOR х через один цикл APB1, если не выбран аппаратный запуск (бит TEN х в регистре DAC_CR сброшен). Но, при аппаратном запуске (бит TEN х в регистре DAC_CR) и появлении сигнала запуска данные передаются на три такта APB1 позже.

После перезаписи DAC_DHRx в DAC_DORx аналоговый сигнал появляется через t_{SETTLING}, зависящее от напряжения питания и выходного напряжения.

Временная диаграмма с выключенным запуском TEN=0



12.3.5. Выходное напряжение ЦАП

Преобразование между 0 и V_{REF+} линейное. Выходное напряжение вычисляется по формуле:

DACoutput =
$$V_{REF} \times \frac{DOR}{4096}$$

12.3.6. Выбор запуска ЦАП

При стоящем бите TENx источник запуска выбирается битами TSELx[2:0].

Таблица 74. Внешний запуск.

Источник	Тип	TSEL[2:0]
Timer 6 TRGO		000
Timer 3 TRGO в сетевых устройствах или Timer 8 TRGO в устройствах высокой и XL-плотности		001
Timer 7 TRGO	Встроенные таймеры	010
Timer 5 TRGO		011
Timer 2 TRGO		100
Timer 4 TRGO		101
EXTI line9	Внешняя линия	110
SWTRIG	Программный запуск	111

Через три цикла APB1 после появления переднего фронта сигнала TRGO от выбранного таймера или EXTI line 9 данные из регистра DAC DHRx передаются в регистр DAC DORx.

При программном запуске преобразование запускается сразу после установки бита SWTRIG. SWTRIG сбрасывается аппаратно сразу после записи DAC_DORx из регистра DAC_DHRx.

NB: Биты **TSELx**[2:0] нельзя менять при стоящем бите **ENx**.

Программный запуск занимает только один такт APB1 на передачу DAC_DHRx — DAC_DORx.

12.3.7. Запрос DMA

Для двух каналов ЦАП используются два канала ПДП.

Запрос DMA генерируется только при внешнем запуске (не программном) и установленном бите DMAENx. Затем значение регистра DAC DHRx передаётся в регистр DAC DORx.


В парном режиме, если установлены оба бита DMAENx, то генерируются два запроса DMA. Если нужен только один запрос DMA, то и ставить нужно один бит DMAENx. Так в парном режиме можно два канала DAC передавать одним каналом DMA по одному запросу.

Запросы DMA от АЦП не имеют очереди, так что поступивший внешний запуск при необслуженном предыдущем запросе обслужен не будет и ошибки не появится.

12.3.8. Генерация шума

Шумоподобный сигнал переменной амплитуды использует Регистр Сдвига с Линейной обратной связью (LFSR). Генератор шума DAC выбирается установкой WAVEx[1:0] в "01". Предзагруженное значение регистра LFSR равно 0xAAA. Этот регистр обновляется каждые три цикла APB1 после запуска следуя особому алгоритму.

Алгоритм вычисления LFSR.




Значение LFSR можно частично или полностью маскировать с помощью битов MAMPx [3:0] в регистре DAC_CR. Оно добавляется к регистру DAC_DHRx без переполнения и затем пересылается в регистр DAC DORx.

Если LFSR равен 0x0000, то в него вставляется '1' (антиблокировка).

Сбрасывается генератор LFSR сбросом битов WAVEx[1:0].

Программный запуск ЦАП с включённым LFSR.




NB. Запуск генератора шума нужно разрешать битом TENx в регистре DAC_CR.

12.3.9. Генерация треугольного сигнала


К постоянному или медленно меняющемуся выходному сигналу ЦАП можно добавлять треугольный сигнал малой амплитуды. Генератор треугольника выбирается записью "10" в WAVEx[1:0]. Амплитуда назначается с помощью битов MAMPx[3:0] в регистре DAC_CR. Внутренний реверсивный счётчик инкрементируется каждые три такта APB1 после каждого запуска. Его значение добавляется к регистру DAC_DHRx без переполнения и сумма пишется в DAC_DORx. Счётчик инкрементируется до максимальной амплитуды, заданной битами MAMPx[3:0] и затем инкрементируется до 0, затем снова инкрементируется и т. д.

Останавливается генератор сбросом битов WAVEx[1:0].

Генерация треугольника.



Программный запуск ЦАП с включённым генератором треугольника.



NB. Запуск генератора шума нужно разрешать битом TENx в регистре DAC_CR. Биты MAMPx[3:0] нужно писать до включение ЦАП, иначе их не изменить.

12.4. Парный режим ЦАП

12.4.1. Независимый запуск ЦАП без генераторов

Последовательность запуска:

- Разрешить запуск обоих ЦАП битами TEN1 and TEN2
- Выбрать разные источники запуска в битах TSEL1[2:0] и TSEL2[2:0]
- Записать парные данные каналов в нужный регистр DHR (DAC_DHR12RD, DAC_DHR12LD или DAC_DHR8RD)

Через три такта APB1 после сигнала запуска DAC channel1 регистр DHR1 пишется в DAC_DOR1. Через три такта APB1 после сигнала запуска DAC channel2 регистр DHR2 пишется в DAC_DOR2.

12.4.2. Независимый запуск ЦАП с одинаковым LFSR

Последовательность запуска:

- Разрешить запуск обоих ЦАП битами TEN1 and TEN2
- Выбрать разные источники запуска в битах TSEL1[2:0] и TSEL2[2:0]
- Записать "01" в биты WAVEx[1:0] обоих каналов и одинаковую маску LFSR в биты MAMPx[3:0]
- Записать парные данные каналов в нужный регистр DHR (DAC_DHR12RD, DAC_DHR12LD или DAC_DHR8RD)

Через три такта APB1 после сигнала запуска DAC channel1 счётчик LFSR1 прибавляется к регистру DHR1 и он пишется в DAC DOR1. LFSR1 обновляется.

Через три такта APB1 после сигнала запуска DAC channel2 счётчик LFSR2 прибавляется к регистру DHR2 и он пишется в DAC_DOR2. LFSR2 обновляется.

12.4.3. Независимый запуск ЦАП с разными LFSR

Последовательность запуска:

- Разрешить запуск обоих ЦАП битами TEN1 and TEN2
- Выбрать разные источники запуска в битах TSEL1[2:0] и TSEL2[2:0]
- Записать "01" в биты WAVEx[1:0] обоих каналов и разные маски LFSR в битах MAMP1[3:0]
 и MAMP2[3:0]
- Записать парные данные каналов в нужный регистр DHR (DAC_DHR12RD, DAC_DHR12LD или DAC_DHR8RD)

Через три такта APB1 после сигнала запуска DAC channel1 счётчик LFSR1 с маской из MAMP1[3:0] прибавляется к регистру DHR1 и он пишется в DAC_DOR1. LFSR1 обновляется.

Через три такта APB1 после сигнала запуска DAC channel2 счётчик LFSR2 с маской из MAMP2 [3:0] прибавляется к регистру DHR2 и он пишется в DAC DOR2. LFSR2 обновляется.

12.4.4. Независимый запуск ЦАП с одинаковым треугольным сигналом

Последовательность запуска:

- Разрешить запуск обоих ЦАП битами TEN1 and TEN2
- Выбрать разные источники запуска в битах TSEL1[2:0] и TSEL2[2:0]
- Записать "1х" в биты WAVEx[1:0] обоих каналов и одну максимальную амплитуду в биты MAMPx[3:0]
- Записать парные данные каналов в нужный регистр DHR (DAC_DHR12RD, DAC_DHR12LD или DAC_DHR8RD)

Через три такта APB1 после сигнала запуска DAC channel1 счётчик треугольника с одинаковой амплитудой прибавляется к регистру DHR1 и он пишется в DAC_DOR1. Счётчик обновляется.

Через три такта APB1 после сигнала запуска DAC channel2 счётчик треугольника с одинаковой амплитудой прибавляется к регистру DHR2 и он пишется в DAC DOR2. Счётчик обновляется.

12.4.5. Независимый запуск ЦАП с разным треугольным сигналом

Последовательность запуска:

- Разрешить запуск обоих ЦАП битами TEN1 and TEN2
- Выбрать разные источники запуска в битах TSEL1[2:0] и TSEL2[2:0]
- Записать "1x" в биты WAVEx[1:0] обоих каналов и разную максимальную амплитуду в биты MAMP1[3:0] и MAMP2[3:0]
- Записать парные данные каналов в нужный регистр DHR (DAC_DHR12RD, DAC_DHR12LD или DAC_DHR8RD)

Через три такта APB1 после сигнала запуска DAC channel1 счётчик треугольника с амплитудой из MAMP1[3:0] прибавляется к регистру DHR1 и он пишется в DAC DOR1. Счётчик обновляется.

Через три такта APB1 после сигнала запуска DAC channel2 счётчик треугольника с амплитудой из MAMP2 [3:0] прибавляется к регистру DHR2 и он пишется в DAC DOR2. Счётчик обновляется.

12.4.6. Одновременный программный запуск ЦАП

Последовательность запуска:

• Записать парные данные каналов в нужный регистр DHR (DAC_DHR12RD, DAC_DHR12LD или DAC_DHR8RD)

Через один такт APB1 регистры DHR1 и DHR2 пишутся в регистры DAC DOR1 и DAC DOR2.

12.4.7. Одновременный запуск ЦАП без генераторов

Последовательность запуска:

- Разрешить запуск обоих ЦАП битами TEN1 and TEN2
- Выбрать один источник запуска обоих каналов в битах TSEL1[2:0] и TSEL2[2:0]
- Записать парные данные каналов в нужный регистр DHR (DAC_DHR12RD, DAC_DHR12LD или DAC_DHR8RD)

Через три такта APB1 регистры DHR1 и DHR2 пишутся в регистры DAC DOR1 и DAC DOR2.

12.4.8. Одновременный запуск ЦАП с одинаковым LFSR

Последовательность запуска:

- Разрешить запуск обоих ЦАП битами TEN1 and TEN2
- Выбрать один источник запуска обоих каналов в битах TSEL1[2:0] и TSEL2[2:0]
- Записать "01" в биты WAVEx[1:0] обоих каналов и одинаковую маску LFSR в биты MAMPx[3:0]
- Записать парные данные каналов в нужный регистр DHR (DAC_DHR12RD, DAC_DHR12LD или DAC_DHR8RD)

Через три такта APB1 счётчик LFSR1 прибавляется к регистру DHR1 и он пишется в DAC_DOR1. LFSR1 обновляется. Одновременно счётчик LFSR2 прибавляется к регистру DHR2 и он пишется в DAC_DOR2. LFSR2 обновляется.

12.4.9. Одновременный запуск ЦАП с разными LFSR

Последовательность запуска:

- Разрешить запуск обоих ЦАП битами TEN1 and TEN2
- Выбрать один источник запуска обоих каналов в битах TSEL1 [2:0] и TSEL2 [2:0]
- Записать "01" в биты WAVEx[1:0] обоих каналов и разные маски LFSR в битах MAMP1[3:0] и MAMP2[3:0]
- Записать парные данные каналов в нужный регистр DHR (DAC_DHR12RD, DAC_DHR12LD или DAC_DHR8RD)

Через три такта APB1 после сигнала запуска счётчик LFSR1 с маской из MAMP1[3:0] прибавляется к регистру DHR1 и он пишется в DAC_DOR1. LFSR1 обновляется.

Одновременно счётчик LFSR2 с маской из MAMP2 [3 : 0] прибавляется к регистру DHR2 и он пишется в DAC_DOR2. LFSR2 обновляется.

12.4.10.Одновременный запуск ЦАП с одинаковым треугольным сигналом

Последовательность запуска:

- Разрешить запуск обоих ЦАП битами TEN1 and TEN2
- Выбрать один источник запуска в битах TSEL1[2:0] и TSEL2[2:0]
- Записать "1x" в биты WAVEx[1:0] обоих каналов и одну максимальную амплитуду в биты MAMPx[3:0]
- Записать парные данные каналов в нужный регистр DHR (DAC_DHR12RD, DAC_DHR12LD или DAC_DHR8RD)

Через три такта APB1 после сигнала запуска DAC channel1 счётчик треугольника с одинаковой амплитудой прибавляется к регистру DHR1 и он пишется в DAC DOR1. Счётчик обновляется.

Одновременно в DAC channel2 счётчик треугольника с одинаковой амплитудой прибавляется к регистру DHR2 и он пишется в DAC DOR2. Счётчик обновляется.

12.4.11.Одновременный запуск ЦАП с разным треугольным сигналом

Последовательность запуска:

- Разрешить запуск обоих ЦАП битами TEN1 and TEN2
- Выбрать один источник запуска в битах TSEL1[2:0] и TSEL2[2:0]
- Записать "1x" в биты WAVEx[1:0] обоих каналов и разную максимальную амплитуду в биты MAMP1[3:0] и MAMP2[3:0]
- Записать парные данные каналов в нужный регистр DHR (DAC_DHR12RD, DAC_DHR12LD или DAC_DHR8RD)

Через три такта APB1 после сигнала запуска DAC channel1 счётчик треугольника с амплитудой из MAMP1[3:0] прибавляется к регистру DHR1 и он пишется в DAC DOR1. Счётчик обновляется.

Одновременно в DAC channel2 счётчик треугольника с амплитудой из MAMP2 [3 : 0] прибавляется к регистру DHR2 и он пишется в DAC DOR2. Счётчик обновляется.

12.5. Регистры ЦАП

Доступны только словами.

12.5.1. Регистр управления АЦП (ADC_CR)

Смещение адреса: 0x00 По сбросу: 0x0000 0000

31	30	29	28	27 26 25 24				23	22	21	20	19	18	17	16
	Reserved		DMA EN2		MAMP2[3:0]				[2[1:0]	7	SEL2[2:0)]	TEN2	BOFF2	EN2
	rw rw rw rw				rw	rw	rw	rw	rw	rw	rw	rw	rw		
15	14	13	12	11 10 9 8			7	6	5	4	3	2	1	0	
	Reserved				MAM	P1[3:0]		WAVE	1[1:0]	7	TSEL1[2:0)]	TEN1	BOFF1	EN1
	Reserved		rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw

– <u>Биты 31:29</u>
 Резерв, не трогать.

— <u>Бит 28</u> **DMAEN2**: Pазрешение DMA DAC channel2

Ставится и снимается программно.

0: Нельзя1: Можно

— <u>Биты 27:24</u> **MAMP2[3:0]**: Macкa/aмплитуда DAC channel2

Пишутся программно.

0000: Немаскированный бит 0 LFSR/ Амплитуда равны 1

0001: Немаскированные биты [1:0] LFSR/ Амплитуда равны 3

0010: Немаскированные биты[2:0] LFSR/ Амплитуда равны 7

0011: Немаскированные биты[3:0] LFSR/ Амплитуда равны 15

0100: Немаскированные биты[4:0] LFSR/ Амплитуда равны 31

0101: Немаскированные биты[5:0] LFSR/ Амплитуда равны 63

0110: Немаскированные биты[6:0] LFSR/ Амплитуда равны 127

0111: Немаскированные биты[7:0] LFSR/ Амплитуда равны 255

1000: Немаскированные биты[8:0] LFSR/ Амплитуда равны 511

1001: Немаскированные биты[9:0] LFSR/ Амплитуда равны 1023

1010: Немаскированные биты[10:0] LFSR/ Амплитуда равны to 2047

≥ 1011: Немаскированные биты[11:0] LFSR/ Амплитуда равны 4095

– <u>Биты 23:22</u> **WAVE2[1:0]**: Включение генератора шума/треугольника DAC channel2
 Пишутся программно.

00: Нету

01: Включён генератор шума

1х: Включён генератор треугольника

NB: Используется при TEN2 = 1 (запуск DAC channel2 разрешён)

— <u>Биты 21:19</u> **TSEL2[2:0]**: Выбор запуска DAC channel2

Пишутся программно.

000: Timer 6 TRGO

001: Timer 3 TRGO в сетевых, Timer 8 TRGO в устройствах высокой и XL-плотности

010: Timer 7 TRGO

011: Timer 5 TRGO

100: Timer 2 TRGO

101: Timer 4 TRGO

110: External line9

111: Программный запуск

NB: Используется при TEN2 = 1 (запуск DAC channel2 разрешён)

— <u>Бит 18</u> **TEN2**: Разрешение запуска DAC channel2

Пишется программно.

- 0: DAC channel2 запускается через один такт APB1 после записи в регистр DAC_DHRx передачей его в регистр DAC_DOR2.
- 1: DAC channel2 запускается через три такта APB1 после внешнего сигнала передачей DAC_DHRx в регистр DAC DOR2.

NB: При программном запуске задержка передачи DAC_DHRx в DAC_DOR2 составляют 1 такт APB1.

— <u>Бит 17</u> **BOFF2**: Выключение выходного буфера DAC channel2

Пишется программно.

- 0: Выходной буфер DAC channel2 включён
- 1: Выходной буфер DAC channel2 выключен
- Бит 16 EN2: Включение DAC channel2

Пишется программно.

- 0: DAC channel2 выключен
- 1: DAC channel2 включён
- <u>Биты 15:13</u>
 Резерв, не трогать.
- Бит 12 **DMAEN1**: Pазрешение DMA DAC channel1

Ставится и снимается программно.

0: Нельзя

1: Можно

— <u>Биты 11:8</u> **MAMP1[3:0]**: Macкa/амплитуда DAC channel1

Пишутся программно.

0000: Немаскированный бит 0 LFSR/ Амплитуда равны 1

0001: Немаскированные биты [1:0] LFSR/ Амплитуда равны 3

0010: Немаскированные биты[2:0] LFSR/ Амплитуда равны 7

0011: Немаскированные биты[3:0] LFSR/ Амплитуда равны 15

0100: Немаскированные биты[4:0] LFSR/ Амплитуда равны 31

0101: Немаскированные биты[5:0] LFSR/ Амплитуда равны 63

0110: Немаскированные биты[6:0] LFSR/ Амплитуда равны 127

0111: Немаскированные биты[7:0] LFSR/ Амплитуда равны 255

1000: Немаскированные биты[8:0] LFSR/ Амплитуда равны 511

1001: Немаскированные биты[9:0] LFSR/ Амплитуда равны 1023

1010: Немаскированные биты[10:0] LFSR/ Амплитуда равны to 2047

≥ 1011: Немаскированные биты[11:0] LFSR/ Амплитуда равны 4095

— <u>Биты 7:6</u> **WAVE1[1:0]**: Включение генератора шума/треугольника DAC channel1
 Пишутся программно.

00: Нету

01: Включён генератор шума

1х: Включён генератор треугольника

NB: Используется при TEN1 = 1 (запуск DAC channel1 разрешён)

— Биты 5:3 **TSEL1[2:0]**: Выбор запуска DAC channel1

Пишутся программно.

000: Timer 6 TRGO

001: Timer 3 TRGO в сетевых, Timer 8 TRGO в устройствах высокой и XL-плотности

010: Timer 7 TRGO

011: Timer 5 TRGO

100: Timer 2 TRGO

101: Timer 4 TRGO

110: External line9

111: Программный запуск

NB: Используется при TEN1 = 1 (запуск DAC channel1 разрешён)

– <u>Бит 2</u>
 ТЕN1: Разрешение запуска DAC channel1

Пишется программно.

- 0: DAC channel1 запускается через один такт APB1 после записи в регистр DAC_DHRx передачей его в регистр DAC_DOR1.
- 1: DAC channel1 запускается через три такта APB1 после внешнего сигнала передачей DAC_DHRx в регистр DAC_DOR1.

NB: При программном запуске задержка передачи DAC_DHRx в DAC_DOR1 составляют 1 такт APB1.

— <u>Бит 1</u> **BOFF1**: Выключение выходного буфера DAC channel1

Пишется программно.

0: Выходной буфер DAC channel1 включён

1: Выходной буфер DAC channel1 выключен

— Бит 0 EN1: Включение DAC channel1

Пишется программно.

0: DAC channel1 выключен

1: DAC channel1 включён

12.5.2. Регистр программного запуска АЦП (ADC_SWTRIGR)

Смещение адреса: 0x04 По сбросу: 0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
							Res	served							
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
						Res	served							SWTRI G2	SWTRI G1
														w	w

– <u>Биты 31:2</u>
 Резерв, не трогать.

— <u>Бит 1</u> SWTRIG2: Разрешение программного запуска DAC channel2

Только запись.

0: Нельзя

1: Можно

NB: Сбрасывается аппаратно через один такт после записи DAC_DHR2 в DAC_DOR2.

– <u>Бит 0</u> SWTRIG1: Разрешение программного запуска DAC channel1

Только запись.

0: Нельзя

1: Можно

NB: Сбрасывается аппаратно через один такт после записи DAC_DHR1 в DAC_DOR1.

12.5.3. Регистр хранения правых 12-бит данных канала 1 (DAC DHR12R1)

Смещение адреса: 0x08 По сбросу: 0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
							Res	erved							
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
	Rese	nuod							DACC1D	HR[11:0]					
	Rese	ii veu		rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw

– <u>Биты 31:12</u>Резерв, не трогать.

— <u>Биты 11:0</u> **DACC1DHR[11:0]**: Выравненные вправо 12-бит данные DAC channel1.

12.5.4. Регистр хранения левых 12-бит данных канала 1 (DAC_DHR12L1)

Смещение адреса: 0x0C По сбросу: 0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
							Res	erved							
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
					DACC1E)HR[11:0]							Poor	erved	
rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw		Rest	si ved	

— Биты 31:16 Резерв, не трогать.

— Биты 15:4 **DACC1DHR[11:0]**: Выравненные влево 12-бит данные DAC channel1.

— Биты 3:0 Резерв, не трогать.

12.5.5. Регистр хранения правых 8-бит данных канала 1 (DAC_DHR8R1)

Смещение адреса: 0х10 По сбросу: 0х0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
							Res	erved							
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
			Doo	erved							DACC1I	OHR[7:0]			
			Res	erveu				rw	rw	rw	rw	rw	rw	rw	rw

— Биты 31:8 Резерв, не трогать.

— <u>Биты 7:0</u> **DACC1DHR[7:0]**: Выравненные вправо 8-бит данные DAC channel1.

12.5.6. Регистр хранения правых 12-бит данных канала 2 (DAC_DHR12R2)

Смещение адреса: 0х14 По сбросу: 0х0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
							Res	erved							
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
DACC2DHR[11:0] Reserved															
	Nest	riveu		rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw

— Биты 31:12 Резерв, не трогать.

— <u>Биты 11:0</u> **DACC2DHR[11:0]**: Выравненные вправо 12-бит данные DAC channel2.

12.5.7. Регистр хранения левых 12-бит данных канала 2 (DAC_DHR12L2)

Смещение адреса: 0х18 По сбросу: 0х0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	
							Res	erved								
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0	
					DACC2E	DHR[11:0]							Posc	arvod		
rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	Reserved				

— Биты 31:16 Резерв, не трогать.

— <u>Биты 15:4</u> DACC2DHR[11:0]: Выравненные влево 12-бит данные DAC channel2.

— <u>Биты 3:0</u> Резерв, не трогать.

12.5.8. Регистр хранения правых 8-бит данных канала 2 (DAC_DHR8R2)

Смещение адреса: 0х1С По сбросу: 0х0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
							Res	erved							
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
			Pos	erved							DACC2	DHR[7:0]			
			Nes	CIVCU				rw	rw	rw	rw	rw	rw	rw	rw

– <u>Биты 31:8</u>
 Резерв, не трогать.

— <u>Биты 7:0</u> **DACC2DHR[7:0]**: Выравненные вправо 8-бит данные DAC channel2.

12.5.9. Парный регистр правых 12-бит данных (DAC_DHR12RD)

Смещение адреса: 0x20 По сбросу: 0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
	Posc	erved							DACC2D	HR[11:0]					
	Nesc	ei veu		rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
	Pose	erved							DACC1D	HR[11:0]					
	Nesc	ei veu		rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw

– <u>Биты 31:28</u>
 Резерв, не трогать.

— <u>Биты 27:16</u> **DACC2DHR[11:0]**: Выравненные вправо 12-бит данные DAC channel2.

– <u>Биты 15:12</u>
 Резерв, не трогать.

— <u>Биты 11:0</u> **DACC1DHR[11:0]**: Выравненные вправо 12-бит данные DAC channel1.

12.5.10.Парный регистр левых 12-бит данных (DAC_DHL12RD)

Смещение адреса: 0x24 По сбросу: 0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16			
					DACC2E	DHR[11:0]							Rese	ar rod				
rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw		Rest	erveu				
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0			
					DACC1E	DHR[11:0]						Decembed						
rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	Reserved						

— <u>Биты 31:20</u> **DACC2DHR[11:0]**: Выравненные вправо 12-бит данные DAC channel2.

– <u>Биты 19:16</u>
 Резерв, не трогать.

— Биты 15:4 **DACC1DHR[11:0]**: Выравненные вправо 12-бит данные DAC channel1.

– <u>Биты 3:0</u>
 Резерв, не трогать.

12.5.11.Парный регистр правых 8-бит данных (DAC_DHR8RD)

Смещение адреса: 0x28 По сбросу: 0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
							Res	erved							
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
			DACC2	DHR[7:0]							DACC1	DHR[7:0]			
rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw

– <u>Биты 31:16</u>Резерв, не трогать.

– <u>Биты 15:8</u>
 – <u>Биты 7:0</u>
 DACC2DHR[7:0]: Выравненные вправо 8-бит данные DAC channel2.
 – <u>Биты 7:0</u>
 DACC2DHR[7:0]: Выравненные вправо 8-бит данные DAC channel1.

12.5.12.Выходной регистр данных канала 1 (DAC_DOR1)

Смещение адреса: 0x2C По сбросу: 0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	
					Reserved											
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0	
	Rese	ar rod							DACC1D	OR[11:0]						
	Rese	erveu		r	r	r	r	r	r	r	r	r	r	r	r	

— Биты 31:12

Резерв, не трогать.

— <u>Биты 11:0</u>

DACC1DOR[11:0]: Выравненные вправо 12-бит данные DAC channel1.

12.5.13.Выходной регистр данных канала 2 (DAC_DOR2)

Смещение адреса: 0x30 По сбросу: 0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
							Res	erved							
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
	Dane								DACC2D	OR[11:0]					
	Rese	erved		r	r	r	r	r	r	r	r	r	r	r	r

— <u>Биты 31:12</u>

Резерв, не трогать.

— <u>Биты 11:0</u>

DACC2DOR[11:0]: Выравненные вправо 12-бит данные DAC channel2.

12.5.14. Карта регистров ЦАП

0x00	DAC_CR Reset value	Res. NAMP2[3:0] WAV E2[2: 0] TSEL2[2 NAMP	Res. NAMP1[3:0] WAV TSEL1 LAMP LAM
	ixeset value		
0x04	DAC_SWTRIGR	Reserve	
	Reset value		00
0.00	DAC_DHR12R1		DACC1DHR[11:0]
0x08	Reset value	Reserved	010101010101010101010
	DAC_DHR12L1		DACC1DHR[11:0]
0x0C	Reset value	Reserved	0 0 0 0 0 0 0 0 0 0 0 Reserved
	DAC_DHR8R1		DACC1DHR[7:0]
0x10	Reset value	Reserved	0101010101010
	DAC_DHR12R2		DACC2DHR[11:0]
0x14	Reset value	Reserved	0 0 0 0 0 0 0 0 0
	DAC_DHR12L2		DACC2DHR[11:0]
0x18	Reset value	Reserved	0 0 0 0 0 0 0 0 0 0 0 Reserved
2.40	DAC_DHR8R2		DACC2DHR[7:0]
0x1C		Reserved	0 0 0 0 0 0 0
	DAC_DHR12RD	DACC2DHR[11:0]	DACC1DHR[11:0]
0x20	Reset value	Reserved 0 0 0 0 0 0 0 0 0 0 0 0 0	Reserved 0 0 0 0 0 0 0 0 0 0 0 0 0
	DAC_DHR12LD	DACC2DHR[11:0]	DACC1DHR[11:0]
0x24	Reset value		0 0 0 0 0 0 0 0 0 0 0 Reserved
0:-00	DAC_DHR8RD		DACC2DHR[7:0] DACC1DHR[7:0]
0x28	Reset value	Reserved	
0x2C	DAC_DOR1	Decemined	DACC1DOR[11:0]
UXZC	Reset value	. Reserved	0 0 0 0 0 0 0 0 0
0,,20	DAC_DOR2	December	DACC2DOR[11:0]
0x30	Reset value	Reserved	
	1		

13. Контроллер ПДП (DMA)


13.1. Введение в DMA

Прямой доступ к памяти работает как при передачах периферия-память, так и память-память. Два контроллера DMA имеют в общем 12 каналов (7 в DMA1 и 5 в DMA2). Приоритет запросов DMA управляется арбитром.


13.2. Основные свойства DMA

- 12 независимых каналов (запросов): 7 в DMA1 и 5 в DMA2
- Каждый канал программно подключается к выделенным запросам DMA, включая программный.
- Приоритеты запросов к одному DMA программируемые (4 уровня: *очень высокий*, *высокий*, *средний*, *низкий*) или аппаратные при равенстве (запрос 1 приоритетнее, чем 2, и т. д.)
- Независимый размер данных источника и получателя (байт, полуслово, слово), эмуляция упаковки и распаковки. Адреса источника/получателя должен быть выравнен на границу размера данных.
- Поддержка кольцевых буферов
- 3 флага событий (Полупередача DMA, Конец передачи DMA и Ошибка передачи DMA) логически складываются (OR) в один запрос прерывания каждого канала.
- Передачи память-память
- Передачи периферия-память, память-периферия и периферия-периферия
- Доступ к Flash, SRAM, периферии APB1, APB2 и AHB как источнику и получателю
- Программируемое число передаваемых данных: до 65536

Блок-схема ПДП в сетевых устройствах.



Блок-схема ПДП в устройствах разной плотности.



- 1. Контроллер DMA2 есть только в устройствах высокой и XL-плотности.
- 2. Запросы DMA для ADC3, SPI/I2S3, UART4, SDIO, TIM5, TIM6, DAC, TIM7, TIM8 есть только в устройствах высокой плотности.

13.3. Функциональное свойства DMA

Контролер DMA разделяет системную шину с ядром CPU. Запрос DMA может остановить доступ CPU к системной шине на несколько циклов при обращении к одному получателю (памяти или периферии). Шинная матрица имеет кольцевой арбитраж, оставляя как минимум половину пропускной способности системной шины (и памяти и периферии) для CPU.

13.3.1. Транзакции DMA

После события устройство шлёт запрос контроллеру DMA, который обслуживает запросы согласно приоритетам. Когда контроллер обращается к устройству он шлёт ему подтверждение. Получив подтверждение, устройство снимает запрос. В ответ на снятие запроса контроллер снимает подтверждение. Если запросов больше нет, то устройство может выставлять следующий запрос.

Передача DMA состоит из трёх операций:

- Чтение данных из устройства или памяти по внутреннему регистру текущего адреса. Начальный адрес передачи программно пишется в регистры DMA CPARx или DMA CMARx
- Запись данных в устройство или память по внутреннему регистру текущего адреса. Начальный адрес передачи программно пишется в регистры DMA CPARx или DMA CMARx
- Пост-декремент регистра DMA CNDTRx, с числом оставшихся транзакций.

13.3.2. Арбитр

Арбитр рассматривает запросы согласно их приоритетов и запускает последовательности доступа. Арбитраж имеет две стадии:

- Программная: В регистрах DMA_CCRx каждому каналу назначается один из четырёх приоритетов:
 - Очень высокий
 - Высокий
 - Средний
 - Низкий
- Аппаратная: При равенстве программных приоритетов двух каналов первым обслуживается канал с меньшим номером.

NB: В устройствах с двумя контроллерами DMA1 приоритетнее DMA2.

13.3.3. Каналы DMA

Все каналы DMA могут передавать заданное количество данных (до 65535) между регистрами устройств, лежащими по фиксированным адресам, и памятью согласно внутреннему декрементному счётчику.

Размеры данных

Задаются битами PSIZE и MSIZE в регистре DMA CCRx.

Инкремент указателя

Указатели устройств и памяти могут автоматически увеличиваться после каждой передачи согласно битам PINC и MINC в регистре DMA_CCRx. Разрешённый инкремент наращивает указатель данных на 1, 2 или 4 согласно размеру данных. Адрес первой передачи пишется в регистры DMA_CPARx/DMA_CMARx. Во время передачи они не изменяются. Адреса текущей передачи программе недоступны.

В некольцевом режиме запросы DMA, поступившие после обнуления счётчика длины, не обслуживаются. Для его обновления в регистре DMA CNDTRX канал DMA нужно отключать.

NB: У отключённого канала DMA регистры DMA_CCRx , DMA_CPARx и DMA_CMARx не сбрасываются.

В кольцевом режиме, при обнулении счётчика передач он, как а текущие адреса, автоматически перегружаются начальными значениями из регистров DMA_CNDTRx и DMA_CPARx/DMA_CMARx.

Конфигурация канала.

Надо:

- 1. Записать адрес регистра устройства в регистр DMA CPARx.
- 2. Записать адрес памяти в регистр DMA CMARx.
- 3. Записать число передаваемых данных в регистр DMA CNDTRx.
- 4. Установить приоритет канала в битах PL[1:0] регистра DMA CCRx.
- 5. Выбрать направление передачи, кольцевой режим, режим инкремента памяти/устройства, размер данных памяти/устройства и прерывания после передачи половины и всех данных в регистре DMA CCRx.
- 6. Включить канал битом ENABLE в регистр DMA CCRx.

Вот теперь канал может обслуживать запросы DMA подключённого устройства.

После передачи половины байтов запроса ставится флаг (HTIF) и генерируется прерывание (если разрешено битом HTIE). После завершения всей передачи ставится флаг TCIF и генерируется прерывание (если разрешено битом TCIE).

Кольцевой режим.

Он позволяет работать с кольцевыми буферами и непрерывными потоками данных (вроде сканирования ADC). Включается битом CIRC в регистре DMA_CCRx. При включённом кольцевом режиме после обнуления счётчика передач число передаваемых данных и начальные адреса автоматически перегружаются и запросы DMA продолжают обслуживаться.

Режим память-память.

При стоящем бите MEM2MEM в регистре DMA_CCRx передача запускается установкой бита EN в регистре DMA_CCRx. Останавливается она при обнулении регистра DMA_CNDTRx. Кольцевой режим и Память-Память несовместимы.

13.3.4. Ширина данных, выравнивание и порядок байт

Если PSIZE и MSIZE не равны, то DMA выполняет некоторое выравнивание.

Таблица 76. Ширина данных и порядок байт (PINC = MINC = 1).

Ши	рина	Адрес/данные	0	Адрес/данные
Ист.	Получ	источника	Операции	получателя
8	8	@0x0 / B0 @0x1 / B1 @0x2 / B2 @0x3 / B3	1: READ B0[7:0] @0x0 then WRITE B0[7:0] @0x0 2: READ B1[7:0] @0x1 then WRITE B1[7:0] @0x1 3: READ B2[7:0] @0x2 then WRITE B2[7:0] @0x2 4: READ B3[7:0] @0x3 then WRITE B3[7:0] @0x3	@0x0 / B0 @0x1 / B1 @0x2 / B2 @0x3 / B3
8	16	@0x0 / B0 @0x1 / B1 @0x2 / B2 @0x3 / B3	1: READ B0[7:0] @0x0 then WRITE 00B0[15:0] @0x0 2: READ B1[7:0] @0x1 then WRITE 00B1[15:0] @0x2 3: READ B3[7:0] @0x2 then WRITE 00B2[15:0] @0x4 4: READ B4[7:0] @0x3 then WRITE 00B3[15:0] @0x6	@0x0 / 00B0 @0x2 / 00B1 @0x4 / 00B2 @0x6 / 00B3
8	32	@0x0 / B0 @0x1 / B1 @0x2 / B2 @0x3 / B3	1: READ B0[7:0] @0x0 then WRITE 000000B0[31:0] @0x0 2: READ B1[7:0] @0x1 then WRITE 000000B1[31:0] @0x4 3: READ B3[7:0] @0x2 then WRITE 000000B2[31:0] @0x8 4: READ B4[7:0] @0x3 then WRITE 000000B3[31:0] @0xC	@0x0 / 000000B0 @0x4 / 000000B1 @0x8 / 000000B2 @0xC / 000000B3
16	8	@0x0 / B1B0 @0x2 / B3B2 @0x4 / B5B4 @0x6 / B7B6	1: READ B1B0[15:0] @0x0 then WRITE B0[7:0] @0x0 2: READ B3B2[15:0] @0x2 then WRITE B2[7:0] @0x1 3: READ B5B4[15:0] @0x4 then WRITE B4[7:0] @0x2 4: READ B7B6[15:0] @0x6 then WRITE B6[7:0] @0x3	@0x0 / B0 @0x1 / B2 @0x2 / B4 @0x3 / B6
16	16	@0x0 / B1B0 @0x2 / B3B2 @0x4 / B5B4 @0x6 / B7B6	1: READ B1B0[15:0] @0x0 then WRITE B1B0[15:0] @0x0 2: READ B3B2[15:0] @0x2 then WRITE B3B2[15:0] @0x2 3: READ B5B4[15:0] @0x4 then WRITE B5B4[15:0] @0x4 4: READ B7B6[15:0] @0x6 then WRITE B7B6[15:0] @0x6	@0x0 / B1B0 @0x2 / B3B2 @0x4 / B5B4 @0x6 / B7B6
16	32	@0x0 / B1B0 @0x2 / B3B2 @0x4 / B5B4 @0x6 / B7B6	1: READ B1B0[15:0] @0x0 then WRITE 0000B1B0[31:0] @0x0 2: READ B3B2[15:0] @0x2 then WRITE 0000B3B2[31:0] @0x4 3: READ B5B4[15:0] @0x4 then WRITE 0000B5B4[31:0] @0x8 4: READ B7B6[15:0] @0x6 then WRITE 0000B7B6[31:0] @0xC	@0x0 / 0000B1B0 @0x4 / 0000B3B2 @0x8 / 0000B5B4 @0xC / 0000B7B6
32	8	@0x0 / B3B2B1B0 @0x4 / B7B6B5B4 @0x8 / BBBAB9B8 @0xC / BFBEBDBC	1: READ B3B2B1B0[31:0] @0x0 then WRITE B0[7:0] @0x0 2: READ B7B6B5B4[31:0] @0x4 then WRITE B4[7:0] @0x1 3: READ BBBAB9B8[31:0] @0x8 then WRITE B8[7:0] @0x2 4: READ BFBEBDBC[31:0] @0xC then WRITE BC[7:0] @0x3	@0x0 / B0 @0x1 / B4 @0x2 / B8 @0x3 / BC
32	16	@0x0 / B3B2B1B0 @0x4 / B7B6B5B4 @0x8 / BBBAB9B8 @0xC / BFBEBDBC	1: READ B3B2B1B0[31:0] @0x0 then WRITE B1B0[7:0] @0x0 2: READ B7B6B5B4[31:0] @0x4 then WRITE B5B4[7:0] @0x1 3: READ BBBAB9B8[31:0] @0x8 then WRITE B9B8[7:0] @0x2 4: READ BFBEBDBC[31:0] @0xC then WRITE BDBC[7:0] @0x3	@0x0 / B1B0 @0x2 / B5B4 @0x4 / B9B8 @0x6 / BDBC
32	32	@0x0 / B3B2B1B0 @0x4 / B7B6B5B4 @0x8 / BBBAB9B8 @0xC / BFBEBDBC	1: READ B3B2B1B0[31:0] @0x0 then WRITE B3B2B1B0[31:0] @0x0 2: READ B7B6B5B4[31:0] @0x4 then WRITE B7B6B5B4[31:0] @0x4 3: READ BBBAB9B8[31:0] @0x8 then WRITE BBBAB9B8[31:0] @0x8 4: READ BFBEBDBC[31:0] @0xC then WRITE BFBEBDBC[31:0] @0xC	@0x0 / B3B2B1B0 @0x4 / B7B6B5B4 @0x8 / BBBAB9B8 @0xC / BFBEBDBC

Адресация устройств АНВ, не поддерживающих запись байтов и полуслов.

При записи байтов или полуслов по шине АНВ данных дублируются на незанятые линии шины HWDATA[31:0]. Так что, если ведомое устройство АНВ не поддерживает такой записи (HSIZE не используется) и не выдаёт ошибки, то DMA пишет 32 бита HWDATA:

- При полуслове "0xABCD", шина HWDATA получит "0xABCDABCD" с HSIZE = HalfWord
- При байте "OxAB" шина HWDATA получит "OxABABABAB" с HSIZE = Byte

Так как мост AHB/APB это ведомое 32-бит AHB устройство, что не внимает данным HSIZE, он преобразует байтовые и полусловные операции AHB в 32-операции APB следующим образом:

- Запись байта АНВ "0xB0" в 0x0 (0x1, 0x2 или 0x3) преобразуется в запись слова АРВ "0xB0B0B0B0" в 0x0
- Запись полуслова AHB "0xB1B0" в 0x0 (или 0x2) преобразуется в запись слова APB "0xB1B0B1B0" в 0x0

Например, при записи в регистры резервного хранения APB (16-бит регистры, выравненные на границу 32 бит), размер источника (MSIZE) должен быть "16-bit", а размер получателя (PSIZE) должен быть "32-bit".

13.3.5. Обработка ошибок

Ошибка передачи DMA возникает при обращении к резервному адресному пространству. При этом аппаратно снимается бит EN в регистре DMA_CCRx сбойного канала (он выключается), ставится флаг TEIF в регистре DMA_IFR и если флаг TEIE в регистр DMA_CCRx стоит, то генерируется прерывание.

13.3.6. Прерывания

Прерывания генерируются при Половине передачи, Конце передачи и Ошибке передачи для каждого канала. Разрешаются они раздельно.

Таблица 77. Запросы прерываний DMA.

Событие прерывания	Флаг события	Бит разрешения
Половина передачи	HTIF	HTIE
Конец передачи	TCIF	TCIE
Ошибка передачи	TEIF	TEIE

NB: В устройствах высокой и XL-плотности DMA2 Channel4 и DMA2 Channel5 определены на один вектор, а в сетевых устройствах у них вектора разные. Прерывания прочих каналов DMA1 и DMA2 имеют собственные векторы.

13.3.7. Распределение запросов DMA

Контроллер DMA1

Запросы 7 устройств (TIMx[1,2,3,4], ADC1, SPI1, SPI/I2S2, I2Cx[1,2] и USARTx[1,2,3]) логически складываются (OR) перед подачей в DMA1, то есть единовременно должен стоять только один запрос. Запросы DMA от устройств разрешаются независимо в регистрах управления самих устройств.

Запросы DMA1.




Таблица 78. Распределение устройств по каналам DMA1.

Таолица	тогт аспреде	Jenne yerpo	neib no kana				
Устр-во	Channel 1	Channel 2	Channel 3	Channel 4	Channel 5	Channel 6	Channel 7
ADC1	ADC1	-	1	-	-	1	-
SPI/I ² S	-	SPI1_RX	SPI1_TX	SPI2/ I2S2_RX	SPI2/ I2S2_TX	•	1
USART	-	USART3_TX	USART3_RX	USART1_TX	USART1_RX	USART2_RX	USART2_TX
I ² C	-	-	-	I2C2_TX	I2C2_RX	I2C1_TX	I2C1_RX
TIM1	-	TIM1_CH1	-	TIM1_CH4 TIM1_TRIG TIM1_COM	TIM1_UP	TIM1_CH3	-
TIM2	TIM2_CH3	TIM2_UP	•	-	TIM2_CH1	-	TIM2_CH2 TIM2_CH4
TIM3	-	TIM3_CH3	TIM3_CH4 TIM3_UP	-	-	TIM3_CH1 TIM3_TRIG	-
TIM4	TIM4_CH1	-	-	TIM4_CH2	TIM4_CH3	-	TIM4_UP

Контроллер DMA2.

Запросы 5 устройств (TIMx[5,6,7,8], ADC3, SPI/I2S3, UART4, DAC_Channel[1,2] и SDIO) логически складываются (OR) перед подачей в DMA2, то есть единовременно должен стоять только один запрос.

Запросы DMA от устройств разрешаются независимо в регистрах управления самих устройств. DMA2 есть только в устройствах высокой, XL-плотности и сетевых.

Запросы DMA2.




Таблица 78. Распределение устройств по каналам DMA2.

Устр-во	Channel 1	Channel 2	Channel 3	Channel 4	Channel 5
ADC3 ⁽¹⁾	-	-	-	-	ADC3
SPI/I2S3	SPI/I2S3_RX	SPI/I2S3_TX	-	-	-
UART4	-	-	UART4_RX	-	UART4_TX
SDIO ⁽¹⁾	-	-	-	SDIO	-
TIM5	TIM5_CH4 TIM5_TRIG	TIM5_CH3 TIM5_UP	-	TIM5_CH2	TIM5_CH1
TIM6/ DAC_Channel1	-	-	TIM6_UP/ DAC_Channel1	-	-
TIM7	-	-	-	TIM7_UP/ DAC_Channel2	-
TIM8	TIM8_CH3 TIM8_UP	TIM8_CH4 TIM8_TRIG TIM8_COM	TIM8_CH1	-	TIM8_CH2

^{1.} ADC3, SDIO и TIM8 DMA есть только в устройствах высокой и XL-плотности.

13.4. Регистры DMA

Биты регистров для channel6 и channel7 к DMA2 не относятся.

Регистры доступны байтами (8-бит), полусловами (16-бит) и словами (32-бит).

13.4.1. Регистр состояния прерываний (DMA_ISR)

Смещение адреса: 0x00 По сбросу: 0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
	Door	erved		TEIF7	HTIF7	TCIF7	GIF7	TEIF6	HTIF6	TCIF6	GIF6	TEIF5	HTIF5	TCIF5	GIF5
	Rest	erveu		r	r	r	r	r	r	r	r	r	r	r	r
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
TEIF4	HTIF4	TCIF4	GIF4	TEIF3	HTIF3	TCIF3	GIF3	TEIF2	HTIF2	TCIF2	GIF2	TEIF1	HTIF1	TCIF1	GIF1
r	r	r	r	r	r	r	r	r	r	r	r	r	r	r	r

– <u>Биты 31:28</u>
 Резерв, не трогать.

— <u>Биты 27,23,19,15, 11, 7, 3</u> **ТЕІҒх**: Ошибка передачи канала х (х=1..7)

Ставится аппаратно. Снимается записью 1 с нужный бит регистра DMA_IFCR.

0: ТЕ не было

1: ТЕ было

— <u>Биты 26,22,18,14, 10, 6, 2</u> **HTIFx:** Половина передачи канала x (x=1..7)

Ставится аппаратно. Снимается записью 1 с нужный бит регистра DMA_IFCR.

0: НТ не было

1: НТ было

— <u>Биты 25,21,17,13, 9, 5, 1</u> **ТСІҒх:** Конец передачи канала х (х=1..7)

Ставится аппаратно. Снимается записью 1 с нужный бит регистра DMA_IFCR.

0: ТС не было

1: ТС было

— <u>Биты 24,20,16,12, 8, 4, 0</u> **GIFx:** Глобальное прерывание канала x (x=1..7)

Ставится аппаратно. Снимается записью 1 с нужный бит регистра DMA_IFCR.

0: ТЕ, НТ или ТС не было

1: ТЕ, НТ или ТС было

13.4.2. Регистр очистки флагов прерываний (DMA_ISFR)

Смещение адреса: 0x04 По сбросу: 0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
	Rese	erved		CTEIF 7	CHTIF 7	CTCIF7	CGIF7	CTEIF6	CHTIF6	CTCIF6	CGIF6	CTEIF5	CHTIF5	CTCIF5	CGIF5
				W	W	w	W	w	w	w	W	w	w	w	w
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
CTEIF 4	CHTIF 4	CTCIF 4	CGIF4	CTEIF 3	CHTIF 3	CTCIF3	CGIF3	CTEIF2	CHTIF2	CTCIF2	CGIF2	CTEIF1	CHTIF1	CTCIF1	CGIF1
W	W	W	W	W	W	W	W	W	W	W	W	W	W	W	W

– <u>Биты 31:28</u>
 Резерв, не трогать.

— <u>Биты 27,23,19,15, 11, 7, 3</u> **СТЕІҒх**: Очистка ошибки передачи канала х (х=1..7)

Ставится и снимается программно.

0: Ничего

1: Чистит флаг в регистре DMA_ISR

— <u>Биты 26,22,18,14, 10, 6, 2</u> **СНТІГх:** Очистка половины передачи канала х (х=1..7)

Ставится и снимается программно.

0: Ничего

1: Чистит флаг в регистре DMA_ISR

— <u>Биты 25,21,17,13, 9, 5, 1</u> **СТСІҒх:** Очистка конца передачи канала х (х=1..7)

Ставится и снимается программно.

0: Ничего

1: Чистит флаг в регистре DMA_ISR

— <u>Биты 24,20,16,12, 8, 4, 0</u> **СGIFx:** Очистка глобального прерывания канала x (x=1..7)

Ставится и снимается программно.

0: Ничего

1: Чистит флаги GIF, TEIF, HTIF и TCIF в регистре DMA_ISR

13.4.3. Регистр конфигурации канала x (DMA_CCRx) (x = 1..7)

Смещение адреса: $0x08 + 0d20 \times (номер канала - 1)$

По сбросу: 0х0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
							Res	served							
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Res.	MEM2 MEM	PL[1:0]	MSIZ	11 10 MSIZE[1:0]		E[1:0]	MINC	PINC	CIRC	DIR	TEIE	HTIE	TCIE	EN
	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw

– <u>Биты 31:28</u>
 Резерв, не трогать.

— <u>Бит 14</u> канала x (x=1..7)

Ставится и снимается программно.

0: Ничего

1:

— <u>Биты 13:12</u> **PL[1:0]:** Приоритет канала x (x=1..7)

Читается и пишется программно.

00: Низкий

01: Средний

10: Высокий

11: Очень высокий

— <u>Биты 11:10</u> **MSIZE[1:0]:** Размер данных в памяти канала х (х=1..7)

Читается и пишется программно.

00: 8-бит

01: 16-бит

10: 32-бит

11: Резерв

— <u>Биты 9:8</u> **PSIZE[1:0]**: Размер данных устройства канала х (х=1..7)

Читается и пишется программно.

00: 8-бит

01: 16-бит

10: 32-бит

11: Резерв

— <u>Бит 7</u> **MINC:** Инкремент адреса памяти канала x (x=1..7)

Ставится и снимается программно.

0: Нельзя

1: Нужно

— <u>Бит 6</u> **PINC:** Инкремент адреса устройства канала х (х=1..7)

Ставится и снимается программно.

0: Нельзя

1: Нужно

— <u>Бит 5</u> **CIRC:** Кольцевой режим канала х (х=1..7)

Ставится и снимается программно.

0: Выключен

1:Включён

— <u>Бит 4</u> **DIR:** Направление передачи канала х (х=1..7)

Ставится и снимается программно.

0: Из устройства

1: Из памяти

— <u>Бит 3</u> **ТЕІЕ**: Разрешение прерывания Ошибки передачи канала х (х=1..7)

Ставится и снимается программно.

0: Нельзя1: Можно

— <u>Бит 2</u> **HTIE:** Разрешение прерывания Половины передачи канала х (х=1..7)

Ставится и снимается программно.

0: Нельзя1: Можно

— <u>Бит 1</u> **TCIE:** Разрешение прерывания Конца передачи канала х (х=1..7)

Ставится и снимается программно.

0: Нельзя1: Можно

— <u>Бит 0</u> **EN:** Включение канала х (х=1..7)

Ставится и снимается программно.

0: Выключен 1: Включён

13.4.4. Регистр числа данных канала x (DMA_CNDTRx) (x = 1..7)

Смещение адреса: $0x0C + 0d20 \times (номер канала - 1)$

По сбросу: 0х0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
							Res	served							
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
							١	NDT							
rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw

– <u>Биты 31:16</u>
 Резерв, не трогать.

— Биты 15:0 **NDT[15:0]:** Число передаваемых данных канала х (x=1..7)

Число передаваемых данных (0 до 65535). Пишется только при выключенном канале. При разрешённом канале доступен только по чтению, выдаёт оставшееся число данных.

Декрементируется после каждой передачи DMA. После завершения передачи может автоматически перегружаться ранее записанным числом в зависимости от установленного режима.

При обнулённом регистре запросы не обслуживаются независимо от того включён канал или нет.

13.4.5. Регистр адреса периферии канала x (DMA_CPARx) (x = 1..7)

Смещение адреса: $0x14 + 0d20 \times (номер канала - 1)$

По сбросу: 0х0000 0000

При включённом канале писать нельзя.

31 30 29 28 27 26 25 24 23 22 21 20 19 18 17 16 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0

															Р	Α															
rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw

— <u>Биты 31:0</u> **РА[31:0]:** Адрес периферии канала x (x=1..7)

Базовый адрес регистра данных устройства обмена.

Если PSIZE равен 01 (16-бит), бит PA[0] игнорируется. Доступ автоматически выравнивается на границу полуслова.

Если PSIZE равен 10 (32-bit), биты PA[1:0] игнорируются. Доступ автоматически выравнивается на границу слова.

13.4.6. Регистр адреса памяти канала x (DMA_CPARx) (x = 1..7)

Смещение адреса: $0x10 + 0d20 \times (номер канала - 1)$

По сбросу: 0х0000 0000

При включённом канале писать нельзя.

31 30 29 28 27 26 25 24 23 22 21 20 19 18 17 16 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0

															M	IA															
rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw

— <u>Биты 31:0</u> **MA[31:0]:** Адрес памяти канала x (x=1..7)

Базовый адрес памяти для обмена.

Если MSIZE равен 01 (16-бит), бит MA[0] игнорируется. Доступ автоматически выравнивается на границу полуслова.

Если MSIZE равен 10 (32-bit), биты MA[1:0] игнорируются. Доступ автоматически выравнивается на границу слова.

13.4.7. Карта регистров DMA

0x000	DMA_ISR	Reserved	TEIF7	HTIF7	TCIF7	GIF7	TEIF6	HTIF6	TCIF6	GIF6	TEIF5	HTIF5	TCIF5	GIF5	TEIF4	HTIF4	TCIF4	GIF4	TEIF3	HTIF3	TCIF3	GIF3	TEIF2	HTIF2	TCIF2	GIF2	TEIF1	HTIF1	TCIF1	GIF1
	Reset value		0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
0x004	DMA_IFCR	R Reserved			CTCIF7	CGIF7	CTEIF6	CHTIF6	CTCIF6	CGIF6	CTEIF5	CHTIF5	CTCIF5	CGIF5	CTEIF4	CHTIF4	CTCIF4	CGIF4	CTEIF3	CHTIF3	CTCIF3	CGIF3	CTEIF2	CHTIF2	CTCIF2	CGIF2	CTEIF1	CHTIF1	CTCIF1	CGIF1
	Reset value		0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
0x008	DMA_CCR1					Re	serv	ved								MEM2MEM	Pi [1:	0]	M SIZE [1:0]		PSIZE [1:0]			PINC	CIRC	DIR	TEIE		_	EN
<u> </u>	Reset value														1	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
0x00C	DMA_CNDTR1				R	Rese	erve	d							0	_	0	_	0	0		االا	[15:0 0	_	_	_	_	_	0	0
	Reset value DMA_CPAR1													PA[3		0	0	0	0	U	0	U	U	0	0	0	0	0	0	0
0x010	Reset value	0 0 0 0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
	DMA_CMAR1													MA[:																
0x014	Reset value	0 0 0 0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
0x018					<u> </u>						Re	eser	ved	<u> </u>	<u> </u>	<u> </u>							<u> </u>		<u> </u>	<u> </u>	<u> </u>			
0x01C	DMA_CCR2					Re	serv	ed ·								MEM2MEM	P [1:		M SIZE [1.0]		PSI7F [1·0]		MINC	PINC	CIRC	DIR	TEIE	HTIE	TCIE	EN
<u> </u>	Reset value															0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
0000	DMA_CNDTR2								NDT[15:0]																					
0x020	Reset value				K	ese	erve	a							0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
0x024	DMA_CPAR2												ı	PA[3	31:0]														
0.024	Reset value	0 0 0 0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
0x028	DMA_CMAR2												N	MA[31:0)]														
	Reset value	0 0 0 0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
0x02C											Re	eser	ved																	
0x030	DMA_CCR3					Re	serv	ed .								MEM2MEM	Pi [1:		M SIZE [1-0]		PSI7F [1-0]		MINC	PINC	CIRC	DIR	TEIE	HTIE	TCIE	EN
T	Reset value															0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
0x034	DMA_CNDTR3	Reserved														N	DT	[15:0	0]											
0,004	Reset value						71 VE	<u> </u>							0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
0x038	DMA_CPAR3													PA[3		_														
	Reset value	0 0 0 0	0	0	0	0	0	0	0	0	0	0	0		0		0	0	0	0	0	0	0	0	0	0	0	0	0	0
0x03C	DMA_CMAR3	-1-1-1								1				MA[:							_		_		_	_	_			
0.012	Reset value	0 0 0 0	0	0	0	0	0	0	0	0	0	<u> </u>	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
0x040											Re	eser	ved																	

ı .	T I		_				1		г т			-	1
1			MEM2MEM	DI	SIZE [1:0]	1:0]		()		1.			
0x044	DMA_CCR4	Reserved	42M	PL [1:0]	ZE	PSIZE [1:0]	MINC	PINC	CIRC	DIR		TCE.	Ш
0.044		reserved	ME		N N	PSI	_	ш.		- [_ -		
	Reset value		0	0 0	0 0	0 0	0	0	0	0	0 0	0	0
	DMA_CNDTR4				1 1	NDT	[15:	0]	1 1	I	I		
0x048	Reset value	Reserved 0	0	0 0	0 0	0 0	0	0	0	0	0 0	0	0
_	DMA_CPAR4	PA[31:	0]		1 1		1		1 1				1
0x04C	Reset value	0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0	0	0 0	0 0	0 0	0	0	0	0	0 0	0	0
	DMA_CMAR4	MA[31:	:0]	1 1	1 1	1 1	<u> </u>		<u> </u>				1
0x050	Reset value	0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0	0	0 0	0 0	0 0	0	0	0	0	0 (0	0
0x054		Reserved			1 1			<u> </u>	<u> </u>				
			Σ		0	T =			П			T	T
1	DMA_CCR5		ME	PL	Ξ	Ξ	9	Ş	CIRC	DIR		TCIE	N EN
0x058	DIIIA_0010	Reserved	MEM2MEM	[1:0]	SIZE [1:0]	PSIZE [1:0]	MINC	PINC	S	ם ¦		: 2	ш
			_		Σ			_					
	Reset value		0	0 0	0 0		0	0	0	0	0 (0	0
0x05C	DMA_CNDTR5	Reserved		1.1.	1	NDT	-	-		_			T .
	Reset value	0		0 0	0 0	0 0	0	0	0	0	0 (0	0
0x060	DMA_CPAR5	PA[31:		1 . 1 .	1	1.1.	-	_		_			-
	Reset value			0 0	0 0	0 0	0	0	0	0	0 (0	0
0x064	DMA_CMAR5	MA[31:				1 - 1 -				_			1 -
	Reset value		0	0 0	0 0	0 0	0	0	0	0	0 0	0	0
0x068		Reserved	1	ı	1					-	-		1
1	DMA_CCR6		IEM	Di	[1:0]	1:0]		()		- 1.			
0x06C		Reserved	MEM2MEM	PL [1:0]	SIZE [1:0]	PSIZE [1:0]	MINC	PINC	CIRC			TCE.	Ш
			ME		S ≥	PSI	-						
	Reset value		0	0 0	0 0	0 0	0	0	0	0	0 0	0	0
0x070	DMA_CNDTR6	Reserved				NDT	[15:	0]					
0x070	Reset value	Reserved	0	0 0	0 0	0 0	0	0	0	0	0 (0	0
0x074	DMA_CPAR6	PA[31:	0]										
0.074	Reset value	0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0	0	0 0	0 0	0 0	0	0	0	0	0 (0	0
0x078	DMA_CMAR6	MA[31:	:0]										
0,070	Reset value	0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0	0	0 0	0 0	0 0	0	0	0	0	0 0	0	0
0x07C		Reserved											
			M		1:0]	:0]							
	DMA_CCR7		12ME	PL [1:0]	SIZE [1:0]	H E	MINC	PINC	CIRC	DIR.		10E	N N
0x080		Reserved	MEM2MEM	[1.0]	M SIZ	PSIZE [1:0]	Σ	Д	O	'ا '	- -	: =	"
	Reset value		0	0 0	0 0		0	0	0	0	0 0) 0	0
	DMA_CNDTR7					NDT				Ĭ.		L	L
0x084	Reset value	Reserved 0	0	0 0	0 0		0	-	0	0	0 (0	0
	DMA_CPAR7	PA[31:		<u> </u>	<u> </u>	1 1	1					1	<u> </u>
0x088	Reset value	0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0		0 0	0 0	0 0	0	0	0	0	0 0	0	0
						1 1	1						1
0x08C	DMA_CMAR7	MA[31:				, ,							
	Reset value		0	0 0	0 0	0 0	0	0	0	0	0 (0	0
0x090		Reserved											

14. Улучшенные таймеры (TIM1 и TIM8)

14.1. Введение в TIM1 и TIM8

Это 16-бит само-перегружаемые таймеры с программируемым предделителем.

Они могут использоваться для измерения длительности входных импульсов (захват входа), генерации сигналов (сравнение выхода, ШИМ, инверсный ШИМ) и пр.

Длина импульсов и сигналов может модулироваться от нескольких микросекунд до миллисекунд с помощью предделителей таймера и тактов RCC.


Улучшенные (TIM1 and TIM8) и обычные (TIMx) таймеры полностью независимы и не имеют общих ресурсов. Могут синхронизироваться между собой. См. *Секцию* 14.3.20.

14.2. Основные свойства TIM1 и TIM8

Это:

- 16-бит прямой, обратный, реверсивный счёт с само-перезагрузкой.
- 16-бит программируемый предделитель (можно "налету") тактов на число от 1 до 65536.
- До 4 независимых каналов для:
 - Захвата входа
 - Сравнение выхода
 - ШИМ генерация (Фронт и Центр)
 - Одиночный импульс
- Инверсные выходы с программируемой задержкой
- Схема синхронизации внешнего управления и объединения таймеров.
- Счётчик повторения для обновления регистров таймера только после нескольких циклов счёта.
- Вход остановки для перевода выходных сигналов таймера в заданное состояние.
- Генерация Прерываний/DMA по следующим событиям:
 - Обновление: переполнение/исчерпание, инициализация счётчика (программно или запуском)
 - Запуск (старт, стоп, инициализация или счёт по сигналу)
 - Захват входа
 - Сравнение выхода
 - Вход остановки.
- Поддерживает инкрементный (квадратурный) кодер и датчики Холла для позиционирования.
- Вход запуска от внешних тактов или шагового управления током.

Блок-схема улучшенных таймеров.



14.3. Функциональное описание таймеров

14.3.1. Узел счёта

Это 16-бит счётчик с регистром само-перезагрузки. Имеет прямой, обратный и реверсивный режимы. Тактирование может поступать через предделитель.

Счётчик, регистр перезагрузки и предделитель доступны программно для чтения и записи даже во время счёта.

Включает:

- Регистр счётчика (ТІМх CNT)
- Регистр предделителя (TIMx PSC)
- Регистр перезагрузки (TIMX ARR)
- Регистр повторения счёта (TIMX RCR)

Регистр перезагрузки предзагружаемый (есть видимый и скрытый регистры). Содержимое видимого регистра пишется в скрытый по каждому событию обновления (UEV), в зависимости от бита разрешения (ARPE) в регистре TIMx_CR1. Оно посылается программно или при переполнении/ исчерпании счётчика при снятом бите UDIS в регистре TIMx_CR1.


Счётчик тактируется выходом предделителя СК_СNT. Разрешается битом СЕN в регистре TIMx_CR1.

Счёт начинается через 1 такт после установки бита CEN в регистре TIMx CR1.


Описание предделителя

Это 16-бит счётчик делителя входной частоты (от 1 до 65536) с видимым регистром TIMx_PSC. его можно менять налету. Новое значение счётчика пишется по следующему событию обновления.

Временная диаграмма с изменением предделителя с 1 на 2.



Временная диаграмма с изменением предделителя с 1 на 4.



14.3.2. Режимы счёта

Прямой счёт

Счёт идёт от 0 до значения перезагрузки (регистр **TIMx_ARR**), сбрасывается в 0 и выдаёт событие переполнения счётчика.

Если используется счётчик повторений, то событие UEV выдаётся после обнуления заданных повторений плюс 1 (TIMx_RCR+1). Иначе событие обновления выдаётся при каждом переполнении счётчика.

Установка бита UG в регистре TIMx_EGR (программно или контроллером режима ведомого) также выдаёт событие обновления.


Событие UEV выключается установкой бита UDIS в регистре TIMx_CR1. Этим предупреждается запись скрытого регистра во время изменения регистра предзагрузки. Также событие UEV не появляется при сброшенном бите UDIS 0. Однако, счётчик продолжает считать с 0, равно как и предделитель (не изменив своего значения). Кроме того, если стоит бит URS в регистре TIMx_CR1, то установка бита UG выдаёт событие UEV без установки флага UIF (без прерывания и запроса DMA). Этим предупреждается одновременная выдача прерываний обновления и захвата при очистке счётчика по событию захвата.

По событию обновления обновляются все регистры и ставится флаг обновления (бит $\tt UIF$ в регистре $\tt TIMx_SR$). Это зависит от бита $\tt URS$:


- Счётчик повторений перегружается из регистра TIMX RCR,
- В скрытый регистр перезагрузки пишется содержимое TIMx_ARR,
- Буфер предделителя перегружается из регистра TIMx PSC.

Примеры ниже используют TIMx ARR=0x36.


Временная диаграмма с делителем 1.




Временная диаграмма с делителем 2.




Временная диаграмма с делителем 4.




Временная диаграмма с делителем N.



Временная диаграмма события при ARPE=0 (TIMx_ARR не предзагружен).



Временная диаграмма события при ARPE=1 (TIMx_ARR предзагружен).



Обратный счёт

Счёт идёт от значения перезагрузки (регистр $\mathtt{TIMx_ARR}$) до 0, перегружает счётчик и выдаёт событие исчерпания счётчика.

Если используется счётчик повторений, то событие UEV выдаётся после исчерпания заданных повторений плюс 1 ($TIMx_RCR+1$). Иначе событие обновления выдаётся при каждом исчерпании счётчика.

Установка бита UG в регистре TIMx_EGR (программно или контроллером режима ведомого) также выдаёт событие обновления.


Событие UEV выключается установкой бита UDIS в регистре TIMx_CR1. Этим предупреждается запись скрытого регистра во время изменения регистра предзагрузки. Также событие UEV не появляется при сброшенном бите UDIS 0. Однако, счётчик продолжает считать с значения перезагрузки, тогда как и предделитель с 0 (не изменив своего значения). Кроме того, если стоит бит URS в регистре TIMx_CR1, то установка бита UG выдаёт событие UEV без установки флага UIF (без прерывания и запроса DMA). Этим предупреждается одновременная выдача прерываний обновления и захвата при очистке счётчика по событию захвата.

По событию обновления обновляются все регистры и ставится флаг обновления (бит UIF в регистре $TIMx_SR$). Это зависит от бита URS:


- Счётчик повторений перегружается из регистра TIMX RCR,
- Буфер предделителя перегружается из регистра TIMx PSC.
- В скрытый регистр перезагрузки пишется содержимое TIMx_ARR. Скрытый регистр перезагрузки обновляется раньше счётчика и работа продолжается с нового значения.

Примеры ниже используют TIMx ARR=0x36.


Временная диаграмма с делителем 1.




Временная диаграмма с делителем 2.




Временная диаграмма с делителем 4.



Временная диаграмма с делителем N.



Временная диаграмма события без счётчика повторений.



Реверсивный счёт

Счёт идёт от 0 до значения перезагрузки минус 1 (регистр TIMx_ARR-1), выдаёт событие переполнения счётчика, затем считает обратно до 1, выдаёт событие исчерпания счётчика и начиняет счёт с 0.

Реверсивный режим включается если биты CMS в регистре TIMx_CR1 не равны '00'. Флаг прерывания Сравнения выхода выводных каналов ставится когда: завершается обратный счёт (Реверсивный режим 1, CMS = "01"), завершается прямой счёт (Реверсивный режим 2, CMS = "10") завершается прямой и обратный счёт (Реверсивный режим 3, CMS = "11").

В этом режиме бит DIR в регистре TIMx_CR1 писать нельзя. Он изменяется аппаратно и указывает текущее направление счёта.

Событие обновления может выдаваться на каждое переполнение и на каждое исчерпание счётчика установкой бита UG в регистре TIMx_EGR (программно или контроллером режима ведомого). В этом случае счётчик и предделитель начинают счёт с 0.

Событие UEV выключается установкой бита UDIS в регистре TIMx_CR1. Этим предупреждается запись скрытого регистра во время изменения регистра предзагрузки. Также событие UEV не появляется при сброшенном бите UDIS 0. Однако, счётчик продолжает считать с вверх и вниз, основываясь на текущем значении предзагрузки.


Кроме того, если стоит бит URS в регистре TIMx_CR1, то установка бита UG выдаёт событие UEV без установки флага UIF (без прерывания и запроса DMA). Этим предупреждается одновременная выдача прерываний обновления и захвата при очистке счётчика по событию захвата.

По событию обновления обновляются все регистры и ставится флаг обновления (бит UIF в регистре $TIMx_SR$). Это зависит от бита URS:

- Счётчик повторений перегружается из регистра TIMX RCR,
- Буфер предделителя перегружается из регистра TIMx PSC.
- В скрытый регистр перезагрузки пишется содержимое TIMx_ARR. В случае обновления по переполнению счётчика скрытый регистр перезагрузки обновляется раньше счётчика и работа продолжается с нового значения.


Примеры ниже используют разные частоты тактов.

Временная диаграмма с делителем 1, $TIMx_ARR = 0x6$.




1. Реверсивный режим 1.

Временная диаграмма с делителем 2.




Временная диаграмма с делителем 4, TIMx_ARR=0x36.




1. Реверсивный режим 2 или 3 с флагом UIF по переполнению.


Временная диаграмма с делителем N.



Временная диаграмма, обновление с ARPE=1 (исчерпание).



Временная диаграмма, обновление с ARPE=1 (переполнение).



14.3.3. Счётчик повторения

В действительности событие обновления (UEV) выдаётся только при нулевом счётчике повторения. Это полезно при генерации ШИМ сигналов.

То есть, данные из регистров $\mathtt{TIMx_ARR}$, $\mathtt{TIMx_PSC}$, и $\mathtt{TIMx_CCRx}$ пишутся в скрытые регистры каждые N+1 переполнений или исчерпаний счётчика, где N значение счётчика повторений $\mathtt{TIMx_RCR}$.


Счётчик повторений декрементируется:

- На каждое переполнение счётчика при прямом счёте,
- На каждое исчерпание счётчика при обратном счёте,
- На каждое переполнение и исчерпание счётчика при реверсивном счёте. Хотя это ограничивает число повторений 128 циклами ШИМ, зато так можно обновлять заполнение цикла дважды за период ШИМ. При обновлении регистров сравнения единожды за период ШИМ в реверсивном режиме максимальное разрешение равно 2хT_{ск} из-за симметрии сигнала.

Счётчик повторений сам перегружается из регистра TIMx_RCR. Если событие UEV выдаётся программно (битом UG в регистре TIMx_EGR) или аппаратно контроллером ведомого, то счётчик повторений немедленно загружается из регистра TIMx_RCR, независимо от его содержимого.

В реверсивном режиме при нечётных значениях RCR, событие обновления выдаётся либо при переполнении счётчика, либо при исчерпании, в зависимости от того, когда был записан регистр RCR, до старта счётчика, или после него. Если RCR был записан до старта, то UEV появляется при переполнении, иначе при исчерпании. Например при RCR = 3, событие UEV выдаётся на каждое 4-е переполнение или исчерпание, в зависимости от того, когда был записан RCR.

Обновления в зависимости от установок регистра TIMx_RCR.



14.3.4. Выбор тактов


Счётчик может тактироваться из следующих источников:

- Внутренний (СК INT)
- Внешний режим 1: внешняя ножка
- Внешний режим 2: вход внешнего сигнала ETR
- Входы внутреннего сигнала (ITRx): использование одного таймера предделителем для другого.

Внутренний источник (CK_INT)

Если в ведомом режиме контроллер выключен (SMS=000), то всем управляют только биты CEN, DIR (в регистре TIMx_CR1) и UG (в регистре TIMx_EGR). Они изменяются только программно (кроме UG, снимающегося аппаратно). Сразу после установки бита CEN предделитель начинает получать внутренние такты CK INT.


Схема управления в нормальном режиме прямого счёта без предделителя.



Внешний источник режим 1.

Включается при установке SMS=111 в регистре TIMx_SMCR. Счётчик работает от переднего или заднего фронта выбранного входа.

Внешний источник TI2.



Например, процедура включения режима прямого счёта по переднему фронту входа TI2:

1. Включить определение переднего фронта TI2 канала 2 записью CC2S = '01' в регистре TIMX CCMR1.


- 2. Установить длительность входного фильтра битами IC2F[3:0] в регистре TIMx CCMR1 (если фильтр не нужен, то остаётся IC2F=0000).
- 3. Выбрать полярность переднего фронта записью CC2P=0 в регистре TIMX CCER.
- 4. Включить внешний режим 1 тактирования записью SMS=111 в регистре TIMX SMCR.
- 5. Выбрать TI2 как источник сигнала записью TS=110 в регистре TIMX SMCR.
- 6. Включить счётчик записью CEN=1 в регистре TIMx CR1.

Предделитель захвата для запуска не используется и конфигурировать его нужды нет.

По переднему фронту на TI2 счётчик один раз тикает и ставит флаг TIF.

Задержка между передним фронтом на TI2 и реальным тиком появляется из-за схемы ресинхронизации на входе TI2.

Схема управления внешнего режима 1.




Внешний источник режим 2.

Включается записью ECE=1 в регистре TIMx SMCR.

Счётчик работает по переднему или заднему фронту входа ETR.

Блок входа внешнего запуска.




Например, включение режима прямого счёта по каждому 2 переднему фронту на входе ETR:

- 1. Здесь фильтр не нужен, так что ETF [3:0] = 0000 в регистр TIMx SMCR.
- 2. В предделитель пишем ETPS [1:0]=01 в регистре TIMx SMCR
- 3. Выбираем передний фронт на ножке ETR записью ETP=0 в регистре TIMX SMCR.
- 4. Разрешаем внешний режим 2 записью ECE=1 в регистре TIMx SMCR.
- 5. Включаем счётчик записью CEN=1 в регистре TIMx CR1.

Счётчик тикает единожды на каждые 2 передних фронта ETR.

Задержка между передним фронтом на ETR и реальным тиком появляется из-за схемы ресинхронизации на входе сигнала ETRP.

Схема управления с внешним источником режим 2.




14.3.5. Каналы захвата/сравнения

Каждый канал захвата/сравнения построен вокруг парного регистра (включая невидимый), входного каскада захвата (с цифровым фильтром, мультиплексором и предделителем) и выходного каскада (с компаратором и управлением выходом).


Входной каскад считывает нужный вход **TIx** для выдачи фильтрованного сигнала **TIxF**. Далее, детектор фронта с выбором полярности выдаёт сигнал (**TIxFPx**), что может быть использован как вход запуска контроллером режима ведомого или как команда захвата. Предделитель стоит до регистра захвата (**ICxPS**).

Входной каскад канала 1.




Выходной каскад выдаёт промежуточный сигнал, используемый как опорный: OCxRef (активный высокий). Полярность действует в конце цепочки.


Основная схема канала 1.



Выходной каскад каналов 1 - 3.



Выходной каскад канала 4.



Блок захвата/сравнения состоит из двух регистров: предзагрузки и невидимого. Снаружи доступен только регистр предзагрузки и по чтению и по записи.

Захват выполняется внутренним регистром и результат пишется в регистр предзагрузки.

При сравнении регистр предзагрузки пишется в невидимый, где и сравнивается со счётчиком.

14.3.6. Режим захвата входа

Регистры TIMx_CCRx защёлкивают содержимое счётчика после передачи, обнаруженной соответствующим сигналом ICx. При этом ставится флаг CCXIF в регистре TIMx_SR и ставятся запрос DMA и прерывания. Если захват происходит при стоящем флаге CCxIF, то ставится флаг перезахвата CCxOF в регистре TIMx_SR. Флаг CCxIF снимается записью в него нуля или чтением захваченных данных из регистра TIMx CCRx. CCxOF снимается записью '0'.

Далее захватываем содержимое TIMx CCR1 по переднему фронту TI1. Делаем так:

• Выбираем активный вход: TIMx_CCR1 подключаем в TI1 и пишем "01" в биты CC1S регистра TIMx_CCMR1. Биты CC1S отличаются от 00, т. е. канал на вводе и регистр TIMx_CCR1 доступен только по чтению.

- Ставим длительность входного фильтра битами ICxF в регистре TIMx_CCMRx с учётом входного сигнала на TIx. Допустим, что при переключении входной сигнал нестабилен в течении пяти внутренних тактов. Значит длительность фильтра должна быть больше этих пяти тактов. Мы можем определить передачу на TI1 за 8 последовательных выборок нового уровня на частоте f_{DTS}. И мы пишем 0011 в биты IC1F регистра TIMx CCMR1.
- Выбираем фронт сигнала на TI1 записью 0 в бит CC1P регистра TIMx CCER (передний).
- Ставим предделитель. Здесь он нам не нужен (пишем 00 в биты IC1PS регистра TIMx_CCMR1).
- Разрешаем запись счётчика в регистр захвата установкой бита CC1E в TIMx CCER.
- Если нужно разрешаем выдачу запросов прерывания битом CC1IE в TIMx_DIER и DMA битом CC1DE в регистре TIMx_DIER.

Если захват входа произошёл, то:

- Регистр TIMx CCR1 получает значение счётчика активной передачи.
- Ставится флаг прерывания CC1IF. Если он ещё стоял, то ставится и флаг CC1OF.
- В зависимости от бита СС11Е генерируется прерывание.
- В зависимости от бита **CC1DE** генерируется запрос DMA.

Чтобы обработать перезахват рекомендуется читать регистр данных до опроса флага перезахвата.

NB: Запросы прерывания и DMA IC можно выдавать программно установкой битов CCxG в регистре TIMx EGR.

14.3.7. Режим ввода ШИМ


Это часть режима захвата входа. Процедура такая же, кроме:

- Два сигнала ICх направляются на на один вход TIх.
- Полярность этих входов ІСх противоположная.
- Сигналом запуска берётся один из двух сигналов **TIxFP**, а контроллер ведомого режима выключается.

Например, можно измерить период (в регистре TIMx_CCR1) и длительность заполнения (в регистре TIMx_CCR2) ШИМ сигнала на TI1 следующей процедурой (зависит от частоты CK_INT и предделителя):

- Выбрать активный вход для TIMx_CCR1: Записать 01 в биты CC1S регистра TIMx_CCMR1 (TI1).
- Выбрать полярность для TI1FP1 (для захвата в TIMx_CCR1 и очистки счётчика): записать 0 в CC1P (передний фронт).
- Выбрать активный вход для TIMx_CCR2: записать 10 в биты CC2S регистра TIMx_CCMR1 (TI1).
- Выбрать полярность для TI1FP2 (для захвата в TIMx_CCR2): записать 1 в СС2Р (задний фронт).
- Выбрать вход запуска: записать 101 в биты TS регистра TIMX SMCR (TI1FP1).
- Поставить контроллер режима ведомого в сброс: записать 100 в биты SMS регистра TIMx_SMCR.
- Включить захват: поставить биты CC1E и CC2E в регистре TIMx CCER.

Времянка режима ввода ШИМ.



1. Режим ШИМ может использоваться только с сигналами TIMx_CH1/TIMx_CH2 так как к контроллеру режима ведомого подключены только TI1FP1 и TI2FP2.

14.3.8. Принудительный вывод

В режиме вывода (биты CCxS = 00 в $TIMx_CCMRx$), каждый выходной сигнал сравнения (OCxREF и затем OCx/OCxN) можно программно поставить в активное или неактивное состояние, независимо от результата сравнения выходного регистра сравнения и счётчика.

Активными выходные сигналы (OCxREF/OCx) ставятся записью 101 в биты OCxM нужного регистра $TIMx_CCMRx$. Активный сигнал OCxREF всегда высокий, а OCx противоположен биту полярности CCxP.

Сигнал OCXREF снимается записью 100 в биты OCXM регистра TIMX CCMRX.

Но сравнение внутреннего регистра **TIMx_CCRx** со счётчиком всё равно выполняется, биты ставятся, генерируются запросы прерывания и DMA. См. ниже.

14.3.9. Режим сравнения выхода

Используется для управления выходным сигналом и определения истечения периода времени. При совпадении регистра захвата/сравнения со счётчиком эта схема:

- Ставит выходную ножку в заданное состояние (биты OCxM в регистре TIMx_CCMRx) и полярность (бит CCxP в регистре TIMx_CCER). Ножка может хранить состояние(OCxM=000), стать активной (OCxM=001), неактивной (OCxM=010) или переключиться (OCxM=011).
- Ставит флаг прерывания (бит CCxIF в регистре TIMx SR).
- При установленной маске прерывания (бит CCxIE в регистре TIMx DIER) выдаёт запрос.
- При установленном разрешении DMA (бит CCxDE в регистре TIMx_DIER) выдаёт нужный (бит CCDS в регистре TIMx CR2) запрос.

В регистр TIMx_CCRx можно писать как через регистр предзагрузки, так и без него (см. бит OCxPE в регистре TIMx_CCMRx).

В режиме сравнения выхода бит события UEV на выходы OCxREF и OCx не влияет. Разрешение составляет один счёт счётчика. Этот режим можно использовать для выдачи одного импульса.


Процедура:

- 1. Выбрать такты счётчика (внутренние, внешние, предделитель).
- 2. Записать желаемое в регистры TIMX ARR и TIMX CCRX.
- 3. Если нужно прерывание, то установить бит **CCXIE**.

- 4. Выбрать режим выхода. Например:
 - Записать OCxM = 011 для переключения ножки OCx при совпадении CNT и CCRx
 - Записать ОСхРЕ = 0 для отключения регистра предзагрузки
 - Записать ССхР = 0 ради высокого активного уровня
 - Записать ССхЕ = 1 для разрешения вывода
- 5. Включить счётчик установкой бита CEN в регистре TIMx_CR1.

При запрещённом регистре предзагрузки (OCxPE='0') регистр TIMx_CCRx можно обновлять в любое время, иначе он будет обновлён только по событию UEV.

Режим сравнения выхода, переключение ножки ОС1.



14.3.10.Режим ШИМ

Частота сигнала ШИМ определяется регистром TIMx_ARR, а коэффициент заполнения регистром TIMx CCRx.

Режим ШИМ может включаться независимо по одному на каждый выход OCx записью '110' (ШИМ1) или '111' (ШИМ2) в биты OCxM регистра TIMx_CCMRx. Соответствующий регистр предзагрузки должно включать битом OCxPE в регистре TIMx_CCMRx и, соответсвенно, регистр авто-загрузки (в режимах прямого и реверсивного счёта) нужно включить битом ARPE в регистре TIMx_CR1.

Поскольку регистр предзагрузки пишется в теневой регистр только по событию обновления, то все регистры нужно заранее инициализировать установкой бита UG в регистре TIMx_EGR.

Полярность OCx (активный высокий или низкий) выбирается битом CCxP в регистре TIMx_CCER. Выходы OCx включаются битами CCxE, CCxNE, MOE, OSSI и OSSR в регистрах TIMx_CCER и TIMx_BDTR.

В режиме ШИМ (1 или 2), TIMx_CNT и TIMx_CCRx сравниваются на выполнение условия $TIMx_CCRx \le TIMx_CNT$ или $TIMx_CNT \le TIMx_CCRx$ (в зависимости от направления счёта).

Бит CMS в регистре TIMx CR1 определяет генерацию ШИМ по фронту или по центру.


ШИМ по фронту

• Прямой счёт

Он определяется сброшенным битом DIR в регистре TIMx_CR1.

В примере ниже стоит режим ШИМ1. Опорный сигнал OCxREF остаётся высоким при TIMx_CNT < TIMx_CCRx. Если регистр TIMx_CCRx больше значения авто-загрузки (TIMx_ARR) то OCxREF равен '1'. При равенстве значений сравнения, OCxREF равен '0'. В примере ниже TIMx_ARR=8.

ШИМ по фронту (ТІМх ARR=8).



• Обратный счёт

Он определяется стоящим битом DIR в регистре TIMx_CR1.

В режиме ШИМ1 опорный сигнал OCxREF остаётся низким при TIMx_CNT > TIMx_CCRx. Если регистр TIMx_CCRx больше значения авто-загрузки (TIMx_ARR) то OCxREF равен '1'. При равенстве значений сравнения, OCxREF равен '1'. 0% ШИМ в этом режиме недоступен.


ШИМ по центру

Этот режим включается когда биты CMS в регистре $TIMx_CR1$ не равны '00' (остальные конфигурации на сигналы OCxREF/OCx влияют также). Флаг сравнения ставится в любых режимах счёта (прямом, обратном и реверсивном) в зависимости от битов CMS в регистре $TIMx_CR1$. Бит направления (DIR) в регистр $TIMx_CR1$ меняется аппаратно и не дай бог менять его программно.

В примере ниже:

- TIMX ARR=8,
- Стоит режим ШИМ1,
- Флаг ставится при обратном счёте в режиме ШИМ1 по центру (CMS=01 в TIMX CR1).

ШИМ по центру (ТІМх ARR=8).



Советы:

- При старте режима по центру используется текущее направление счёта (зависит от бита DIR в регистре TIMx_CR1). Более того, в это время биты DIR и CMS программно менять нельзя.
- Запись в счётчик работающего режима ой как не рекомендуется. В частности:
 - При **TIMx_CNT>TIMx_ARR** направление счёта не изменяется и продолжает считать в том же направлении.
 - При записи 0 или изменении TIMx_ARR направление изменяется, но событие UEV не выдаётся.
- Самый безопасный способ это программно запустить обновление (битом UG в регистре TIMX EGR) прямо перед стартом, а не писать в работающий счётчик.

14.3.11.Инверсные выходы и задержка

Таймеры ТІМ1 и ТІМ8 могут выдавать инверсные выходы одного сигнала с некоторой задержкой друг от друга, что могут потребовать характеристики управляемых устройств.

Полярность выходов (основного OCx и инверсного OCxN) можно выбирать независимо. Этому служат биты CCxP и CCxNP в регистре $TIMx_CCER$.

Cигналы OCx и OCxN активируются комбинацией битов: CCxE и CCxNE в регистре TIMx_CCER и битами MOE, OISx, OISxN, OSSI и OSSR в регистрах TIMx_BDTR и TIMx_CR2. В частности задержка включается при переходе в состояние IDLE (MOE падает в 0).


Задержка разрешается установкой обоих битов CCxE и CCxNE, и битом MOE при наличии схемы остановки. Биты DTG[7:0] регистра TIMx_BDTR определяют задержку для всех каналов. От сигнала OCxREF выдаются 2 выхода OCx и OCxN. Если OCx и OCxN активны высокими:

- Сигнал ОСх повторяет опорный сигнал, но с задержкой переднего фронта.
- Сигнал OCxN это инверсный опорный сигнал, но с задержкой по противоположному фронту.


Если задержка больше ширины импульса активного выхода (OCx или OCxN), то соответствующий импульс не генерируется.

Далее показана связь генератора задержки выходных сигналов и опорным сигналом OCxREF. (В этих примерах CCxP=0, CCxNP=0, MOE=1, CCxE=1 and CCxNE=1).


Инверсный выход с задержкой.



Задержка больше инверсного импульса.



Задержка больше прямого импульса.



Задержка определяется битами DTG в регистре TIMx BDTR одинаковой для всех каналов.

Перенаправление OCxREF на OCx или OCxN

В режиме вывода (принудительном, сравнении выхода или ШИМ) OCXREF можно направлять на выходы OCX или OCXN битами CCXE и CCXNE регистра TIMX CCER.

Так можно направить какой-либо сигнал (вроде ШИМ и пр.) на один из выходов, оставив инверсный неактивным. Другая возможность это сделать оба выхода неактивными или активными с инверсией и задержкой.

Когда разрешён только OCxN (CCxE=0, CCxNE=1), то он не инвертируется и становится активным при высоком OCxREF. Например, если CCxNP=0, то OCxN= OCxREF. С другой стороны, если разрешены оба сигнала OCx и OCxN (CCxE=CCxNE=1), то OCx становится активным при высоком OCxREF, а инверсный OCxN становится активным при низком OCxREF.

14.3.12. Функция останова

При останове разрешения вывода и неактивные уровни изменяются в соответствии с дополнительными битами управления (MOE, OSSI и OSSR в регистре TIMx_BDTR, OISx и OISxN в регистре TIMx_CR2). В любом случае, выходы OCx и OCxN не могут стать активными одновременно.

Сигнал останова может поступать с внешней ножки или по сбою тактирования от Системы безопасности тактов (CSS).

При выходе из сброса схема останова выключена и бит MOE сброшен. Включается схема останова установкой бита BKE в регистре TIMx_BDTR. Полярность сигнала сброса выбирается битом BKP там же. BKE и BKP можно изменять одновременно. Записанные BKE и BKP работают через 1 такт APB. Следовательно, их чтение истинно через 1 такт APB после записи.

Поскольку задний фронт MOE может быть асинхронным, то между действительным сигналом и синхронным битом в регистре TIMx_BDTR вставлена схема ресинхронизации. Так появляется задержка между синхронным и асинхронным сигналами. В частности, если MOE изменился с 0 на 1, то перед чтением должна быть выполнена пустая команда, поскольку запись асинхронна, а чтение синхронно.

При появлении сигнала останова:

- Бит MOE асинхронно очищается, переключая выходы в неактивное, пустое или сброшенное состояние (выбирается битом OSSI). Это работает даже при выключенном генераторе MCU.
- Все выходные каналы получают уровни, определённые битами OISx в регистре TIMx_CR2 сразу после сброса MOE. Если OSSI=0, то таймер освобождает включённые выходы, иначе они остаются высокими.
- Если используются инверсные выходы:
 - Сначала выходы переходят в неактивное состояние сброса (зависит от полярности). Это действие асинхронно и работает даже при выключенном тактировании.
 - Если тактирование ещё есть, то запускается генератор задержки перевода выходов на уровни, определённые битами OISx и OISxN. Даже в этом случае OCx и OCxN не могут стать активными одновременно. Из-за схемы ресинхронизации МОЕ, длительность задержки чуточку больше (около 2 ck_tim тактов).
 - Если OSSI=0, то таймер освобождает включённые выходы, иначе они остаются высокими если олин из битов CCxE или CCxNE высокий.
- Ставится флаг сброса (BIFB регистре TIMx_SR). Если бит BIE в регистре TIMx_DIER стоит, то генерируется прерывание. Запрос DMA выдаётся если стоит бит BDEв регистр TIMx_DIER.
- Если бит AOE в TIMx_BDTR стоит, то бит MOE автоматически ставится снова по следующему событию UEV. Иначе MOE остаётся низким до следующей записи '1'.

NB: Входы останова действуют по уровню. Так что, мое не ставится при активном входе (ни аппаратно, ни программно). Ну и флаг BIF не сбрасывается.


Останов можно генерировать по входу BRK с заданием полярности и битом разрешения BKE в регистре TIMX BDTR.

Два способа генерации останова:

- По входу BRK с заданием полярности и битом разрешения BKE в регистре TIMx_BDTR.
- Программно битом **BG** в регистре **TIMx_EGR**.

Кроме того, в схеме останова реализована защита записи, позволяющая заморозить несколько параметров (длительность задержки, полярность и состояние выключенных OCx/OCxN, конфигурацию OCxM, разрешение и полярность останова). Есть три уровня защиты битами LOCK в регистре TIMx_BDTR. Биты LOCK можно писать единожды после сброса MCU.

Выходные сигналы при останове.



14.3.13. Очистка OCxREF по внешнему событию

Сигнал OCxREF для заданных каналов можно сделать низким, подав высокий уровень на вход ETRF (бит разрешения OCxCE в TIMx_CCMRx стоит в '1'). Он остаётся низким вплоть до следующего события UEV.


Эта функция работает в режимах сравнения выхода и ШИМ, но не в принудительном режиме.

Например, сигнал ETR можно подключить к к выходу компаратора для управления током. В этом случае ETR нужно конфигурировать так:

- 1. Выключить предделитель внешнего запуска: записать '00' в биты ETPS[1:0] в TIMX SMCR.
- 2. Выключить режим 2 внешнего тактирования: снять бит ECE в TIMX SMCR.
- 3. Поставить полярность и фильтр внешнего запуска (ETP и ETF) как нужно.

В примере ниже приведён сигнал OCxREF при переходе входа ETRF в высокий уровень для обоих значений OCxCE. Здесь ТІМх в режиме ШИМ.

Очистка OCxREF.




14.3.14. Шести-шаговая ШИМ

При работе с инверсными выходами доступна предзагрузка битов OCxM, CCxE и CCxNE. Они пишутся в теневые биты по событию коммутации COM. Так можно заранее создать конфигурацию и одновременно включить её для всех каналов. COM можно генерировать программно установкой бита COM в регистре TIMx_EGR или аппаратно (по переднему фронту TRGI).

При появлении события COM ставится флаг (COMIF в регистре TIMx_SR), который может вызвать прерывание (если стоит бит COMIE в регистре TIMx_DIER) или запрос DMA (если стоит бит COMDE в регистре TIMx_DIER).

Ниже приведены выходы OCx и OCxN при событии COM в 3 конфигурациях.

Пример COM, (OSSR=1).



14.3.15. Режим одного импульса


ОРМ это частный случай предыдущих режимов. Он позволяет счётчику запускаться по сигналу и генерировать импульс программируемой длины с программируемой задержкой.

Запускать счётчик можно из контроллера ведомого режима. Создавать сигнал можно в режиме сравнения выхода и ШИМ. Режим включается установкой бита OPM в регистре TIMx_CR1. Так счётчик автоматически останавливается по следующему событию UEV.

Импульс генерируется правильно только если значение сравнения отличается от начального значения счётчика. Перед стартом (таймер ждёт запуска) конфигурация должна быть:

- При прямом счёте: CNT < CCRx \le ARR (в частности, 0 < CCRx)
- При обратном счёте: CNT > CCRx

Режим одного импульса.



Например, выдадим положительный импульс на OC1 длиной t_{PULSE} после задержки t_{DELAY} по переднему фронту на ножке TI2.

Берём **TI2FP2** как запуск 1:

- Поставим TI2FP2 на TI2 записью CC2S='01' в регистре TIMx CCMR1.
- T12FP2 ставим на передний фронт записью CC2P='0' в регистре TIMx CCER.
- Выбираем TI2FP2 как запуск контроллером режима ведомого (TRGI) записью TS='110' в регистр TIMx_SMCR.
- TI2FP2 используем как старт записью SMS='110' в TIMx_SMCR (режим запуска).

Сигнал ОРМ определяем записью регистров сравнения (учитываем частоту тактов и предделитель).

- Определяем tdelay записью в TIMx CCR1.
- Определяем t_{PULSE} как разность значений перезагрузки и сравнения (TIMX ARR TIMX CCR1).
- Сигнал создаётся переходом из '0' в '1' при сравнении и переходом из '1' в '0' при достижении счётчиком значения перезагрузки. Для этого, включаем режим ШИМ2 записью OC1M=111 в регистре TIMx_CCMR1. Регистры предзагрузки можно включить записью OC1PE='1' в регистре TIMx_CCMR1и ARPE в регистре TIMx_CR1, а можно не включать. В этом случае значение сравнения пишется в регистр TIMx_CCR1, значение перезагрузки в регистр TIMx_ARR, даём событие обновления битом UG и ждём внешнего запуска на TI2. В CC1P здесь пишется '0'.

В этом примере биты DIR и CMS регистра TIMx_CR1 должны быть сброшены.

Мы ждём только одного импульса (Однократный режим), так что для остановки счётчика по следующему событию обновления (счётчик переходит через значение перезагрузки и обнуляется) нужно поставить бит OPM регистра TIMx_CR1. Если бит OPM регистра TIMx_CR1 обнулён, то включается Повторяющийся режим.

Частный случай: быстрое включение ОСх:

В этом режиме появление фронта на входе **TIx** ставит бит **CEN**, чем включает счётчик. Затем совпадение счётчика с значением сравнения переключает выходной сигнал. Но для этого нужны несколько тактов, ограничивая минимально возможное значение t_{DELAY}.

Если нужен сигнал с минимальной задержкой, то нужно ставить бит OCxFE в TIMx_CCMRx. Далее включаются OCxREF (и OCx) не глядя на сравнение. Его новый уровень равен уровню при сравнении. OCxFE работает только в режимах ШИМ1 и ШИМ2.

14.3.16. Режим интерфейса кодера

Режим интерфейса кодера выбирается записью SMS='001' в TIMx_SMCR при счёте по фронтам TI2, SMS='010' по фронтам TI1 и SMS='011' по фронтам TI1 и TI2.

Полярность TI1 и TI2 выбирается битами CC1P и CC2P в регистре TIMx_CCER. Если нужно, то можно использовать входной фильтр.

Для работы с инкрементным кодером используются входы TI1 и TI2. Счётчик тактируется каждой достоверной передачей по TI1FP1 или TI2FP2 (TI1 и TI2 после входного фильтра и выбора полярности, без них TI1FP1= TI1 и TI2FP2= TI2) при стоящем бите CEN в TIMx_CR1. Последовательность сигналов с двух входов создаёт импульсы счёта и сигнал направления. Счёт может быть прямым и обратным, бит DIR в TIMx_CR1 изменяется аппаратно. Бит DIR вычисляется на каждый входной сигнал (TI1 и/или TI2).

Режим интерфейса кодера просто работает по внешним тактам с выбором направления. То есть счётчик непрерывно считает туда-сюда между 0 и перезагружаемым значением в регистре TIMx_ARR. Так что TIMx_ARR нужно писать до старта. Таким способом захват, сравнение, предделитель и запуск вывода продолжают нормально. Режим кодера и Режим внешних тактов 2 несовместимы.

В этом режиме счётчик автоматически следует за скоростью и направлением инкрементного кодера и его содержимое всегда представляет позицию кодера. Направление счёта соответствует направлению вращения подключённого датчика.

Далее приведены возможные комбинации, полагая, что TI1 и TI2 не изменяются одновременно.

Направления счёта.


	Уровень оппозитного	Фронт	TI1FP1	Фронт	TI2FP2
Активный сигнал	сигнала (TI1FP1 для TI2, TI2FP2 для TI1)	Передний	Задний	Передний	Задний
Только TI1	Высокий	Обратный	Прямой	Стоит	Стоит
ТОЛЬКО ТТ	Низкий	Прямой	Обратный	Стоит	Стоит
To Ture TIO	Высокий	Стоит	Стоит	Прямой	Обратный
Только TI2	Низкий	Стоит	Стоит	Обратный	Прямой
TI4 TIO	Высокий	Обратный	Прямой	Прямой	Обратный
TI1 и TI2	Низкий	Прямой	Обратный	Обратный	Прямой

Внешний инкрементный кодер может напрямую подключаться к MCU без дополнительной логики. Но обычно для преобразования дифференциального сигнала в цифровой используются компараторы. Это сильно увеличивает помехозащищённость. Третий выход кодера, показывающий механическую нулевую позицию, можно подключить к входу внешнего прерывания и сбросу счётчика.


Пример работы счётчика показывает генерацию сигнала счёта и направления. Также показано как компенсируется дребезг на обоих выбранных фронтах. Он может появиться при нахождении датчика возле точек переключения. Использована такая конфигурация:

- CC1S='01' (TIMx CCMR1, TI1FP1 Ha TI1).
- CC2S='01' (ТІМХ ССМR2, ТІ1FP2 на ТІ2).
- CC1P='0', and IC1F = '0000' (TIMx CCER, TI1FP1 без инверсии, TI1FP1=TI1).
- CC2P='0', and IC2F = '0000' (TIMx CCER, TI1FP2 без инверсии, TI1FP2= TI2).
- SMS='011' (TIMX SMCR, оба входа по обоим фронтам).
- CEN='1' (TIMx_CR1, счётчик включён).

Работа счётчика.



Работа счётчика с инверсным ТІ1FP1 и СС1Р='1'.



Таймер в режиме интерфейса кодера показывает текущую позицию счётчика. С помощью второго таймера в режиме захвата, измеряя время между двумя событиями кодера, можно получить динамическую информацию (скорость, ускорение, торможение). Для этого можно использовать третий выход кодера, показывающего механический ноль. В зависимости от времени между двумя событиями счётчик можно читать и регулярно. Это делается регулярной записью счётчика в третий входной регистр (если есть) периодическим сигналом от другого таймера. Можно читать и запросом DMA от часов реального времени.

14.3.17. Функция XOR входов таймера

Бит TI1S в регистре TIMx_CR2 позволяет подключать к входу канала 1 выход вентиля XOR, сочетая три входа TIMx_CH1, TIMx_CH2 and TIMx_CH3.

Выход XOR можно использовать со всеми входными функциями таймера, вроде запуска или захвата.

14.3.18. Работа с датчиками Холла

Это выполняется генерацией ШИМ таймером TIM1 или TIM8 и другим таймером TIMx (TIM2, TIM3, TIM4 или TIM5), так сказать "интерфейсным таймером". TIMx захватывает 3 соединённые через XOR (бит TI1S в TIMx_CR2) входные ножки (TIMx_CH1, TIMx_CH2, and TIMx_CH3) на вход TI1.

Контроллер режима ведомого ставится в сброс; вход ведомого TI1F_ED. Так что при переключении одного из 3 входов счётчик начинает с 0. Этим создаётся временная база, запущенная любым изменением на входах Холла.

На "интерфейсном таймере" канал 1 ставится на захват, сигнал захвата TRC. Захваченное значение, соответствующее времени между 2 изменениями входных сигналов, показывает скорость мотора.


"Интерфейсный таймер" может в режиме выхода выдавать импульс изменения конфигурации продвинутого таймера (ТІМ1 или ТІМ8) (событием СОМ). ТІМ1 выдаёт ШИМ сигнал для управления мотором. Для этого канал интерфейсного таймера после программируемой задержки должен выдавать положительный импульс (в режиме сравнения выхода или ШИМ). Этот импульс через выход TRGO подаётся на продвинутый таймер (ТІМ1 или ТІМ8).

Пример: надо изменить ШИМ конфигурацию TIM1 с программируемой задержкой после каждого изменения входов Холла на таймере TIMx.

- Подключить через XOR три 3 входа таймера на TI1 установкой бита TI1S в TIMx_CR2,
- Создать временную базу: записать в TIMx_ARR максимальное значение (счётчик должен сбрасываться по изменению TI1). Установить предделитель так, чтобы максимальный период счёта превышал время между 2 изменениями датчиков,
- Поставить канал 1 в режим захвата (выбран TRC): записать '11' в биты CC1S регистра TIMX CCMR1. Можно подключить и цифровой фильтр,
- Поставить канал 1 в режим ШИМ 2 с желаемой задержкой: записать '111' в биты OC2M и '00' в биты CC2S регистра TIMx CCMR1,
- Для запуска по TRGO выбрать OC2REF: записать '101' в биты MMS регистра TIMx_CR2.

В таймере ТІМ1 правый вход ІТR должен стать входом запуска, таймер должен генерировать ШИМ, управляющие сигналы захвата/сравнения предзагружаемые (CCPC=1 в регистре ТІМх_CR2) м событие СОМ управляется от входа запуска (CCUS=1 в регистре ТІМх_CR2). Биты управления ШИМ (CCxE, OCxM) пишутся после события СОМ для следующего шага (это можно сделать в обработчике прерывания по переднему фронту OC2REF).

Пример интерфейса датчиков Холла.



14.3.19.TIMх и синхронизация внешнего запуска

Есть три режима синхронизации ТІМх: Сброс, Вентильный и Запуск.

Режим ведомого: Сброс

Счётчик и предделитель можно инициализировать по входу запуска. Кроме того, если бит URS в TIMx_CR1 сброшен, то генерируется событие UEV. Далее обновляются все предзагружаемые регистры (TIMx_ARR, TIMx_CCRx).


В этом примере счётчик прямого счёта сбрасывается по переднему фронту на входе Т11:

- Ставим канал 1 на передний фронт TI1. Входной фильтр отключён (IC1F=0000). Предделителя нет. Биты CC1S=01 в регистре TIMx_CCMR1 выбирают захват входа. Бит CC1P=0 в регистре TIMx CCER определяет полярность и передний фронт.
- Ставим таймер в режим сброса записью SMS=100 в регистр TIMx_SMCR. Выбираем вход с TI1 записью TS=101 в регистре TIMx_SMCR.
- Запускаем счётчик записью CEN=1 в регистре TIMx CR1.

Счётчик начинает считать внутренние такты вплоть переднего фронта **TI1**. Тогда счётчик сбрасывается с 0, ставится флаг запуска (бит **TIF** в регистре **TIMx_SR**) выдаются запросы прерывания и DMA (если разрешены битами **TIE** и **TDE** в регистре **TIMx DIER**).

На рисунке ниже регистр перезагрузки **TIMx_ARR**=0x36. Задержка между фронтом **TI1** и действительным сбросом появляется из-за схемы ресинхронизации на входе **TI1**.

Режим Сброса.



Режим ведомого: Вентильный

Счётчик включается уровнем на выбранном входе.


В этом примере счётчик прямого счёта работает только при низком уровне ТІ1:

- Ставим канал 1 на низкий уровень TI1. Входной фильтр отключён (IC1F=0000). Предделителя нет. Биты CC1S=01 в регистре TIMx_CCMR1 выбирают захват входа. Бит CC1P=1 в регистре TIMx CCER определяет полярность и низкий уровень.
- Ставим таймер в вентильный режим записью SMS=101 в регистр TIMx_SMCR. Выбираем вход с TI1 записью TS=101 в регистре TIMx SMCR.
- Запускаем счётчик записью CEN=1 в регистре TIMx_CR1. В этом режиме счётчик не работает при CEN=0, независимо от уровня на входе.

Счётчик начинает считать внутренние такты при низком уровне на TI1 и останавливается при высоком. Флаг запуска (бит TIF в регистре TIMx_SR) ставится при пуске и остановке таймера.

Задержка между фронтом TI1 и действительным сбросом появляется из-за схемы ресинхронизации на входе TI1.

Вентильный режим.



Режим ведомого: Запуск

Счётчик включается событием на выбранном входе.


В этом примере счётчик прямого счёта работает по переднему фронту на Т12:

- Ставим канал 2 на передний фронт TI2. Входной фильтр отключён (IC1F=0000). Предделителя нет. Биты CC2S=01 в регистре TIMx_CCMR1 выбирают захват входа. Бит CC2P=1 в регистре TIMx CCER определяет полярность и низкий уровень.
- Ставим таймер в режим запуска записью SMS=110 в регистр TIMx_SMCR. Выбираем вход с TI2 записью TS=110 в регистре TIMx SMCR.

Счётчик начинает считать внутренние такты по переднему фронту на TI2 и ставит флаг запуска (бит TIF в регистре TIMx_SR).

Задержка между фронтом TI2 и действительным сбросом появляется из-за схемы ресинхронизации на входе TI2.

Режим Запуска.



Режим ведомого: Внешние такты 2 + Запуск

К режимам ведомого (кроме Внешних тактов 1 и Кодера) можно добавить режим внешнего тактирования 2. В этом случае сигнал ETR выбирается для внешних тактов, а по другому входу можно подавать запуск (в режимах Сброса, Вентильном или Запуска). Не рекомендуем выбирать ETR как TRGI битами TS в регистре TIMX SMCR.


В этом примере счётчик прямого счёта работает по переднему фронту на ETR после переднего фронта запуска на TI1:

- 1. Ставим внешний запуск в регистре **TIMx SMCR**:
 - ETF = 0000: фильтра нет; ETPS = 00: предделитель выключен; ETP = 0: передний фронт на ETR и ECE=1 для внешних тактов 2.
- 2. Ставим канал 1 на передний фронт ТІ:
 - IC1F=0000: фильтра нет; предделитель выключен, ничего не делаем; CC1S=01 в TIMx_CCMR1 для захвата входа; CC1P=0 в TIMx_CCER для полярности (и только переднего фронта).
- 3. Ставим таймер в режим запуска записью SMS=110 в регистр TIMx_SMCR. Выбираем вход с TI1 записью TS=101 в регистре TIMx_SMCR.

Передний фронт TI1 разрешает счёт и ставит флаг TIF. Считаются передние фронты ETR.

Задержка между фронтом ETR и действительным сбросом появляется из-за схемы ресинхронизации на входе ETRP.

Внешние такты 2 + Запуск.



14.3.20.Синхронизация таймера

Таймеры ТІМ связаны между собой для синхронизации или сцепления.

NB: Такты ведомого таймера нужно включать до получения событий от ведущего и не должны меняться налету.

14.3.21. Режим отладки

В режиме отладки (ядро Cortex-M3 остановлено), счётчик TIMx либо работает, либо останавливается, в зависимости от бита DBG TIMx STOP в модуле DBG.

При стоящем счётчике (DBG_TIMx_STOP = 1 в регистре DBGMCU_APBx_FZ) выходы отключаются (как при сброшенном бите MOE). Выходы можно перевести в неактивное состояние (бит OSSI = 1), или возложить управление на контроллер GPIO (бит OSSI = 0) для перевода их в высокоимпедансное состояние (Hi-Z).

14.4. Регистры TIM1 и TIM8

Они доступны полусловами и словами.

14.4.1. Регистр управления 1 (TIMx_CR1)

Смещение адреса: 0х00

По сбросу: 0х0000

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
		Rese	nuod			CKD	[1:0]	ARPE	CMS	[1:0]	DIR	OPM	URS	UDIS	CEN
		Nese	iveu			rw	rw	rw	rw	rw	rw	rw	rw	rw	rw

Биты 15:10
Резерв, не трогать.

– Биты 9:8СКD[1:0]: Деление тактов.

Это отношение тактов таймера (CK_INT) и тактов задержки и выборки (t_{DTS}) в генераторах задержки и цифровых фильтрах (ETR, Tlx),

00: t_{DTS}=t_{CK_INT}

01: t_{DTS}=2*t_{CK_INT}
10: t_{DTS}=4*t_{CK_INT}

11: Резерв

— <u>Бит 7</u> **ARPE**: Разрешение буфера перезагрузки TIMx_ARR

0: Нельзя 1: Нужно

– <u>Бит 6:5</u>
 CMS[1:0]: Выбор режима по центру

00: По фронту. Прямой или обратный счёт в зависимости от бита направления (DIR).

- 01: По центру 1. Попеременный прямой и обратный счёт. Флаг сравнения выхода выводных каналов (CCxS=00 в TIMx_CCMRx) ставится только при обратном счёте.
- 10: По центру 2. Попеременный прямой и обратный счёт. Флаг сравнения выхода выводных каналов (CCxS=00 в TIMx_CCMRx) ставится только при прямом счёте.
- 11: По центру 3. Попеременный прямой и обратный счёт. Флаг сравнения выхода выводных каналов (CCxS=00 в TIMx_CCMRx) ставится и при прямом и при обратном счёте.

NB: При включённом таймере (CEN=1) переключать режим по фронту в режим по центру нельзя.

— <u>Бит 4</u> **DIR**: Направление счёта.

0: Прямой

1: Обратный

NB: Бит читается только в режимах По центру и Кодера.

— <u>Бит 3</u> **ОРМ**: Режим одного импульса

0: Счётчик не останавливается

1: Счётчик останавливается по следующему событию обновления (снимается бит CEN)

— <u>Бит 2</u> **URS**: Источник запроса по событию UEV.

Изменяется программно.

- 0: Разрешённые запросы прерывания или DMA выдаются по:
 - Переполнение/Исчерпание счётчика
 - Установка бита UG
 - Обновление от контроллера режима ведомого
- 1: Разрешённые запросы прерывания или DMA выдаются только по Переполнению/Исчерпанию счётчика.
- <u>Бит 1</u> **UDIS:** Выключение выдачи события обновления UEV.

Изменяется программно.

- 0: Событие UEV выдаётся по:
 - Переполнение/Исчерпание счётчика
 - Установка бита UG
 - Обновление от контроллера режима ведомого
- 1: Событие UEV не выдаётся, скрытые регистры (ARR, PSC, CCRx) хранят значение. При стоящем бите UG или аппаратном сбросе от контроллера режима ведомого счётчик и предделитель инициализируются.
- Бит 0 СЕМ: Включение счётчика.

0: Выключен

1: Включён

NB: Режимы Внешнего тактирования, Вентильный и Кодера работают только при заранее установленном бите CEN. Режим Запуска ставит его автоматически.

14.4.2. Регистр управления 2 (TIMx_CR2)

Смещение адреса: 0х04

По сбросу: 0х0000

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Res.	OIS4	OIS3N	OIS3	OIS2N	OIS2	OIS1N	OIS1	TI1S		MMS[2:0]		CCDS	ccus	Res.	CCPC
Res.	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	Res.	rw

– <u>Бит 15</u>
 Резерв, не трогать.

— <u>Бит 14</u> **OIS4:** Пустое состояние 4 (выход ОС4) см. бит OIS1.

— <u>Бит 13</u> **OIS3N**: Пустое состояние 3 (выход OC3N) см. бит OIS1.

— <u>Бит 12</u> **OIS3**: Пустое состояние 3 (выход ОС3) см. бит OIS1.

— <u>Бит 11</u> **OIS2N**: Пустое состояние 2 (выход OC2N) см. бит OIS1.

— <u>Бит 10</u> **OIS2**: Пустое состояние 2 (выход ОС2) см. бит OIS1.

- <u>Бит 9</u> **OIS1N**: Пустое состояние 1 (выход OC1N).
 - 0: OC1N=0 после задержки при MOE=0
 - 1: OC1N=1 после задержки при MOE=0

NB: Нельзя изменять при уровнях LOCK 1, 2 или 3 в регистре TIMx_BDTR.

- <u>Бит 8</u>
 OIS1: Пустое состояние 1 (выход ОС1).
 - 0: OC1=0 после задержки (если есть OC1N) при MOE=0
 - 1: OC1=1 после задержки (если есть OC1N) при MOE=0

NB: Нельзя изменять при уровнях LOCK 1, 2 или 3 в регистре TIMx_BDTR.

- <u>Бит 7</u>**ТI1S**: Выбор ТI1.
 - 0: Ножка TIMx_CH1 на входе TI1
 - 1: Ножки TIMx_CH1, CH2 и CH3 на входе TI1 (через XOR)
- <u>Бит 6:4</u> MMS[1:0]: Выбор режима ведущего

Выбор информации синхронизации ведомых таймеров от ведущего (TRGO):

- 000: **Сброс** На выход запуска (TRGO) направлен бит UG регистра TIMx_EGR. Если сброс задан входом запуска (контроллер ведомого сброшен), то сигнал TRGO задержан по отношению к реальному сбросу.
- 001: **Разрешение** На выход запуска (TRGO) направлен сигнал разрешения CNT_EN. Это полезно при одновременном старте нескольких таймеров или при управлении окном работы ведомого таймера. CNT_EN это объединение по OR бита CEN и входа запуска в Вентильном режиме. При подаче CNT_EN по входу запуска сигнал TRGO задерживается, кроме режима ведущий/ ведомый (см. бит MSM в регистре TIMx_SMCR).
- 010: **Обновление** На выход запуска (TRGO) направлено событие обновления. Например, ведущий таймер может быть предделителем ведомого.
- 011: **Импульс сравнения** После захвата или совпадения выход запуска (TRGO) посылает положительный импульс установки флага CC1IF (даже если он стоит).
- 100: Сравнение На выход запуска (TRGO) направлен сигнал OC1REF
- 101: Сравнение На выход запуска (TRGO) направлен сигнал OC2REF
- 110: Сравнение На выход запуска (TRGO) направлен сигнал OC3REF
- 111: Сравнение На выход запуска (TRGO) направлен сигнал OC4REF

NB: Тактирование ведомого таймера и ADC нужно включать до получения событий от ведущего таймера и не должно меняться налету.

- <u>Бит 3</u>
 ССDS: Выбор DMA Захвата/Сравнения
 - 0: Запрос ССх DMA посылается по событию ССх
 - 1: Запросы ССх DMA посылаются по событию обновления
- <u>Бит 2</u> **CCUS**: Выбор обновления битов Захвата/Обновления
 - 0: Предзагружаемые биты (ССРС=1) обновляются только установкой бита СОМС
 - 1: Предзагружаемые биты (CCPC=1) обновляются установкой бита COMG или передним фронтом TRGI

NB: Работает только при наличии инверсных выходов.

- Бит 1
 Резерв, не трогать.
- <u>Бит 0</u> **ССРS:** Предзагрузка битов Захвата/Сравнения.
 - 0: Биты CCxE, CCxNE и ОСxM не предзагружены
 - 1: Биты CCxE, CCxNE и OCxM предзагружены, после записи они обновляются только по событию COM (бит COMG ставится по переднему фронту на TRGI, в зависимости от бита CCUS).

NB: Работает только при наличии инверсных выходов.

14.4.3. Регистр управления режима ведомого (TIMx_SMCR)

Смещение адреса: 0х08

По сбросу: 0х0000

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
ETP	ECE	ETPS	S[1:0]		ETF	[3:0]		MSM		TS[2:0]		Res.		SMS[2:0]	
rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	Res.	rw	rw	rw

- <u>Бит 15</u>
 ЕТР: Полярность внешнего запуска
 - 0: ETR не инверсный, активен высоким или передним фронтом.
 - 1: ETR инверсный, активен низким или задним фронтом.

- <u>Бит 14</u> **ЕСЕ**: Разрешение внешнего тактирования
 - 0: Внешнее тактирование 2 выключено
 - 1: Внешнее тактирование 2 включено. Счётчик работает от активного фронта ETRF.

NB:

- 1: Установка бита ECE равнозначна Внешнему тактированию 1 с подключением TRGI к ETRF (SMS=111 и TS=111).
- **2:** Внешнее тактирование 2 можно использовать одновременно с режимами ведомого: Сброс, Вентильный и Запуска. Тем не менее, TRGI нельзя подключать к ETRF (TS не равен 111).
- 3: If external clock mode 1 and external clock mode 2 are enabled at the same time, the external clock input is ETRF.
- <u>Биты 13:12</u> **ETPS[1:0]**: Предделитель внешнего запуска

Частота сигнала ETRP должна быть не больше 1/4 частоты TIMxCLK. Полезно при измерении быстрых внешних сигналов.

00: Предделитель Выкл.

01: ETRP / 2 10: ETRP / 4

11: ETRP / 8

— <u>Биты 11:8</u> **ETF[3:0]**: Фильтр внешнего запуска

Определяет частоту выборки и длину цифрового фильтра сигнала ETRP. Цифровой фильтр это счётчик, выдающий сигнал на выход после N последовательных событий на входе:

0000: Без фильтра, выборка на частоте f_{DTS}

0001: fsampling=fck_int, N=2

0010: fsampling=fck int, N=4

0011: fsampling=fck int, N=8

0100: f_{SAMPLING}=f_{DTS}/2, N=6

0101: $f_{SAMPLING}=f_{DTS}/2$, N=8

0110: fsampling=fpts/4, N=6

0111: fsampling=fdts/4, N=8

1000: f_{SAMPLING}=f_{DTS}/8, N=6

1001: fsampling=fdts/8, N=8

1010: f_{SAMPLING}=f_{DTS}/16, N=5

1011: f_{SAMPLING}=f_{DTS}/16, N=6

1100: fsampling=fdts/16, N=8

1101: f_{SAMPLING}=f_{DTS}/32, N=5

1110: f_{SAMPLING}=f_{DTS}/32, N=6

1111: f_{SAMPLING}=f_{DTS}/32, N=8

— <u>Бит 7</u> **МSM**: Режим Ведущий/Ведомый

0: Ничего

1: Действие входа запуска (TRGI) задерживается для полной синхронизации текущего таймера и его ведомых (через TRGO). Это полезно при синхронизации нескольких таймеров от одного внешнего события.

— <u>Биты 6:4</u> **TS[2:0]**: Выбор запуска

000: Внутренний 0 (ITR0)

001: Внутренний 1 (ITR1)

010: Внутренний 2 (ITR2)

011: Внутренний 3 (ITR3)

100: Детектор фронта TI1 (TI1F_ED)

101: Фильтрованный вход 1 (TI1FP1)

110: Фильтрованный вход 2 (TI2FP2)

111: Внешний запуск (ETRF)

NB: Менять их можно только если не используются (например, при SMS=000) во избежание неверного определения фронта.

– <u>Бит 3</u>
 Резерв, не трогать.

– <u>Биты 2:0</u>SMS[2:0]: Выбор режима ведомого

При внешнем сигнале активный фронт TRGI подключается к внешнему входу с выбранной полярностью.

- 000: Режим ведомого выключен если CEN = '1', то предделитель работает напрямую от внутренних тактов.
- 001: Режим кодера 1 Прямой/обратный счёт по фронту TI2FP1 в зависимости от уровня TI1FP2.
- 010: Режим кодера 2 Прямой/обратный счёт по фронту TI1FP2 в зависимости от уровня TI2FP1.
- 011: Режим кодера 3 Прямой/обратный счёт по фронтам TI1FP1 и TI2FP2 в зависимости от уровня другого входа.
- 100: Режим сброса Передний фронт TRGI инициализирует счётчик и запускает обновление регистров.
- 101: Вентильный режим Такты счётчика разрешены при высоком TRGI. При низком TRGI счётчик останавливается, но не сбрасывается. Старт и стоп счётчика управляемые.
- 110: Режим запуска Счётчик стартует по переднему фронту TRGI (но не сбрасывает). Управляемый только старт.
- 111: Внешние такты 1 Счёт передних фронтов TRGI.

NB: Вентильный режим нельзя использовать если входом запуска выбран TI1F_ED (TS='100'). В действительности, TI1F_ED выдаёт 1 импульс на каждую передачу TI1F, тогда как вентильный режим проверяет уровень сигнала запуска.

Такты ведомого таймера нужно включать до приёма событий от ведущего таймера и не должны изменяться налету.

Таблица 82. Подключение внутреннего запуска ТІМх.

Ведомый TIM	ITR0 (TS = 000)	ITR1 (TS = 001)	ITR2 (TS = 010)	ITR3 (TS = 011)
TIM1	TIM5_TRGO	TIM2_TRGO	TIM3_TRGO	TIM4_TRGO
TIM8	TIM1_TRGO	TIM2_TRGO	TIM4_TRGO	TIM5_TRGO

14.4.4. Регистр разрешения прерываний/DMA (TIMx_DIER)

Смещение адреса: 0х0С

По сбросу: 0х0000

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Res.	TDE	COMDE	CC4DE	CC3DE	CC2DE	CC1DE	UDE	BIE	TIE	COMIE	CC4IE	CC3IE	CC2IE	CC1IE	UIE
Res.	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw

Содержимое битов:

0: Нельзя

1: Можно

— <u>Бит 15</u>	Резерв, не трогать.
— <u>Бит 14</u>	TDE : Запрос DMA запуска
— <u>Бит 13</u>	COMDE : Запрос DMA события COM
— <u>Бит 12</u>	СС4DE : Запрос DMA захвата/сравнения 4
— <u>Бит 11</u>	ССЗDE : Запрос DMA захвата/сравнения 3
— <u>Бит 10</u>	CC2DE : Запрос DMA захвата/сравнения 2
— <u>Бит 9</u>	CC1DE : Запрос DMA захвата/сравнения 1
— <u>Бит 8</u>	UDE: Запрос DMA обновления
— <u>Бит 7</u>	BIE : Запрос прерывания останова
— <u>Бит 6</u>	TIE : Запрос прерывания запуска
— <u>Бит 5</u>	СОМІЕ : Запрос прерывания события СОМ
— <u>Бит 4</u>	СС4ІЕ : Запрос прерывания захвата/сравнения 4
— <u>Бит 3</u>	ССЗІЕ : Запрос прерывания захвата/сравнения 3
— <u>Бит 2</u>	СС2ІЕ : Запрос прерывания захвата/сравнения 2
— <u>Бит 1</u>	СС1ІЕ : Запрос прерывания захвата/сравнения 1
— <u>Бит 0</u>	UIE : Запрос прерывания обновления

14.4.5. Регистр состояния (TIMx_SR)

Биты ставятся аппаратно, стираются записью 0.

Перезахват это появление события при стоящем его флаге.

Смещение адреса: 0х10

По сбросу: 0х0000

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
	Reserved		CC4OF	CC3OF	CC2OF	CC10F	Res.	BIF	TIF	COMIF	CC4IF	CC3IF	CC2IF	CC1IF	UIF
	Reserveu		rc_w0	rc_w0	rc_w0	rc_w0	Res.	rc_w0							

Содержимое битов:

0: Не было

1: Было

– <u>Биты 15:13</u>
 Резерв, не трогать.

Бит 12
 Бит 11
 Бит 11
 Бит 10
 Бит 9
 СС4ОF: Флаг перезахвата захвата/сравнения 3
 СС2ОF: Флаг перезахвата захвата/сравнения 2
 СС1ОF: Флаг перезахвата захвата/сравнения 1

– Бит 8
 Резерв, не трогать.

— <u>Бит 7</u> **ВІF**: Флаг прерывания останова

Стирается при неактивном сигнале останова.

— <u>Бит 6</u> **ТІF**: Флаг прерывания запуска

Ставится аппаратно по активному фронту на входе TRGI при работающем контроллере режима ведомого во всех режимах, кроме Вентильного, (тогда по обоим фронтам).

— <u>Бит 5</u> **СОМІГ**: Флаг прерывания события СОМ

Ставится аппаратно по событию COM (биты - CCxE, CCxNE, OCxM - обновились).

<u>Бит 4</u>
 <u>Бит 3</u>
 <u>Бит 2</u>
 <u>Бит 1</u>
 <u>СС3IF</u>: Флаг прерывания захвата/сравнения 3
 <u>СС2IF</u>: Флаг прерывания захвата/сравнения 2
 <u>СС1IF</u>: Флаг прерывания захвата/сравнения 1

В режиме вывода СС1:

Есть исключения для выравнивания по центру (см. биты CMS в регистре TIMx_CR1).

В режиме ввода СС1:

Бит 0
 UIF: Флаг прерывания обновления

Удержание прерывания обновления ставится при:

- Переполнении или исчерпании счётчика и нулевом счётчике и UDIS=0 в регистре TIMx_CR1.
- При программной инициализации CNT битом UG в регистре TIMx_EGR, если URS=0 и UDIS=0 в регистре TIMx_CR1.
- При инициализации CNT событием запуска (см. регистр TIMx_SMCR), если URS=0 и UDIS=0 в регистре TIMx_CR1.

14.4.6. Регистр генерации событий (TIMx_EGR)

Событие генерируется программной установкой бита, снимается он аппаратно.

Смещение адреса: 0х14

По сбросу: 0х0000

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
			Rese	nuod				BG	TG	COMG	CC4G	CC3G	CC2G	CC1G	UG
			Rese	iveu				W	W	w	W	W	W	W	w

– <u>Биты 15:8</u>
 Резерв, не трогать.

– <u>Бит 7</u>**ВG**: Останов.

1: Событие останова. Бит MOE сбрасывается, флаг BIF ставится. Могут возникнуть прерывание и запрос DMA.

— <u>Бит 6</u> **ТG**: Запуск.

1: Ставит флаг TIF в регистре TIMx_SR. Могут возникнуть прерывание и запрос DMA.

– Бит 5
 СОМС: Событие СОМ.

1: Стоящий бит ССРС разрешает обновление битов ССхЕ, ССхNЕ и ОСхМ

NB: Работает только у каналов с инверсными выходами.

Бит 4
 Бит 3
 Бит 2
 СС4G: Захват/сравнение 4.
 СС3G: Захват/сравнение 3.
 СС2G: Захват/сравнение 2.

— <u>Бит 1</u> **СС1G**: Захват/сравнение 1.

1: Выдаёт событие захвата/сравнения:

В режиме вывода СС1:

Ставит флаг CC1IF. Могут возникнуть прерывание и запрос DMA.

В режиме ввода СС1:

Текущее значение счётчика пишется в TIMx_CCR1. Ставит флаг CC1IF. Могут возникнуть прерывание и запрос DMA. При уже стоящем флаге CC1IF ставится и флаг CC1OF.

– <u>Бит 0</u>
 UG: Обновление.

1: Инициализирует счётчик и обновление регистров. Текущий счётчик предделителя чистится не влияя на само значение. В режиме по центру или при DIR=0 счётчик обнуляется, иначе перегружается из регистра TIMx_ARR (при DIR=1).

14.4.7. Регистр режима захвата/сравнения 1 (TIMx_CCMR1)

Смещение адреса: 0x18 По сбросу: 0x0000

Каналы могут работать на ввод (захват) и вывод (сравнение), что определяется битами CCxS. У остальных битов для ввода и вывода значение отличается. ОСхх обозначает функции вывода, ICxx функции ввода. При этом используются разные каскады.

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
OC2 CE	(OC2M[2:0)]	OC2 PE	OC2 FE	CC2S	S[1:0]	OC1 CE	(OC1M[2:0)]	OC1 PE	OC1 FE	CC18	S[1:0]
	IC2F[3:0]			IC2PS	C[1:0]				IC1F	[3:0]		IC1PS	SC[1:0]		
rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw

Сравнение выхода:

– <u>Бит 15</u>
 ОС2СЕ: Разрешение очистки сравнения 2.

– <u>Биты 14:12</u>ОС2М[2:0]: Режим сравнения выхода 2.

— <u>Бит 11</u> **ОС2РЕ**: Разрешение предзагрузки сравнения 2.

— <u>Бит 10</u> **ОС2FE**: Быстрое разрешение сравнения 2.

— <u>Биты 9:8</u> **СС2S[1:0]**: Выбор Захвата/Сравнения 2.

Определяет направление канала (ввод/вывод) и используемый вход.

00: Канал СС2 выходной

01: Канал СС2 входной, ІС2 на ТІ2

10: Канал СС2 входной, IC2 на TI1

11: Канал СС2 входной, IC2 на TRC. Работает только если битом TS регистра TIMx_SMCR выбран внутренний запуск.

NB: Биты CC2S можно писать только при выключенном канале (CC2E = '0' в TIMx_CCER).

— <u>Бит 7</u> **ОС1СЕ**: Разрешение очистки сравнения выхода 1.

0: ETRF на OC1REF не влияет

1: Высокий уровень на ETRF стирает OC1REF

– Биты 6:4ОС1М[2:0]: Режим сравнения выхода 1.

Определяют поведение выходного опорного сигнала OC1REF, от которого происходят OC1 и OC1N. OC1REF активен высоким, а OC1 и OC1N зависят от битов CC1P и CC1NP.

- 000: Заморозка сравнение TIMx_CCR1 и TIMx_CNT на выходы не влияет (режим используется для генерации временной базы).
- 001: При совпадении TIMx_CNT и TIMx_CCR1 сигнал OC1REF ставится активным (высоким).
- 010: При совпадении TIMx_CNT и TIMx_CCR1 сигнал ОС1REF ставится неактивным (низким).
- 011: Переключение при TIMx CNT=TIMx CCR1 сигнал OC1REF перебрасывается.
- 100: Принудительный неактивный OC1REF ставится низким.
- 101: Принудительный активный OC1REF ставится высоким.
- 110: ШИМ 1 при прямом счёте канал активен пока TIMx_CNT<TIMx_CCR1. При обратном счёте канал неактивен (OC1REF='0') пока TIMx_CNT>TIMx_CCR1.
- 111: ШИМ 2 при прямом счёте канал неактивен пока TIMx_CNT<TIMx_CCR1. При обратном счёте канал активен пока TIMx_CNT>TIMx_CCR1.

NB:

- 1: Эти биты нельзя изменить пока стоит LOCK уровень 3 (биты LOCK в регистре TIMx_BDTR) и CC1S='00' (канал включён на выход).
- **2:** В ШИМ 1 и 2 уровень OCREF изменяется только когда изменяется результат сравнения или при переключении из "Заморозки" в "ШИМ".
- <u>Бит 3</u>
 ОС1РЕ: Разрешение регистра предзагрузки.
 - 0: Предзагрузка TIMx_CCR1 выключена. TIMx_CCR1 можно писать в любое время, новое значение начинает действовать незамедлительно.
 - 1: Предзагрузка TIMx_CCR1 включена. Доступ идёт к регистру предзагрузки. TIMx_CCR1 пишется в активный регистр по событию обновления.

NB:

- 1: Эти биты нельзя изменить пока стоит LOCK уровень 3 (биты LOCK в регистре TIMx_BDTR) и CC1S='00' (канал включён на выход).
- **2:** Режим ШИМ без установки регистра предзагрузки можно использовать только в режиме одного импульса (стоит бит OPM в регистре TIMx_CR1). Иначе поведение непредсказуемо.
- <u>Бит 2</u>
 ОС1FE: Разрешение быстрого сравнения.

Ускоряет действие события запуска по входу на выход СС.

- 0: CC1 работает как обычно (сравнение счётчика и CCR1) даже при включённом запуске. Минимальная задержка переключения выхода CC1 при фронте на входе составляет 5 тактов.
- 1: Активный фронт запуска по входу действует как сравнение на выходе СС1. Тогда ОС ставится в уровень сравнения независимо от его результата. Задержка между импульсом на входе и выходом СС1 сокращается до 3 тактов. ОСFE работает только в ШИМ 1 и ШИМ 2.
- <u>Биты 1:0</u>
 СС1S: Выбор Захвата/Сравнения 1.

Определяет направление канала (ввод/вывод) и используемый вход.

- 00: Канал СС1 выходной
- 01: Канал СС1 входной, IС1 на TI1
- 10: Канал СС1 входной, ІС1 на ТІ2
- 11: Канал СС1 входной, ІС1 на TRC. Работает только если битом TS регистра TIMx_SMCR выбран внутренний запуск.
- **NB**: Биты CC1S можно писать только при выключенном канале (CC1E = '0' в TIMx CCER).

Захват входа.

- <u>Биты 15:12</u>**IC2F**: Фильтр захвата входа 2.
- <u>Биты 11:10</u> **IC2PSC[1:0]** : Предделитель захвата входа 2.
- <u>Биты 9:8</u>СС2S[1:0]: Выбор Захвата/Сравнения 2.

Определяет направление канала (ввод/вывод) и используемый вход.

- 00: Канал СС2 выходной
- 01: Канал СС2 входной, IC2 на TI2
- 10: Канал СС2 входной, IC2 на TI1
- 11: Канал СС2 входной, IC2 на TRC. Работает только если битом TS регистра TIMx_SMCR выбран внутренний запуск.
- **NB**: Биты CC2S можно писать только при выключенном канале (CC2E = '0' в TIMx_CCER).
- Биты 7:4IC1F[3:0]: Фильтр захвата входа 1.

Определяет частоту выборки и длину цифрового фильтра сигнала TI1. Цифровой фильтр это счётчик, выдающий сигнал на выход после N последовательных событий на входе:

- 0000: Без фильтра, выборка на частоте f_{DTS}
- 0001: fsampling=fck int, N=2
- 0010: fsampling=fck_int, N=4
- 0011: f_{SAMPLING}=f_{CK_INT}, N=8
- 0100: f_{SAMPLING}=f_{DTS}/2, N=6
- 0101: f_{SAMPLING}=f_{DTS}/2, N=8
- 0110: fsampling=fdts/4, N=6
- 0111: fsampling=fpts/4, N=8
- UTIT. ISAMPLING-IDIS/4, IN-0
- 1000: f_{SAMPLING}=f_{DTS}/8, N=6
- 1001: $f_{SAMPLING}=f_{DTS}/8$, N=8
- 1010: f_{SAMPLING}=f_{DTS}/16, N=5
- 1011: $f_{SAMPLING}=f_{DTS}/16$, N=6
- 1100: fsampling=fdts/16, N=8
- 1101: fsampling=fdts/32, N=5

1110: f_{SAMPLING}=f_{DTS}/32, N=6 1111: f_{SAMPLING}=f_{DTS}/32, N=8

— <u>Биты 3:2</u> **IC1PSC**: Предделитель захвата входа 1

Значение предделителя на входе СС1 (IC1).

По CC1E='0' (регистр TIMx_CCER) предделитель сбрасывается.

00: без предделителя, по каждому фронту на входе

01: каждые 2 события 10: каждые 4 события 11: каждые 8 события

– <u>Биты 1:0</u>СС15: Выбор Захвата/Сравнения 1.

Определяет направление канала (ввод/вывод) и используемый вход.

00: Канал СС1 выходной

01: Канал СС1 входной, ІС1 на ТІ1

10: Канал СС1 входной, ІС1 на ТІ2

11: Канал СС1 входной, ІС1 на TRC. Работает только если битом TS регистра TIMx_SMCR выбран внутренний запуск.

NB: Биты CC1S можно писать только при выключенном канале (CC1E = '0' в TIMx_CCER).

14.4.8. Регистр режима захвата/сравнения 2 (TIMx_CCMR2)

Смещение адреса: 0x1C По сбросу: 0x0000

Каналы могут работать на ввод (захват) и вывод (сравнение), что определяется битами CCxS. У остальных битов для ввода и вывода значение отличается. ОСхх обозначает функции вывода, ICхх функции ввода. При этом используются разные каскады.

	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
	OC4 CE	(OC4M[2:0)]	OC4 PE	OC4 FE	CC4	S[1:0]	OC3 CE.	(OC3M[2:0)]	OC3 PE	OC3 FE	CC38	S[1:0]
Ī		IC4F[3:0]			IC4PS	C[1:0]				IC3F	[3:0]		IC3PS	SC[1:0]		
Ī	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw

Сравнение выхода:

– <u>Бит 15</u>
 ОС4СЕ: Разрешение очистки сравнения 4.

– <u>Биты 14:12</u>ОС4М[2:0]: Режим сравнения выхода 4.

— <u>Бит 11</u> **ОС4РЕ**: Разрешение предзагрузки сравнения 4.

— <u>Бит 10</u> **ОС4FE**: Быстрое разрешение сравнения 4.

— <u>Биты 9:8</u> **СС4S[1:0]**: Выбор Захвата/Сравнения 4.

Определяет направление канала (ввод/вывод) и используемый вход.

00: Канал СС4 выходной

01: Канал СС4 входной, ІС4 на ТІ4

10: Канал СС4 входной, IC4 на TI3

11: Канал СС4 входной, IC4 на TRC. Работает только если битом TS регистра TIMx_SMCR выбран внутренний запуск.

NB: Биты CC4S можно писать только при выключенном канале (CC4E = '0' в TIMx_CCER).

Бит 7
 ОСЗСЕ: Разрешение очистки сравнения выхода 3.

<u>Биты 6:4</u>
 <u>Бит 3</u>
 <u>Бит 2</u>
 ОСЗМ[2:0]: Режим сравнения выхода 3.
 ОСЗРЕ: Разрешение регистра предзагрузки.
 ОСЗFЕ: Разрешение быстрого сравнения.

– Биты 1:0
 СС1S: Выбор Захвата/Сравнения 1.

Определяет направление канала (ввод/вывод) и используемый вход.

00: Канал ССЗ выходной

01: Канал ССЗ входной, ІСЗ на ТІЗ

10: Канал ССЗ входной, IC3 на TI4

11: Канал ССЗ входной, ICЗ на TRC. Работает только если битом TS регистра TIMx_SMCR выбран внутренний запуск.

NB: Биты CC3S можно писать только при выключенном канале (CC3E = '0' в TIMx_CCER).

Захват входа.

- <u>Биты 15:12</u>**IC4F**: Фильтр захвата входа 4.
- <u>Биты 11:10</u>IC4PSC[1:0] : Предделитель захвата входа 4.
- <u>Биты 9:8</u> **СС4S[1:0]**: Выбор Захвата/Сравнения 4.

Определяет направление канала (ввод/вывод) и используемый вход.

- 00: Канал СС4 выходной
- 01: Канал СС4 входной, ІС4 на ТІ4
- 10: Канал СС4 входной, IC4 на TI3
- 11: Канал СС4 входной, IC4 на TRC. Работает только если битом TS регистра TIMx_SMCR выбран внутренний запуск.

NB: Биты CC4S можно писать только при выключенном канале (CC4E = '0' в TIMx_CCER).

– <u>Биты 7:4</u>IC3F[3:0]: Фильтр захвата входа 3.

Определяет частоту выборки и длину цифрового фильтра сигнала TI3. Цифровой фильтр это счётчик, выдающий сигнал на выход после N последовательных событий на входе:

0000: Без фильтра, выборка на частоте f_{DTS}

0001: fsampling=fck_int, N=2

0010: fsampling=fck int, N=4

0011: $f_{SAMPLING} = f_{CK_INT}$, N=8

0100: f_{SAMPLING}=f_{DTS}/2, N=6

0101: f_{SAMPLING}=f_{DTS}/2, N=8

0110: f_{SAMPLING}=f_{DTS}/4, N=6

0111: $f_{SAMPLING}=f_{DTS}/4$, N=8

1000: $f_{SAMPLING}=f_{DTS}/8$, N=6

1001: f_{SAMPLING}=f_{DTS}/8, N=8

1010: f_{SAMPLING}=f_{DTS}/16, N=5

1011: f_{SAMPLING}=f_{DTS}/16, N=6

1100: $f_{SAMPLING}=f_{DTS}/16$, N=8

1101: $f_{SAMPLING}=f_{DTS}/32$, N=5

1110: f_{SAMPLING}=f_{DTS}/32, N=6

1111: f_{SAMPLING}=f_{DTS}/32, N=8

- <u>Биты 3:2</u> IC3PSC: Предделитель захвата входа 3
- <u>Биты 1:0</u>ССЗ**S**: Выбор Захвата/Сравнения 3.

Определяет направление канала (ввод/вывод) и используемый вход.

- 00: Канал ССЗ выходной
- 01: Канал ССЗ входной, IСЗ на TI3
- 10: Канал ССЗ входной, ІСЗ на ТІ4
- 11: Канал ССЗ входной, ІСЗ на TRC. Работает только если битом TS регистра TIMx_SMCR выбран внутренний запуск.

NB: Биты CC3S можно писать только при выключенном канале (CC3E = '0' в TIMx_CCER).

14.4.9. Регистр разрешения захвата/сравнения (TIMx_CCER)

Смещение адреса: 0х20

По сбросу: 0х0000

15	14	13	12	. 11	10	9	8	7	6	5	4	3	2	1	0
Rese	nuod	CC4P	CC4E	CC3NP	CC3NE	CC3P	CC3E	CC2NP	CC2NE	CC2P	CC2E	CC1NP	CC1NE	CC1P	CC1E
Nese	iveu	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw

— <u>Биты 15:14</u>	Резерв, не трогать.
— <u>Бит 13</u>	СС4Р: Полярность выхода захвата/сравнения 4
— <u>Бит 12</u>	СС4Е: Разрешение выхода захвата/сравнения 4
— <u>Бит 11</u>	ССЗNР : Полярность инверсного выхода захвата/сравнения 3
— <u>Бит 10</u>	ССЗNE : Разрешение инверсного выхода захвата/сравнения 3
— <u>Бит 9</u>	ССЗР: Полярность выхода захвата/сравнения 3
— <u>Бит 8</u>	ССЗЕ:, Разрешение выхода захвата/сравнения 3
— <u>Бит 7</u>	СС2NP : Полярность инверсного выхода захвата/сравнения 2
— <u>Бит 6</u>	СС2NE : Разрешение инверсного выхода захвата/сравнения 2

- <u>Бит 5</u>
 <u>Бит 4</u>
 СС2Р: Полярность выхода захвата/сравнения 2
 СС2Е: Разрешение выхода захвата/сравнения 2
- <u>Бит 3</u> СС1NP: Полярность инверсного выхода захвата/сравнения 1
 - 0: OC1N активен высоким.
 - 1: OC1N активен низким.

NB: Нельзя писать пока стоит LOCK уровень 2 или 3 (биты LOCK в регистре TIMx_BDTR) и CC1S="00" (канал выводной).

- <u>Бит 2</u>
 СС1NE: Разрешение инверсного выхода захвата/сравнения 1
 - 0: Выкл. OC1N не активен. Уровень OC1N функция битов MOE, OSSI, OSSR, OIS1, OIS1N и CC1E.
 - 1: Вкл. OC1N выводится на ножку, определённую битами MOE, OSSI, OSSR, OIS1, OIS1N и CC1E.
- <u>Бит 1</u> **СС1Р**: Полярность выхода захвата/сравнения 1
 - 1: Выдаёт событие захвата/сравнения:

В режиме вывода СС1:

- 0: ОС1 активен высоким.
- 1: ОС1 активен низким.

В режиме ввода СС1:

Выбирает для запуска или захвата прямой или инверсный ІС1.

- 0: прямой: захват по переднему фронту ІС1. Внешний запуск по ІС1 не инвертируется.
- 1: инверсный: захват по заднему фронту ІС1. Внешний запуск по ІС1 инвертируется.
- **NB**: Нельзя писать пока стоит LOCK уровень 2 или 3 (биты LOCK в регистре TIMx_BDTR).
- <u>Бит 0</u> **СС1Е**: Разрешение выхода захвата/сравнения 1

В режиме вывода СС1:

- 0: Выкл. OC1 не активен. Уровень OC1 функция битов MOE, OSSI, OSSR, OIS1, OIS1N и CC1NE.
- 1: Вкл. ОС1 выводится на ножку, определённую битами МОЕ, OSSI, OSSR, OIS1, OIS1N и СС1NE.

В режиме ввода СС1:

- 0: Захват выключен.
- 1: Захват включен.

Таблица 83. Управляющие биты OCx and OCxN

			1			
	Упра	вляющ	ие биті	ы	Состоян	ие выхода ⁽¹⁾
MOE	OSSI	OSSR	CCxE	CCxNE	Состояние ОСх	Состояние OCxN
		0	0	0	Выкл. (таймером не управляется), OCx=0, OCx_EN=0	Выкл. (таймером не управляется), OCxN=0, OCxN_EN=0
		0	0	1	Выкл. (таймером не управляется), OCx=0, OCx_EN=0	OCxREF + Полярность OCxN=OCxREF xor CCxNP, OCxN_EN=1
		0	1	0	OCxREF + Полярность OCx=OCxREF xor CCxP, OCx_EN=1	Выкл. (таймером не управляется) OCxN=0, OCxN_EN=0
	V	0	1	1	OCREF + Полярность + Задержка OCx_EN=1	Инверсия OCREF + Полярность + Задержка OCxN_EN=1
1	Х	1	0	0	Выкл. (таймером не управляется) ОСх=ССхР, ОСх_EN=0	Выкл. (таймером не управляется) OCxN=CCxNP, OCxN_EN=0
		1	0	1	Включён, неактивное состояние, OCx=CCxP, OCx_EN=1	OCxREF + Полярность OCxN=OCxREF xor CCxNP, OCxN_EN=1
		1	1	0	OCxREF + Полярность OCx=OCxREF xor CCxP, OCx_EN=1	Включён, неактивное состояние, OCxN=CCxNP, OCxN_EN=1
		1	1	1	OCREF + Полярность + Задержка OCx_EN=1	Инверсия OCREF + Полярность + Задержка OCxN_EN=1
	0		0	0		
	0		0	1	Output Disabled (not driven by the timer OCxN=CCxNP, OCxN_EN=0 Then if the) Asynchronously: OCx=CCxP, OCx_EN=0, e clock is present: OCx=OISx and
	0		1	0	OCxN=OISxN after a dead-time, assumite to OCX and OCxN both in active state.	ing that OISx and OISxN do not correspond

0	0	_	1	1	
U	1	^	0	0	
	1		0	1	Off-State (output enabled with inactive state) Asynchronously: OCx=CCxP, OCx_EN=1, OCxN=CCxNP, OCxN_EN=1 Then if the clock is present: OCx=OISx
	1		1	0	and OCxN=OISxN after a dead-time, assuming that OISx and OISxN do not correspond to OCX and OCxN both in active state
	1		1	1	

^{1.} When both outputs of a channel are not used (CCxE = CCxNE = 0), the OISx, OISxN, CCxP and CCxNP bits must be kept cleared.

NB: Состояние внешних ножек I/O, подключённых к комплементарным OCx и OCxN, зависит от состояния OCx и OCxN и регистров GPIO и AFIO.

14.4.10.Счётчик TIM1 и TIM8 (TIMx_CNT)

Смещение адреса: 0х24

По сбросу: 0х0000

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
							CNT	[15:0]							
rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw

— <u>Биты 15:0</u> **CNT[15:0]**: Значение счётчика.

14.4.11.Предделитель TIM1 и TIM8 (TIMx_PSC)

Смещение адреса: 0х28

По сбросу: 0х0000

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
	•		•	•	•	•	PSC	[15:0]	•		•			•	
rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw

— Биты 15:0 **PSC[15:0]**: Значение предделителя


Частота счёта (СК_CNT) равна f_{СК_PSC} / (PSC[15:0] + 1).

Значение PSC пишется в рабочий регистр предделителя по каждому событию обновления (включая очистку счётчика битом UG регистра TIMx_EGR или запуском в режиме Сброса).

14.4.12.Регистр предзагрузки TIM1 и TIM8 (TIMx_ARR)

Смещение адреса: 0х2С

По сбросу: 0xFFFF




— Биты 15:0 **ARR[15:0]**: Значение перезагрузки.

Если значение нулевое, то счётчик блокируется.

14.4.13.Счётчик повторения TIM1 и TIM8 (TIMx_RCR)

Смещение адреса: 0х30

По сбросу: 0х0000



— Биты 15:8 Резерв, не трогать.

– Биты 7:0 REP[7:0]: Значение счётчика.

Регистр позволяет изменять частоту обновления регистров сравнения и частоту выдачи прерываний. При каждом обнулении обратного счётчика REP_CNT выдаётся событие обновления. Он перегружается значением REP только по событию U RC.

То есть в режиме ШИМ (REP+1) соответствует:

- числу периодов ШИМ в режиме по фронту
- числу полупериодов ШИМ в режиме по центру.

14.4.14.Регистр 1 захвата/сравнения TIM1 и TIM8 (TIMx_CCR1)

Смещение адреса: 0х34

По сбросу: 0х0000

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
							CCR1	[15:0]							
rw/ro	rw/ro	rw/ro	rw/ro	rw/ro	rw/ro	rw/ro	rw/ro	rw/ro	rw/ro	rw/ro	rw/ro	rw/ro	rw/ro	rw/ro	rw/ro

— Биты 15:0 **CCR1[15:0]**: Значение захвата/сравнения

В режиме вывода СС1:

Значение предзагрузки ССR1 надо писать в рабочий регистр захвата/сравнения. Если функция предзагрузки не включена (бит ОС1РЕ в регистре TIMx_CCMR1), то он пишется постоянно, иначе только по событию обновления.

Результат сравнения рабочего регистра и TIMx_CNT подаётся на выход ОС1.

В режиме ввода СС1:

CCR1 содержит значение счётчика по последнему событию захвата 1 (IC1). Здесь TIMx_CCR1 только читается.

14.4.15.Регистр 2 захвата/сравнения TIM1 и TIM8 (TIMx_CCR2)

Смещение адреса: 0х38

По сбросу: 0х0000

	-
CCR2[15:0]	
rw/ro	/ro rw/ro

— Биты 15:0 **CCR2[15:0]**: Значение захвата/сравнения

В режиме вывода СС2:

Значение предзагрузки ССR2 надо писать в рабочий регистр захвата/сравнения. Если функция предзагрузки не включена (бит ОС2PE в регистре TIMx_CCMR2), то он пишется постоянно, иначе только по событию обновления.

Результат сравнения рабочего регистра и TIMx_CNT подаётся на выход ОС2.

В режиме ввода СС2:

CCR2 содержит значение счётчика по последнему событию захвата 2 (IC2). Здесь TIMx_CCR2 только читается.

14.4.16.Регистр 3 захвата/сравнения ТІМ1 и ТІМ8 (ТІМх_ССЯ3)

Смещение адреса: 0х3С

По сбросу: 0х0000

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
	•						CCR	8[15:0]					•		
rw/ro	rw/ro	rw/ro	rw/ro	rw/ro	rw/ro	rw/ro	rw/ro	rw/ro	rw/ro	rw/ro	rw/ro	rw/ro	rw/ro	rw/ro	rw/ro

— Биты 15:0 **CCR3[15:0]**: Значение захвата/сравнения

В режиме вывода СС3:

Значение предзагрузки ССR3 надо писать в рабочий регистр захвата/сравнения. Если функция предзагрузки не включена (бит ОС3PE в регистре TIMx_CCMR3), то он пишется постоянно, иначе только по событию обновления.

Результат сравнения рабочего регистра и TIMx_CNT подаётся на выход ОС3.


В режиме ввода СС3:

ССЯЗ содержит значение счётчика по последнему событию захвата 3 (IC3). Здесь TIMx_ССЯЗ только читается.

14.4.17. Регистр 4 захвата/сравнения ТІМ1 и ТІМ8 (ТІМх_ССR4)

Смещение адреса: 0х40

По сбросу: 0х0000



— Биты 15:0 **ССR4[15:0]**: Значение захвата/сравнения

В режиме вывода СС4:

Значение предзагрузки ССR4 надо писать в рабочий регистр захвата/сравнения. Если функция предзагрузки не включена (бит ОС4PE в регистре TIMx_CCMR4), то он пишется постоянно, иначе только по событию обновления.

Результат сравнения рабочего регистра и TIMx_CNT подаётся на выход ОС4.

В режиме ввода СС4:

CCR4 содержит значение счётчика по последнему событию захвата 4 (IC4). Здесь TIMx_CCR4 только читается.

14.4.18.Регистр останова и задержки (TIMx_BDTR)

Смещение адреса: 0х44

По сбросу: 0х0000

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
MOE	AOE	BKP	BKE	OSSR	OSSI	LOC	< [1:0]				DTG	[7:0]			
rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw

NB:

Поскольку биты AOE, BKP, BKE, OSSI, OSSR и DTG[7:0] могут блокироваться конфигурацией LOCK, то их надо все расставить первой записью в регистр TIMx_BDTR.

Бит 15
 МОЕ: Главное разрешение вывода

Снимается асинхронно аппаратурой пр активном входе останова. Ставится программно или автоматически в зависимости от бита АОЕ. Работает только с выводными каналами.

- 0: Выходы ОС и ОСN выключены или переведены в состояние Простоя.
- 1: Выходы ОС и ОСN включаются их битами разрешения (CCxE, CCxNE в регистре TIMx_CCER).
- Бит 14
 АОЕ: Автоматическое разрешение вывода
 - 0: МОЕ ставится только программно
 - 1: МОЕ ставится программно или автоматически по следующему событию обновления (если неактивен вход останова)

NB: Пока стоит LOCK уровень 1 (биты LOCK в регистре TIMx_BDTR) этот бит изменить невозможно.

- <u>Бит 13</u> **ВКР**: Полярность останова
 - 0: Вход BRK активен низким
 - 1: Вход BRK активен высоким

NB: Пока стоит LOCK уровень 1 (биты LOCK в регистре TIMx_BDTR) этот бит изменить невозможно.

NB: Вступает в действие через 1 такт APB.

- <u>Бит 12</u>
 ВКЕ: Разрешение останова
 - 0: Входы останова (BRK и сбой CSS) отключены
 - 1: Входы останова (BRK и сбой CSS) включены

NB: Пока стоит LOCK уровень 1 (биты LOCK в регистре TIMx_BDTR) этот бит изменить невозможно.

NB: Вступает в действие через 1 такт APB.

— <u>Бит 11</u> **OSSR**: Выбор состояния отключения в режиме Run

Используется выводными каналами с комплементарными выходами при МОЕ=1.

- 0: Если неактивен, выходы OC/OCN выключены (разрешение OC/OCN =0).
- 1: Если неактивен, выходы OC/OCN включены с неактивным уровнем когда CCxE=1 или CCxNE=1. Тогда, разрешение OC/OCN =1

NB: Пока стоит LOCK уровень 2 (биты LOCK в регистре TIMx_BDTR) этот бит изменить невозможно.

— <u>Бит 10</u> **OSSI**: Выбор состояния отключения в режиме Idle (Простой)

Используется выводными каналами при МОЕ=0.

- 0: Если неактивен, выходы OC/OCN выключены (разрешение OC/OCN =0).
- 1: Если неактивен, выходы OC/OCN включены первыми с уровнем Простоя когда CCxE=1 или CCxNE=1. Тогда, разрешение OC/OCN =1

NB: Пока стоит LOCK уровень 2 (биты LOCK в регистре TIMx_BDTR) этот бит изменить невозможно.

— <u>Биты 9:8</u> **LOCK[1:0]**: Конфигурация защиты записи (LOCK)

00: LOCK OFF - Защиты записи нет.

- 01: LOCK уровень 1 = Защищены биты DTG в TIMx_BDTR, OISx и OISxN в TIMx_CR2 и BKE/BKP/AOE в регистре TIMx_BDTR.
- 10: LOCK уровень 2 = LOCK уровень 1 + биты полярности СС (CCxP/CCxNP в TIMx_CCER канала, поставленного на вывод битами CCxS) равно как и биты OSSR OSSI.
- 11: LOCK уровень 3 = LOCK уровень 2 + биты управления СС (ОСхМ и ОСхРЕ в TIMx_ССМRх канала, поставленного на вывод битами ССхS).

NB: Биты LOCK можно писать только один раз после сброса. Затем регистр TIMx_BDTR замораживается до следующего сброса.

– <u>Биты 7:0</u>**DTG[7:0]**: Установка генератора задержки.

Определяет задержку (DT) между комплементарными выходами.

 $DTG[7:5]=0xx \Rightarrow DT=DTG[7:0] x t_{dtq} c t_{dtq} = t_{DTS}$.

 $DTG[7:5]=10x \Rightarrow DT=(64+DTG[5:0]) x t_{dtg} c T_{dtg}=2 x t_{DTS}.$

 $DTG[7:5]=110 \Rightarrow DT=(32+DTG[4:0]) x t_{dtg} c T_{dtg}=8 x t_{DTS}.$

DTG[7:5]=111 => DT=(32+DTG[4:0]) $x t_{dtg} c T_{dtg}=16 x t_{DTS}$.

Если T_{DTS}=125ns (8MHz), то задержка равна:

0 до 15875 ns шагами по 125 ns,

16 us до 31750 ns шагами по 250 ns,

32 us до 63 us шагами по 1 us,

64 us до 126 us шагами по 2 us

NB: Пока стоит LOCK уровень 1, 2 или 3 (биты LOCK в регистре TIMx_BDTR) эти биты изменить невозможно.

14.4.19.Регистр управления DMA TIM1 и TIM8 (TIMx_DCR)

Смещение адреса: 0х48

По сбросу: 0х0000

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
	Reserved				DBL[4:0]				Dogoryon	1			DBA[4:0]		
Reserved		rw	rw	rw	rw	rw	Reserved		ı	rw	rw	rw	rw	rw	

- Биты 15:13 Резерв, не трогать.
- Биты 12:8 **DBL[4:0]**: Длина пакета DMA

Это число передач DMA (таймер обнаруживает передачу пакета после выполнения чтения/записи по адресу регистра TIMx_DMAR).

Адрес TIMx_DMAR:

00000: 1 передача 00001: 2 передачи 00010: 3 передачи

. . .

10001: 18 передач

- Биты 7:5 Резерв, не трогать.
- Биты 4:0 DBA[4:0]: Базовый адрес DMA

Это базовый адрес передач DMA (при доступе через адрес TIMx_DMAR). DBA определяется как смещение от адреса регистра TIMx_CR1.

Пример:

00000: TIMx_CR1, 00001: TIMx_CR2, 00010: TIMx_SMCR,

Пример: Есть передача: DBL = 7 передач и DBA = TIMx_CR1. Тогда доступ будет к 7 регистрам, начиная с адреса TIMx_CR1.

14.4.20.Регистр адреса полного доступа DMA (TIMx_DMAR)

Смещение адреса: 0х4С

По сбросу: 0х0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
							DMAB	[31:16]							
rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
							DMAE	3[15:0]							
rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw

— Биты 31:0 **DMAB[31:0]**: Регистр пакетного доступа DMA

Чтение и запись в регистр DMAR обращаются к регистру по адресу (адрес $TIMx_CR1$) + (DBA + индекс DMA) x 4

где (адрес TIMx_CR1) это адрес управляющего регистра 1, DBA это базовый адрес DMA в регистре TIMx_DCR, индекс DMA автоматически изменяется при DMA передачах от 0 до DBL из регистра TIMx_DCR.

Пример пакетного DMA

Здесь пакетом DMA полусловами пишутся регистры CCRx (x = 2, 3, 4).

Нужны следующие шаги:

- 1. Ставим нужный канал DMA:
 - Адрес периферии DMA пишем в регистр DMAR
 - Адрес памяти это адрес данных в RAM для записи в регистры CCRx.
 - Число передач = 3.
 - Выключаем кольцевой режим.
- 2. Пишем поля DBA и DBL регистра DCR: DBL = 3 передачи, DBA = 0xE.
- 3. Разрешаем запрос DMA обновления TIMx (ставим бит UDE в регистре DIER).
- 4. Включаем ТІМх
- 5. Включаем канал DMA

Здесь каждый регистр ССRх обновляется единожды. Если регистры ССRх нужно обновить дважды, то число передач должно быть 6. Буфер в RAM содержит data1, data2, data3, data4, data5 и data6. В регистры ССRх они передаются так: по первому запросу DMA, data1 в ССR2, data2 в ССR3, data3 в ССR4 и по второму запросу обновления DMA, data4 в ССR2, data5 в ССR3 в data6 ів ССR4.

14.4.21.Карта регистров TIM1 и TIM8

0x00	TIMx_CR1	Reserved	CEN UD S M S M S M S M S M S M S M S M S M S
0::04	Reset value TIMx_CR2	Passand	O 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0
0x04	Reset value	Reserved	0 0 0 0 0 0 0 0 0 0 0 0 0 0 0
0x08	TIMx_SMCR	Reserved	C C C C C C C C C C
	Reset value		
0x0C	TIMx_DIER Reset value	Reserved	O COMBE
0x10	TIMx_SR Reset value	Reserved	0 CC40F 0 CC30F 0 CC20F 0 CC10F 0 CC10F 0 CC40F 0 CC40F 0 CC40F 0 CC4F 0 CC4F 0 CC4F 0 CC4F 0 CC4F 0 CC4F
0x14	TIMx_EGR	Reserved	BG TG CCMG CCCAG CCCAC C
	Reset value		0 0 0 0 0 0 0
	TIMx_CCMR1 Output Compare mode	Reserved	$ \begin{array}{c ccccccccccccccccccccccccccccccccccc$
0x18	Reset value TIMx_CCMR1		0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0
	Input Capture mode Reset value	Reserved	IC2F[3:0]
	TIMx_CCMR2 Output		U OC4M
0x1C	Compare mode Reset value	Reserved	0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0
	TIMx_CCMR2 Input Capture mode	Reserved	IC4F[3:0]
	Reset value		
0x20	TIMx_CCER Reset value	Reserved	CC4P
0x24	TIMx_CNT	Reserved	CNT[15:0]
	Reset value		0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0
0x28	TIMx_PSC	Reserved	PSC[15:0]
	Reset value		
0x2C	TIMx_ARR Reset value	Reserved	ARR[15:0]
	TIMx_RCR		REP[7:0]
0x30	Reset value	Reserved	0 0 0 0 0 0 0 0
0x34	TIMx_CCR1	Reserved	CCR1[15:0]
5,04	Reset value	Roodivou	
0x38	TIMx_CCR2	Reserved	CCR2[15:0]
	Reset value		0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0
0x3C	TIMx_CCR3	Reserved	CCR3[15:0]
	Reset value		
0x40	TIMx_CCR4 Reset value	Reserved	CCR4[15:0]
0x44	TIMx_BDTR	Reserved	W W W W W W W W W W W W W W W W W W W
	Reset value		000000000000000000000000000000000000000
0x48	TIMx_DCR	Reserved	DBL[4:0] Reserved DBA[4:0]
0x4C	Reset value TIMx_DMAR	DM#	AB[31:0]
310	Reset value	0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0	0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0

15. Таймеры общего назначения (TIM2 - TIM5)

15.1. Введение в TIM2 - TIM5

Это 16-бит само-перегружаемые таймеры с программируемым предделителем.

Они могут использоваться для измерения длительности входных импульсов (захват входа), генерации сигналов (сравнение выхода и ШИМ).

Длина импульсов и сигналов может модулироваться от нескольких микросекунд до миллисекунд с помощью предделителей таймера и тактов RCC.


Улучшенные (TIM1 and TIM8) и обычные (TIMx) таймеры полностью независимы и не имеют общих ресурсов. Могут синхронизироваться между собой. См. *Секцию* 15.3.15.

15.2. Основные свойства TIM2 - TIM5

Это:

- 16-бит прямой, обратный, реверсивный счёт с само-перезагрузкой.
- 16-бит программируемый предделитель (можно "налету") тактов на число от 1 до 65536.
- До 4 независимых каналов для:
 - Захвата входа
 - Сравнение выхода
 - ШИМ генерация (Фронт и Центр)
 - Одиночный импульс
- Инверсные выходы с программируемой задержкой
- Схема синхронизации внешнего управления и объединения таймеров.
- Генерация Прерываний/DMA по следующим событиям:
 - Обновление: переполнение/исчерпание, инициализация счётчика (программно или запуском)
 - Запуск (старт, стоп, инициализация или счёт по сигналу)
 - Захват входа
 - Сравнение выхода
- Поддерживает инкрементный (квадратурный) кодер и датчики Холла для позиционирования.
- Вход запуска от внешних тактов или шагового управления током.

Блок-схема таймера общего назначения.



15.3. Функциональное описание таймеров TIM2 - TIM5

15.3.1. Узел счёта

Это 16-бит счётчик с регистром само-перезагрузки. Имеет прямой, обратный и реверсивный режимы. Тактирование может поступать через предделитель.

Счётчик, регистр перезагрузки и предделитель доступны программно для чтения и записи даже во время счёта.

Включает:

- Регистр счётчика (ТІМх CNT)
- Регистр предделителя (ТІМх РЅС)
- Регистр перезагрузки (TIMx ARR)

Регистр перезагрузки предзагружаемый (есть видимый и скрытый регистры). Содержимое видимого регистра пишется в скрытый постоянно или по каждому событию обновления (UEV), в зависимости от бита разрешения (ARPE) в регистре TIMx_CR1. Оно посылается программно или при переполнении/исчерпании счётчика при снятом бите UDIS в регистре TIMx CR1.


Счётчик тактируется выходом предделителя СК_СNT. Разрешается битом СЕN в регистре TIMx_CR1.

Счёт начинается через 1 такт после установки бита CEN в регистре TIMx CR1.


Описание предделителя

Это 16-бит счётчик делителя входной частоты (от 1 до 65536) с видимым регистром **TIMx_PSC**. Его можно менять налету. Новое значение счётчика пишется по следующему событию обновления.

Временная диаграмма с изменением предделителя с 1 на 2.



Временная диаграмма с изменением предделителя с 1 на 4.



15.3.2. Режимы счёта

Прямой счёт

Счёт идёт от 0 до значения перезагрузки (регистр **TIMx_ARR**), сбрасывается в 0 и выдаёт событие переполнения счётчика.

Событие обновления UEV выдаётся при каждом переполнении счётчика или установкой бита UG в регистре TIMX EGR (программно или контроллером режима ведомого).


Событие UEV выключается установкой бита UDIS в регистре TIMx_CR1. Этим предупреждается запись скрытого регистра во время изменения регистра предзагрузки. Также событие UEV не появляется при сброшенном бите UDIS 0. Однако, счётчик продолжает считать с 0, равно как и предделитель (не изменив своего значения). Кроме того, если стоит бит URS в регистре TIMx_CR1, то установка бита UG выдаёт событие UEV без установки флага UIF (без прерывания и запроса DMA). Этим предупреждается одновременная выдача прерываний обновления и захвата при очистке счётчика по событию захвата.

По событию обновления обновляются все регистры и ставится флаг обновления (бит UIF в регистре $TIMx_SR$). Это зависит от бита URS:


- В скрытый регистр перезагрузки пишется содержимое TIMx ARR,
- Буфер предделителя перегружается из регистра TIMx PSC.

Примеры ниже используют TIMx_ARR=0x36.


Временная диаграмма с делителем 1.




Временная диаграмма с делителем 2.




Временная диаграмма с делителем 4.




Временная диаграмма с делителем N.



Временная диаграмма события при ARPE=0 (TIMx_ARR не предзагружен).



Временная диаграмма события при ARPE=1 (TIMx ARR предзагружен).



Обратный счёт

Счёт идёт от значения перезагрузки (регистр **TIMx_ARR**) до 0, перегружает счётчик и выдаёт событие исчерпания счётчика.

Событие обновления UEV выдаётся при каждом исчерпании счётчика или установкой бита UG в регистре TIMX EGR (программно или контроллером режима ведомого).


Событие UEV выключается установкой бита UDIS в регистре TIMx_CR1. Этим предупреждается запись скрытого регистра во время изменения регистра предзагрузки. Также событие UEV не появляется при сброшенном бите UDIS 0. Однако, счётчик продолжает считать с значения перезагрузки, также как и предделитель с 0 (не изменив своего значения). Кроме того, если стоит бит URS в регистре TIMx_CR1, то установка бита UG выдаёт событие UEV без установки флага UIF (без прерывания и запроса DMA). Этим предупреждается одновременная выдача прерываний обновления и захвата при очистке счётчика по событию захвата.

По событию обновления обновляются все регистры и ставится флаг обновления (бит UIF в регистре $\mathtt{TIMx_SR}$). Это зависит от бита URS:


- Буфер предделителя перегружается из регистра TIMx PSC.
- В скрытый регистр перезагрузки пишется содержимое TIMx_ARR. Скрытый регистр перезагрузки обновляется раньше счётчика и работа продолжается с нового значения.

Примеры ниже используют TIMx ARR=0x36.


Временная диаграмма с делителем 1.




Временная диаграмма с делителем 2.




Временная диаграмма с делителем 4.



Временная диаграмма с делителем N.



Временная диаграмма события обновления.



Реверсивный счёт

Счёт идёт от 0 до значения перезагрузки минус 1 (регистр TIMx_ARR-1), выдаёт событие переполнения счётчика, затем считает обратно до 1, выдаёт событие исчерпания счётчика и начиняет счёт с 0.

Реверсивный режим включается если биты CMS в регистре TIMx_CR1 не равны '00'. Флаг прерывания Сравнения выхода выводных каналов ставится когда: завершается обратный счёт (Реверсивный режим 1, CMS = "01"), завершается прямой счёт (Реверсивный режим 2, CMS = "10") завершается прямой и обратный счёт (Реверсивный режим 3, CMS = "11").

В этом режиме бит DIR в регистре TIMx_CR1 писать нельзя. Он изменяется аппаратно и указывает текущее направление счёта.

Событие обновления может выдаваться на каждое переполнение и на каждое исчерпание счётчика установкой бита UG в регистре $TIMx_EGR$ (программно или контроллером режима ведомого). В этом случае счётчик и предделитель начинают счёт с 0.

Событие UEV выключается установкой бита UDIS в регистре TIMx_CR1. Этим предупреждается запись скрытого регистра во время изменения регистра предзагрузки. Также событие UEV не появляется при сброшенном бите UDIS 0. Однако, счётчик продолжает считать с вверх и вниз, основываясь на текущем значении предзагрузки.


Кроме того, если стоит бит URS в регистре TIMx_CR1, то установка бита UG выдаёт событие UEV без установки флага UIF (без прерывания и запроса DMA). Этим предупреждается одновременная выдача прерываний обновления и захвата при очистке счётчика по событию захвата.

По событию обновления обновляются все регистры и ставится флаг обновления (бит UIF в регистре $\mathtt{TIMx_SR}$). Это зависит от бита URS:

- Буфер предделителя перегружается из регистра TIMx_PSC.
- В скрытый регистр перезагрузки пишется содержимое TIMx_ARR. В случае обновления по переполнению счётчика скрытый регистр перезагрузки обновляется раньше счётчика и работа продолжается с нового значения.


Примеры ниже используют разные частоты тактов.

Временная диаграмма с делителем 1, $TIMx_ARR = 0x6$.




1. Реверсивный режим 1.

Временная диаграмма с делителем 2.




Временная диаграмма с делителем 4, TIMx_ARR=0x36.




1. Реверсивный режим 2 или 3 с флагом UIF по переполнению.


Временная диаграмма с делителем N.



Временная диаграмма, обновление с ARPE=1 (исчерпание).



Временная диаграмма, обновление с ARPE=1 (переполнение).



15.3.3. Выбор тактов


Счётчик может тактироваться из следующих источников:

- Внутренний (СК INT)
- Внешний режим 1: внешняя ножка ТІх
- Внешний режим 2: вход внешнего сигнала ETR
- Входы внутреннего сигнала (ITRx): использование одного таймера предделителем для другого.

Внутренний источник (CK_INT)

Если в ведомом режиме контроллер выключен (SMS=000), то всем управляют только биты CEN, DIR (в регистре TIMx_CR1) и UG (в регистре TIMx_EGR). Они изменяются только программно (кроме UG, снимающегося аппаратно). Сразу после установки бита CEN предделитель начинает получать внутренние такты CK INT.


Схема управления в нормальном режиме прямого счёта без предделителя.



Внешний источник режим 1.

Включается при установке SMS=111 в регистре TIMx_SMCR. Счётчик работает от переднего или заднего фронта выбранного входа.

Внешний источник TI2.



Например, процедура включения режима прямого счёта по переднему фронту входа Т12:


- 1. Включить определение переднего фронта TI2 канала 2 записью CC2S = '01' в регистре TIMX CCMR1.
- 2. Установить длительность входного фильтра битами IC2F[3:0] в регистре TIMx_CCMR1 (если фильтр не нужен, то остаётся IC2F=0000).
 - 3. Выбрать полярность переднего фронта записью CC2P=0 в регистре TIMx_CCER.
- 4. Включить внешний режим 1 тактирования записью SMS=111 в регистре TIMx_SMCR.
- 5. Выбрать T12 как источник сигнала записью TS=110 в регистре T1Mx SMCR.
- 6. Включить счётчик записью CEN=1 в регистре TIMx_CR1.

Предделитель захвата для запуска не используется, ну и бог с ним.

По переднему фронту на TI2 счётчик один раз тикает и ставит флаг TIF.

Задержка между передним фронтом на TI2 и реальным тиком появляется из-за схемы ресинхронизации на входе TI2.

Схема управления внешнего режима 1.




Внешний источник режим 2.

Включается записью ECE=1 в регистре TIMx_SMCR.

Счётчик работает по переднему или заднему фронту входа ETR.

Блок входа внешнего запуска.




Например, включение режима прямого счёта по каждому 2 переднему фронту на входе ETR:

- 1. Здесь фильтр не нужен, так что ETF [3:0] = 0000 в регистр TIMx SMCR.
- 2. В предделитель пишем ETPS [1:0]=01 в регистре TIMx SMCR
- 3. Выбираем передний фронт на ножке ETR записью ETP=0 в регистре TIMX SMCR.
- 4. Разрешаем внешний режим 2 записью ECE=1 в регистре TIMx_SMCR.
- 5. Включаем счётчик записью CEN=1 в регистре TIMx CR1.

Счётчик тикает единожды на каждые 2 передних фронта ETR.

Задержка между передним фронтом на ETR и реальным тиком появляется из-за схемы ресинхронизации на входе сигнала ETRP.

Схема управления с внешним источником режим 2.




15.3.4. Каналы захвата/сравнения

Каждый канал захвата/сравнения построен вокруг парного регистра (включая невидимый), входного каскада захвата (с цифровым фильтром, мультиплексором и предделителем) и выходного каскада (с компаратором и управлением выходом).


Входной каскад считывает нужный вход **TI**x для выдачи фильтрованного сигнала **TI**xF. Далее, детектор фронта с выбором полярности выдаёт сигнал (**TI**xFPx), что может быть использован как вход запуска контроллером режима ведомого или как команда захвата. Предделитель стоит до регистра захвата (**IC**xPS).

Входной каскад канала 1.




Выходной каскад выдаёт промежуточный сигнал, используемый как опорный: OCxRef (активный высокий). Полярность действует в конце цепочки.

Основная схема канала 1.



Выходной каскад канала захвата/сравнения 1.



Блок захвата/сравнения состоит из двух регистров: предзагрузки и невидимого. Снаружи доступен только регистр предзагрузки и по чтению и по записи.

Захват выполняется внутренним регистром и результат пишется в регистр предзагрузки.

При сравнении регистр предзагрузки пишется в невидимый, где и сравнивается со счётчиком.

15.3.5. Режим захвата входа

Регистры TIMx_CCRx защёлкивают содержимое счётчика после передачи, обнаруженной соответствующим сигналом ICx. При этом ставится флаг CCXIF в регистре TIMx_SR и ставятся запрос DMA и прерывания. Если захват происходит при стоящем флаге CCxIF, то ставится флаг перезахвата CCxOF в регистре TIMx_SR. Флаг CCxIF снимается записью в него нуля или чтением захваченных данных из регистра TIMx_CCRx. CCxOF снимается записью '0'.

Далее захватываем содержимое TIMx CCR1 по переднему фронту TI1. Делаем так:

- Выбираем активный вход: TIMx_CCR1 подключаем в TI1 и пишем "01" в биты CC1S регистра TIMx_CCMR1. Биты CC1S отличаются от 00, т. е. канал на вводе и регистр TIMx_CCR1 доступен только по чтению.
- Ставим длительность входного фильтра битами ICxF в регистре TIMx_CCMRx с учётом входного сигнала на TIx. Допустим, что при переключении входной сигнал нестабилен в течении пяти внутренних тактов. Значит длительность фильтра должна быть больше этих пяти тактов.

Мы можем определить передачу на TI1 за 8 последовательных выборок нового уровня на частоте f_{DTS} . И мы пишем 0011 в биты IC1F регистра TIMX CCMR1.

- Выбираем фронт сигнала на TI1 записью 0 в бит CC1P регистра TIMx CCER (передний).
- Ставим предделитель. Здесь он нам не нужен (пишем 00 в биты IC1PS регистра TIMx CCMR1).
- Разрешаем запись счётчика в регистр захвата установкой бита СС1Е в ТІМх_ССЕR.
- Если нужно разрешаем выдачу запросов прерывания битом CC1IE в TIMx_DIER и DMA битом CC1DE в регистре TIMx_DIER.

Если захват входа произошёл, то:

- Регистр TIMx CCR1 получает значение счётчика активной передачи.
- Ставится флаг прерывания CC1IF. Если он ещё стоял, то ставится и флаг CC1OF.
- В зависимости от бита **CC1IE** генерируется прерывание.
- В зависимости от бита **CC1DE** генерируется запрос DMA.

Чтобы обработать перезахват рекомендуется читать регистр данных до опроса флага перезахвата.

NB: Запросы прерывания и DMA IC можно выдавать программно установкой битов CCxG в регистре TIMx_EGR.

15.3.6. Режим ввода ШИМ


Это часть режима захвата входа. Процедура такая же, кроме:

- Два сигнала ICх направляются на на один вход TIх.
- Полярность этих входов ІСх противоположная.
- Сигналом запуска берётся один из двух сигналов **TIxFP**, а контроллер ведомого режима выключается.

Например, можно измерить период (в регистре TIMx_CCR1) и длительность заполнения (в регистре TIMx_CCR2) ШИМ сигнала на TI1 следующей процедурой (зависит от частоты CK_INT и предделителя):

- Выбрать активный вход для TIMx_CCR1: Записать 01 в биты CC1S регистра TIMx_CCMR1 (TI1).
- Выбрать полярность для TI1FP1 (для захвата в TIMx_CCR1 и очистки счётчика): записать 0 в CC1P (передний фронт).
- Выбрать активный вход для TIMx_CCR2: записать 10 в биты CC2S регистра TIMx_CCMR1 (TI1).
- Выбрать полярность для TI1FP2 (для захвата в TIMx_CCR2): записать 1 в СС2Р (задний фронт).
- Выбрать вход запуска: записать 101 в биты TS регистра TIMx_SMCR (TI1FP1).
- Поставить контроллер режима ведомого в сброс: записать 100 в биты SMS регистра TIMx_SMCR.
- Включить захват: поставить биты CC1E и CC2E в регистре TIMx_CCER.

Времянка режима ввода ШИМ.



1. Режим ШИМ может использоваться только с сигналами TIMx_CH1/TIMx_CH2 так как к контроллеру режима ведомого подключены только TI1FP1 и TI2FP2.

15.3.7. Принудительный вывод

В режиме вывода (биты CCxS = 00 в $TIMx_CCMRx$), каждый выходной сигнал сравнения (OCxREF и затем OCx/OCxN) можно программно поставить в активное или неактивное состояние, независимо от результата сравнения выходного регистра сравнения и счётчика.

Активными выходные сигналы (OCxREF/OCx) ставятся записью 101 в биты OCxM нужного регистра TIMx_CCMRx. Активный сигнал OCxREF всегда высокий, а OCx противоположен биту полярности CCxP.

Пример: CCxP=0 (OCx активный высокий) => OCx ставится высоким.

Сигнал OCXREF снимается записью 100 в биты OCXM регистра TIMX_CCMRX.

Но сравнение внутреннего регистра **TIMx_CCRx** со счётчиком всё равно выполняется, биты ставятся, генерируются запросы прерывания и DMA. См. ниже.

15.3.8. Режим сравнения выхода

Используется для управления выходным сигналом и определения истечения периода времени. При совпадении регистра захвата/сравнения со счётчиком эта схема:

- Ставит выходную ножку в заданное состояние (биты OCxM в регистре TIMx_CCMRx) и полярность (бит CCxP в регистре TIMx_CCER). Ножка может хранить состояние(OCxM=000), стать активной (OCxM=001), неактивной (OCxM=010) или переключиться (OCxM=011).
- Ставит флаг прерывания (бит CCxIF в регистре TIMx_SR).
- При установленной маске прерывания (бит CCxIE в регистре TIMX DIER) выдаёт запрос.
- При установленном разрешении DMA (бит CCxDE в регистре TIMx_DIER) выдаёт нужный (бит CCDS в регистре TIMx CR2) запрос.

В регистр TIMx_CCRx можно писать как через регистр предзагрузки, так и без него (см. бит OCxPE в регистре TIMx CCMRx).

В режиме сравнения выхода бит события UEV на выходы OCxREF и OCx не влияет. Разрешение составляет один счёт счётчика. Этот режим можно использовать для выдачи одного импульса.


Процедура:

- 1. Выбрать такты счётчика (внутренние, внешние, предделитель).
- 2. Записать желаемое в регистры TIMX ARR и TIMX CCRX.
- 3. Если нужно прерывание, то установить бит **CCxIE**.
- 4. Выбрать режим выхода. Например:

- Записать OCxM = 011 для переключения ножки OCx при совпадении CNT и CCRx
- Записать OCxPE = 0 для отключения регистра предзагрузки
- Записать ССхР = 0 ради высокого активного уровня
- Записать ССхЕ = 1 для разрешения вывода
- 5. Включить счётчик установкой бита CEN в регистре TIMx CR1.

При запрещённом регистре предзагрузки (OCxPE='0') регистр TIMx_CCRx можно обновлять в любое время, иначе он будет обновлён только по событию UEV.

Режим сравнения выхода, переключение ножки ОС1.



15.3.9. Режим ШИМ

Частота сигнала ШИМ определяется регистром TIMx_ARR, а коэффициент заполнения регистром TIMx CCRx.

Режим ШИМ может включаться независимо по одному на каждый выход ОСх записью '110' (ШИМ1) или '111' (ШИМ2) в биты ОСхМ регистра TIMx_ССМRх. Соответствующий регистр предзагрузки должно включать битом ОСхРЕ в регистре TIMx_ССМRх и, соответсвенно, регистр авто-загрузки (в режимах прямого и реверсивного счёта) нужно включить битом ARPE в регистре TIMx CR1.

Поскольку регистр предзагрузки пишется в теневой регистр только по событию обновления, то все регистры нужно заранее инициализировать установкой бита UG в регистре TIMx_EGR.

Полярность OCx (активный высокий или низкий) выбирается битом CCxP в регистре TIMx_CCER. Выходы OCx включаются битами CCxE, CCxNE, MOE, OSSI и OSSR в регистрах TIMx_CCER и TIMx_BDTR.

В режиме ШИМ (1 или 2), TIMx_CNT и TIMx_CCRx сравниваются на выполнение условия TIMx CCRx \leq TIMx CNT или TIMx CNT \leq TIMx CCRx (в зависимости от направления счёта).

Но для совместимости с ETRF (OCREF очищается внешним сигналом ETR до следующего периода ШИМ), сигнал OCREF выставляется только:

- когда изменяется результат сравнения, или
- при переключении сравнения выхода (биты OCxM в регистре TIMx CCMRx register) из
- "заморозки" (без сравнения, OCxM='000) в один из режимов ШИМ (OCxM='110 или '111).

Это программное управление ШИМ при работающем счётчике.

Бит CMS в регистре TIMX CR1 определяет генерацию ШИМ по фронту или по центру.


ШИМ по фронту

Прямой счёт

Он определяется сброшенным битом DIR в регистре TIMx CR1.

В примере ниже стоит режим ШИМ1. Опорный сигнал OCxREF остаётся высоким при TIMx_CNT < TIMx_CCRx. Если регистр TIMx_CCRx больше значения авто-загрузки (TIMx_ARR) то OCxREF равен '1'. При равенстве значений сравнения, OCxREF равен '0'. В примере ниже TIMx_ARR=8.

ШИМ по фронту (ТІМх ARR=8).



Обратный счёт

Он определяется стоящим битом DIR в регистре TIMx CR1.

В режиме ШИМ1 опорный сигнал OCxREF остаётся низким при TIMx_CNT > TIMx_CCRx. Если регистр TIMx_CCRx больше значения авто-загрузки (TIMx_ARR) то OCxREF равен '1'. При равенстве значений сравнения, OCxREF равен '1'. 0% ШИМ в этом режиме недоступен.


ШИМ по центру

Этот режим включается когда биты CMS в регистре TIMx_CR1 не равны '00' (остальные конфигурации на сигналы OCxREF/OCx влияют также). Флаг сравнения ставится в любых режимах счёта (прямом, обратном и реверсивном) в зависимости от битов CMS в регистре TIMx_CR1. Бит направления (DIR) в регистр TIMx CR1 меняется аппаратно и не дай бог менять его программно.

В примере ниже:

- TIMx_ARR=8,
- Стоит режим ШИМ1,
- Флаг ставится при обратном счёте в режиме ШИМ1 по центру (CMS=01 в TIMX CR1).

ШИМ по центру (ТІМх ARR=8).



Советы:

- При старте режима по центру используется текущее направление счёта (зависит от бита DIR в регистре TIMx_CR1). Более того, в это время биты DIR и CMS программно менять нельзя.
- Запись в счётчик работающего режима ой как не рекомендуется. В частности:
 - При **TIMx_CNT>TIMx_ARR** направление счёта не изменяется и продолжает считать в том же направлении.
 - При записи 0 или изменении **TIMx_ARR** направление изменяется, но событие **UEV** не выдаётся.
- Самый безопасный способ это программно запустить обновление (битом UG в регистре TIMX EGR) прямо перед стартом, а не писать в работающий счётчик.

15.3.10. Режим одного импульса (ОРМ)


ОРМ это частный случай предыдущих режимов. Он позволяет счётчику запускаться по сигналу и генерировать импульс программируемой длины с программируемой задержкой.

Запускать счётчик можно из контроллера ведомого режима. Создавать сигнал можно в режиме сравнения выхода и ШИМ. Режим включается установкой бита OPM в регистре TIMx_CR1. Так счётчик автоматически останавливается по следующему событию UEV.

Импульс генерируется правильно только если значение сравнения отличается от начального значения счётчика. Перед стартом (таймер ждёт запуска) конфигурация должна быть:

- При прямом счёте: $CNT < CCRx \le ARR$ (в частности, 0 < CCRx)
- При обратном счёте: CNT > CCRx

Режим одного импульса.



Например, выдадим положительный импульс на OC1 длиной t_{PULSE} после задержки t_{DELAY} по переднему фронту на ножке TI2.

Берём **TI2FP2** как запуск 1:

- Поставим TI2FP2 на TI2 записью CC2S='01' в регистре TIMx CCMR1.
- T12FP2 ставим на передний фронт записью CC2P='0' в регистре TIMx CCER.
- Выбираем TI2FP2 как запуск контроллером режима ведомого (TRGI) записью TS='110' в регистр TIMX SMCR.
- TI2FP2 используем как старт записью SMS='110' в TIMx_SMCR (режим запуска).

Сигнал ОРМ определяем записью регистров сравнения (учитываем частоту тактов и предделитель).

- Определяем t_{DELAY} записью в TIMx_CCR1.
- Ставим t_{PULSE} как разность значений перезагрузки и сравнения (TIMx_ARR TIMx_CCR1+1).
- Сигнал создаётся переходом из '0' в '1' при сравнении и переходом из '1' в '0' при достижении счётчиком значения перезагрузки. Для этого, включаем режим ШИМ2 записью OC1M=111 в регистре TIMx_CCMR1. Регистры предзагрузки можно включить записью OC1PE='1' в регистре TIMx_CCMR1и ARPE в регистре TIMx_CR1, а можно не включать. В этом случае значение сравнения пишется в регистр TIMx_CCR1, значение перезагрузки в регистр TIMx_ARR, даём событие обновления битом UG и ждём внешнего запуска на TI2. В CC1P здесь пишется '0'.

В этом примере биты DIR и CMS регистра TIMx CR1 должны быть сброшены.

Мы ждём только одного импульса (Однократный режим), так что для остановки счётчика по следующему событию обновления (счётчик переходит через значение перезагрузки и обнуляется) нужно поставить бит OPM регистра TIMx_CR1. Если бит OPM регистра TIMx_CR1 обнулён, то включается Повторяющийся режим.

Частный случай: быстрое включение ОСх:

В этом режиме появление фронта на входе \mathtt{TIx} ставит бит \mathtt{CEN} , чем включает счётчик. Затем совпадение счётчика с значением сравнения переключает выходной сигнал. Но для этого нужны несколько тактов, ограничивая минимально возможное значение t_{DELAY} .

Если нужен сигнал с минимальной задержкой, то нужно ставить бит OCxFE в TIMx_CCMRx. Далее включаются OCxREF (и OCx) не глядя на сравнение. Его новый уровень равен уровню при сравнении. OCxFE работает только в режимах ШИМ1 и ШИМ2.

15.3.11.Очистка OCxREF по внешнему событию

Сигнал OCxREF для заданных каналов можно сделать низким, подав высокий уровень на вход ETRF (бит разрешения OCxCE в TIMx_CCMRx стоит в '1'). Он остаётся низким вплоть до следующего события UEV.


Эта функция работает в режимах сравнения выхода и ШИМ, но не в принудительном режиме.

Например, сигнал ETR можно подключить к выходу компаратора для управления током. В этом случае ETR нужно конфигурировать так:

- 1. Выключить предделитель внешнего запуска: записать '00' в биты ETPS [1:0] в TIMX SMCR.
- 2. Выключить режим 2 внешнего тактирования: снять бит ECE в TIMX SMCR.
- 3. Поставить полярность и фильтр внешнего запуска (ETP и ETF) как нужно.

В примере ниже приведён сигнал OCxREF при переходе входа ETRF в высокий уровень для обоих значений OCxCE. Здесь ТІМх в режиме ШИМ.

Очистка OCxREF.



15.3.12. Режим интерфейса кодера

Режим интерфейса кодера выбирается записью SMS='001' в TIMx_SMCR при счёте по фронтам TI2, SMS='010' по фронтам TI1 и SMS='011' по фронтам TI1 и TI2.

Полярность TI1 и TI2 выбирается битами CC1P и CC2P в регистре TIMx_CCER. Если нужно, то можно использовать входной фильтр.

Для работы с инкрементным кодером используются входы TI1 и TI2. Счётчик тактируется каждой достоверной передачей по TI1FP1 или TI2FP2 (TI1 и TI2 после входного фильтра и выбора полярности, без них TI1FP1= TI1 и TI2FP2= TI2) при стоящем бите CEN в TIMx_CR1. Последовательность сигналов с двух входов создаёт импульсы счёта и сигнал направления. Счёт может быть прямым и обратным, бит DIR в TIMx_CR1 изменяется аппаратно. Бит DIR вычисляется на каждый входной сигнал (TI1 и/или TI2).

Режим интерфейса кодера просто работает по внешним тактам с выбором направления. То есть счётчик непрерывно считает туда-сюда между 0 и перезагружаемым значением в регистре TIMx_ARR. Так что TIMx_ARR нужно писать до старта. Таким способом захват, сравнение, предделитель и запуск вывода продолжают нормально. Режим кодера и Режим внешних тактов 2 несовместимы.

В этом режиме счётчик автоматически следует за скоростью и направлением инкрементного кодера и его содержимое всегда представляет позицию кодера. Направление счёта соответствует направлению вращения подключённого датчика.

Далее приведены возможные комбинации, полагая, что TI1 и TI2 не изменяются одновременно.

Направления счёта.


	Уровень оппозитного	Фронт	TI1FP1	Фронт TI2FP2			
Активный сигнал	сигнала (TI1FP1 для TI2, TI2FP2 для TI1)	Передний	Задний	Передний	Задний		
Только TI1	Высокий	Обратный	Прямой	Стоит	Стоит		
ТОЛЬКО ТТ	Низкий	Прямой	Обратный	Стоит	Стоит		
To avera TIO	Высокий	Стоит	Стоит	Прямой	Обратный		
Только TI2	Низкий	Стоит	Стоит	Обратный	Прямой		
TI4 TIO	Высокий	Обратный	Прямой	Прямой	Обратный		
TI1 и TI2	Низкий	Прямой	Обратный	Обратный	Прямой		

Внешний инкрементный кодер может напрямую подключаться к MCU без дополнительной логики. Но обычно для преобразования дифференциального сигнала в цифровой используются компараторы. Это сильно увеличивает помехозащищённость. Третий выход кодера, показывающий механическую нулевую позицию, можно подключить к входу внешнего прерывания и сбросу счётчика.


Пример работы счётчика показывает генерацию сигнала счёта и направления. Также показано как компенсируется дребезг на обоих выбранных фронтах. Он может появиться при нахождении датчика возле точек переключения. Использована такая конфигурация:

- CC1S='01' (TIMx CCMR1, TI1FP1 Ha TI1).
- CC2S='01' (ТІМх ССМR2, ТІ1FP2 на ТІ2).
- CC1P='0', and IC1F = '0000' (TIMx CCER, TI1FP1 без инверсии, TI1FP1=TI1).
- CC2P='0', and IC2F = '0000' (TIMx CCER, TI1FP2 без инверсии, TI1FP2= TI2).
- SMS='011' (TIMX SMCR, оба входа по обоим фронтам).
- CEN='1' (ТІМх CR1, счётчик включён).

Работа счётчика.



Работа счётчика с инверсным ТІ1FP1 и СС1Р='1'.



Таймер в режиме интерфейса кодера показывает текущую позицию счётчика. С помощью второго таймера в режиме захвата, измеряя время между двумя событиями кодера, можно получить динамическую информацию (скорость, ускорение, торможение). Для этого можно использовать третий выход кодера, показывающего механический ноль. В зависимости от времени между двумя событиями счётчик можно читать и регулярно. Это делается регулярной записью счётчика в третий входной регистр (если есть) периодическим сигналом от другого таймера. Можно читать и запросом DMA от часов реального времени.

15.3.13. Функция XOR входов таймера

Бит TI1S в регистре TIMx_CR2 позволяет подключать к входу канала 1 выход вентиля XOR, сочетая три входа TIMx CH1, TIMx CH2 and TIMx CH3.

Выход XOR можно использовать со всеми входными функциями таймера, вроде запуска или захвата.

15.3.14.Синхронизация внешнего запуска ТІМх

Есть три режима синхронизации ТІМх: Сброс, Вентильный и Запуск.

Режим ведомого: Сброс

Счётчик и предделитель можно инициализировать по входу запуска. Кроме того, если бит URS в TIMx_CR1 сброшен, то генерируется событие UEV. Далее обновляются все предзагружаемые регистры (TIMx_ARR, TIMx_CCRx).


В этом примере счётчик прямого счёта сбрасывается по переднему фронту на входе Т11:

- Ставим канал 1 на передний фронт TI1. Входной фильтр отключён (IC1F=0000). Предделителя нет. Биты CC1S=01 в регистре TIMx_CCMR1 выбирают захват входа. Бит CC1P=0 в регистре TIMx CCER определяет полярность и передний фронт.
- Ставим таймер в режим сброса записью SMS=100 в регистр TIMx_SMCR. Выбираем вход с TI1 записью TS=101 в регистре TIMx_SMCR.
- Запускаем счётчик записью CEN=1 в регистре TIMx CR1.

Счётчик начинает считать внутренние такты вплоть переднего фронта $\mathtt{TI1}$. Тогда счётчик сбрасывается с 0, ставится флаг запуска (бит \mathtt{TIF} в регистре $\mathtt{TIMx_SR}$) выдаются запросы прерывания и DMA (если разрешены битами \mathtt{TIE} и \mathtt{TDE} в регистре $\mathtt{TIMx_DIER}$).

На рисунке ниже регистр перезагрузки **TIMx_ARR**=0x36. Задержка между фронтом **TI1** и действительным сбросом появляется из-за схемы ресинхронизации на входе **TI1**.

Режим Сброса.



Режим ведомого: Вентильный

Счётчик включается уровнем на выбранном входе.


В этом примере счётчик прямого счёта работает только при низком уровне Т11:

- Ставим канал 1 на низкий уровень **TI1**. Входной фильтр отключён (**IC1F**=0000). Предделителя нет. Биты **CC1S**=01 в регистре **TIMx_CCMR1** выбирают захват входа. Бит **CC1P**=1 в регистре **TIMx CCER** определяет полярность и низкий уровень.
- Ставим таймер в вентильный режим записью SMS=101 в регистр TIMx_SMCR. Выбираем вход с TI1 записью TS=101 в регистре TIMx SMCR.
- Запускаем счётчик записью CEN=1 в регистре TIMx_CR1. В этом режиме счётчик не работает при CEN=0, независимо от уровня на входе.

Счётчик начинает считать внутренние такты при низком уровне на TI1 и останавливается при высоком. Флаг запуска (бит TIF в регистре TIMX SR) ставится при пуске и остановке таймера.

Задержка между фронтом TI1 и действительным сбросом появляется из-за схемы ресинхронизации на входе TI1.

Вентильный режим.



Режим ведомого: Запуск

Счётчик включается событием на выбранном входе.


В этом примере счётчик прямого счёта работает по переднему фронту на Т12:

- Ставим канал 2 на передний фронт TI2. Входной фильтр отключён (IC1F=0000). Предделителя нет. Биты CC2S=01 в регистре TIMx_CCMR1 выбирают захват входа. Бит CC2P=1 в регистре TIMx CCER определяет полярность и низкий уровень.
- Ставим таймер в режим запуска записью SMS=110 в регистр TIMx_SMCR. Выбираем вход с TI2 записью TS=110 в регистре TIMx SMCR.

Счётчик начинает считать внутренние такты по переднему фронту на TI2 и ставит флаг запуска (бит TIF в регистре TIMx_SR).

Задержка между фронтом TI2 и действительным сбросом появляется из-за схемы ресинхронизации на входе TI2.

Режим Запуска.



Режим ведомого: Внешние такты 2 + Запуск

К режимам ведомого (кроме Внешних тактов 1 и Кодера) можно добавить режим внешнего тактирования 2. В этом случае сигнал ETR выбирается для внешних тактов, а по другому входу можно подавать запуск (в режимах Сброса, Вентильном или Запуска). Не рекомендуем выбирать ETR как TRGI битами TS в регистре TIMX SMCR.


В этом примере счётчик прямого счёта работает по переднему фронту на ETR после переднего фронта запуска на TI1:

- 1. Ставим внешний запуск в регистре **TIMx SMCR**:
 - ETF = 0000: фильтра нет; ETPS = 00: предделитель выключен; ETP = 0: передний фронт на ETR и ECE=1 для внешних тактов 2.
- 2. Ставим канал 1 на передний фронт ТІ:
 - IC1F=0000: фильтра нет; предделитель выключен, ничего не делаем; CC1S=01 в TIMx_CCMR1 для захвата входа; CC1P=0 в TIMx_CCER для полярности (и только переднего фронта).
- 3. Ставим таймер в режим запуска записью SMS=110 в регистр TIMx_SMCR. Выбираем вход с TI1 записью TS=101 в регистре TIMx_SMCR.

Передний фронт TI1 разрешает счёт и ставит флаг TIF. Считаются передние фронты ETR.

Задержка между фронтом ETR и действительным сбросом появляется из-за схемы ресинхронизации на входе ETRP.

Внешние такты 2 + Запуск.




15.3.15.Синхронизация таймера

Таймеры ТІМ связаны между собой для синхронизации или сцепления. Таймер в режиме Ведущего может сбрасывать, запускать, останавливать другой таймер в режиме Ведомого.

NB: Такты ведомого таймера нужно включать до получения событий от ведущего и не должны меняться налету.

Таймер как предделитель другого.



Здесь ТІМ1 работает предделителем ТІМ2:

- Ставим ТІМ1 ведущим для выдачи периодического сигнала запуска по каждому событию UEV. При MMS=010 в регистре TIM1 CR2 передний фронт появляется на выходе TRGO1.
- Подключаем выход TRGO1 от TIM1 идёт на TIM2, стоящий в режиме ведомого с внутренним запуском по ITR0. Ставится битами TS=000 в регистре TIM2 SMCR.
- Ставим контоллер ведомого в режим внешних тактов 1 (SMS=111 в регистре TIM2_SMCR). Отныне TIM2 тактируется передним фронтом сигнала переполнения TIM1.
- Наконец-то включаем оба таймера их битами CEN в регистрах TIMX CR1.

NB: Если на TIM1 OCx стоит внешним запуском (MMS=1xx), то его передний фронт тактирует счётчик TIM2.


Один таймер разрешает другой.

В этом примере мы разрешаем ТІМ2 выходом сравнения ТІМ1. ТІМ2 считает предделённые внутренние такты только при высоком ${\tt OC1REF}$ от ТІМ1. Оба счётчика тактируются после предделителя ${\tt CK_INT}$ (${\tt f_{CK_CNT}} = {\tt f_{CK_INT}}/3$).

- Ведущий ТІМ1 посылает OC1REF на выход как запуск (MMS=100 в ТІМ1 CR2).
- Конфигурируем OC1REF y TIM1 (регистр TIM1 CCMR1).
- TIM2 получает запуск от TIM1 (TS=000 в регистре TIM2 SMCR).
- Ставим TIM2 в вентильный режим (SMS=101 в регистре TIM2 SMCR).
- Разрешаем ТІМ2 установкой бита CEN (регистр TIM2 CR1).
- Пускаем ТІМ1 установкой бита CEN (регистр TIM1 CR1).

NB: Такты счётчика 2 не синхронизированы со счётчиком 1, режим влияет только на разрешение счётчика TIM2.

Вентильный TIM2 по OC1REF от TIM1.




Здесь счётчик и предделитель TIM2 не инициализируются, а работают с текущего состояния. Для этого оба таймера сбрасываются до старта TIM1. Затем можно записать в счётчики любое значение. Сбросить таймеры можно программно битом UG в регистрах TIMX EGR.

В следующем примере синхронизируем ТІМ1 и ТІМ2. Ведущий ТІМ1 начинает с 0. Ведомый ТІМ2 начинает с 0хЕ7. Оба предделителя совпадают. ТІМ2 2 останавливается при выключении ТІМ1 записью '0' в бит CEN регистра ТІМ1 CR1:

- Ведущий ТІМ1 посылает OC1REF на выход как запуск (MMS=100 в TIM1 CR2).
- Конфигурируем OC1REF y TIM1 (регистр TIM1_CCMR1).
- TIM2 получает запуск от TIM1 (TS=000 в регистре TIM2_SMCR).
- Ставим ТІМ2 в вентильный режим (SMS=101 в регистре TIM2 SMCR).
- Сбрасываем TIM1 записью '1' в бит UG (регистр TIM1 EGR).
- Сбрасываем TIM2 записью '1' в бит UG (регистр TIM2 EGR).
- Пишем 0xE7 в счётчик TIM2 (TIM2_CNTL).
- Разрешаем ТІМ2 установкой бита CEN (регистр TIM2 CR1).
- Пускаем ТІМ1 установкой бита CEN (регистр TIM1 CR1).
- Останавливаем TIM1 снятием бита CEN (регистр TIM1 CR1).

Вентильный TIM2 с разрешением от TIM1.




Запуск одного таймера от другого.

В этом примере мы разрешаем TIM2 событием обновления TIM1. TIM2 начинает счёт с текущего состояния (не нулевого) предделёнными внутренними тактами только по событию обновления от TIM1. Когда TIM2 получает сигнал запуска, его бит CEN автоматически встаёт и счётчик работает вплоть до записи '0 в бит CEN регистра $\mathtt{TIM2}$ _CR1. Оба счётчика тактируются после предделителя \mathtt{CK} _INT (\mathtt{f}_{CK} _CNT = \mathtt{f}_{CK} _INT/3).


- Ведущий ТІМ1 посылает UEV на выход как запуск (MMS=010 в ТІМ1 CR2).
- Ставим период TIM1 (регистр TIM1_ARR).
- TIM2 получает запуск от TIM1 (TS=000 в регистре TIM2 SMCR).
- Ставим TIM2 в режим запуска (SMS=110 в регистре TIM2 SMCR).
- Пускаем ТІМ1 установкой бита CEN (регистр TIM1 CR1).

Запуск TIM2 событием обновления от TIM1.



Как и в предыдущем примере, можно инициализировать оба счётчика до старта.

Запуск TIM2 разрешением TIM1.



Синхронный старт 2 таймеров по внешнему запуску.


В этом примере передний фронт на входе **TI1** TIM1 разрешает и TIM1 и TIM2. Для выравнивания счётчиков TIM1 нужно ставить в режим Ведущий/Ведомый (ведомый для **TI1**, ведущий для TIM2):

- Ставим ТІМ1 ведущим для посылки его Разрешения на выход запуска (MMS=001 в TIM1 CR2).
- Ставим ТІМ1 ведомым для получения запуска от ТІ1 (TS=100 в ТІМ1 SMCR).
- Ставим ТІМ1 в режим запуска (SMS=110 в TIM1_SMCR).
- Ставим ТІМ1 Ведущим/Ведомым записью MSM=1 (регистра ТІМ1 SMCR).
- Ставим ТІМ2 на получение запуска от ТІМ1 (TS=000 в TІМ2 SMCR).
- Ставим TIM2 в режим запуска (SMS=110 в TIM2_SMCR).

По переднему фронту на **TI1** (TIM1) оба счётчика начинают работать синхронно по внутренним тактам и оба ставят флаги **TIF**.

NB: В этом примере оба таймера инициализируются до старта установкой битов **UG**. Оба счётчика начинают с 0, но можно установить смещение записью в их регистры счётчиков (**TIMx_CNT**). Ниже видно задержку между **CNT EN** и **CK PSC** TIM1.

Запуск ТІМ1 и ТІМ2 сигналом ТІ1 ТІМ1.



15.3.16.Режим отладки

В режиме отладки (ядро Cortex-M3 остановлено), счётчик **TIM**х либо работает, либо останавливается, в зависимости от бита **DBG TIM**х **STOP** в модуле **DBG**.

При стоящем счётчике (DBG_TIMx_STOP = 1 в регистре DBGMCU_APBx_FZ) выходы отключаются (как при сброшенном бите MOE). Выходы можно перевести в неактивное состояние (бит OSSI = 1), или возложить управление на контроллер GPIO (бит OSSI = 0) для перевода их в высокоимпедансное состояние (Hi-Z).

15.4. Регистры TIMx

32-бит регистры надо писать словами. Остальные регистры надо писать полусловами или словами. Читать можно байтами,полусловами или словами.

15.4.1. Регистр управления 1 (TIMx_CR1)

Смещение адреса: 0х00

По сбросу: 0х0000

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
		Rese	rund			CKD	[1:0]	ARPE	CMS	8[1:0]	DIR	OPM	URS	UDIS	CEN
		Nese	iveu			rw	rw	rw	rw	rw	rw	rw	rw	rw	rw

– <u>Биты 15:10</u>
 Резерв, не трогать.

— <u>Биты 9:8</u> **СКD[1:0]:** Деление тактов.

Это отношение тактов таймера (CK_INT) и тактов задержки и выборки (t_{DTS}) в генераторах задержки и цифровых фильтрах (ETR, TIx),

00: t_{DTS}=t_{CK_INT}

01: $t_{DTS}=2*t_{CK_INT}$

10: $t_{DTS}=4*t_{CK_INT}$

11: Резерв

— <u>Бит 7</u> **ARPE**: Разрешение буфера перезагрузки TIMx_ARR

0: Нельзя

1: Нужно

— <u>Бит 6:5</u> **CMS[1:0]**: Выбор режима по центру

00: По фронту. Прямой или обратный счёт в зависимости от бита направления (DIR).

- 01: По центру 1. Попеременный прямой и обратный счёт. Флаг сравнения выхода выводных каналов (CCxS=00 в TIMx_CCMRx) ставится только при обратном счёте.
- 10: По центру 2. Попеременный прямой и обратный счёт. Флаг сравнения выхода выводных каналов (CCxS=00 в TIMx_CCMRx) ставится только при прямом счёте.
- 11: По центру 3. Попеременный прямой и обратный счёт. Флаг сравнения выхода выводных каналов (CCxS=00 в TIMx_CCMRx) ставится и при прямом и при обратном счёте.

NB: При включённом таймере (CEN=1) переключать режим по фронту в режим по центру нельзя.

– Бит 4
 DIR: Направление счёта.

0: Прямой

1: Обратный

NB: Бит читается только в режимах По центру и Кодера.

— <u>Бит 3</u> **ОРМ**: Режим одного импульса

0: Счётчик не останавливается

1: Счётчик останавливается по следующему событию обновления (снимается бит CEN)

– <u>Бит 2</u>
 URS: Источник запроса по событию UEV.

Изменяется программно.

- 0: Разрешённые запросы прерывания или DMA выдаются по:
 - Переполнение/Исчерпание счётчика
 - Установка бита UG
 - Обновление от контроллера режима ведомого
- 1: Разрешённые запросы прерывания или DMA выдаются только по Переполнению/Исчерпанию счётчика.
- <u>Бит 1</u> **UDIS:** Выключение выдачи события обновления UEV.

Изменяется программно.

- 0: Событие UEV выдаётся по:
 - Переполнение/Исчерпание счётчика
 - Установка бита UG
 - Обновление от контроллера режима ведомого
- 1: Событие UEV не выдаётся, скрытые регистры (ARR, PSC, CCRx) хранят значение. При стоящем бите UG или аппаратном сбросе от контроллера режима ведомого счётчик и предделитель инициализируются.

— <u>Бит 0</u> **СЕN:** Включение счётчика.

0: Выключен 1: Включён

NB: Режимы Внешнего тактирования, Вентильный и Кодера работают только при заранее установленном бите CEN. Режим Запуска ставит его автоматически. В режиме Одного импульса бит CEN снимается аппаратно по событию обновления.

15.4.2. Регистр управления 2 (TIMx_CR2)

Смещение адреса: 0х04

По сбросу: 0х0000

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
			Door	erved				TI1S		MMS[2:0]]	CCDS		Reserved	
			Rese	erveu				rw	rw	rw	rw	rw		Reserved	

– <u>Биты 15:8</u>Резерв, не трогать.

— <u>Бит 7</u> **TI1S**: Выбор ножки для ТI1

0: Ножка ТІМх_СН1

1: Ножки TIMx_CH1, CH2 и CH3 (через XOR)

— <u>Биты 6:4</u> **MMS[2:0]:** Режим ведущего

Выбор информации для синхронизации ведомых таймеров (TRGO):

- 000: **Сброс** Бит UG в регистре TIMx_EGR. Если на входе запуска идёт сигнал сброса (контроллер режима ведомого в сбросе), то сигнал на TRGO задерживается относительно реального сброса.
- 001: **Разрешение** Сигнал разрешения счётчика (CNT_EN). Это полезно для одновременного запуска нескольких таймеров или управления окном ведомого таймера. Сигнал разрешения это объединение по OR бита CEN с входом запуска вентильного режима.

При подаче CNT_EN по входу запуска сигнал TRGO задерживается, кроме режима ведущий/ ведомый (см. бит MSM в регистре TIMx_SMCR).

- 010: **Обновление** На выход запуска (TRGO) направлено событие обновления. Например, ведущий таймер может быть предделителем ведомого.
- 011: **Импульс сравнения** После захвата или совпадения на выход запуска (TRGO) посылается положительный импульс установки флага CC1IF (даже если он стоит).
- 100: **Сравнение** Сигнал ОС1REF
- 101: **Сравнение** Сигнал ОС2REF
- 110: **Сравнение** Сигнал ОСЗREF
- 111: Сравнение Сигнал OC4REF

NB: Тактирование ведомого таймера и ADC нужно включать до получения событий от ведущего таймера и не должно меняться налету.

- <u>Бит 3</u> **ССDS:** Выбор DMA Захвата/Сравнения
 - 0: Запрос ССх DMA посылается по событию ССх
 - 1: Запросы CCx DMA посылаются по событию обновления
- Биты 2:0
 Резерв, не трогать.

15.4.3. Регистр управления режима ведомого (TIMx_SMCR)

Смещение адреса: 0х08

По сбросу: 0х0000

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
ETP	ECE	ETPS	S[1:0]		ETF[3:0]			MSM		TS[2:0]		Res.		SMS[2:0]	
rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	Res.	rw	rw	rw

- <u>Бит 15</u>
 ЕТР: Полярность внешнего запуска
 - 0: ETR не инверсный, активен высоким или передним фронтом.
 - 1: ETR инверсный, активен низким или задним фронтом.
- <u>Бит 14</u> **ЕСЕ**: Разрешение внешнего тактирования
 - 0: Внешнее тактирование 2 выключено
 - 1: Внешнее тактирование 2 включено. Счётчик работает от активного фронта ETRF.

NB:

- 1: Установка бита ECE равнозначна Внешнему тактированию 1 с подключением TRGI к ETRF (SMS=111 и TS=111).
- **2:** Внешнее тактирование 2 можно использовать одновременно с режимами ведомого: Сброс, Вентильный и Запуска. Тем не менее, TRGI нельзя подключать к ETRF (TS не равен 111).
- **3:** If external clock mode 1 and external clock mode 2 are enabled at the same time, the external clock input is ETRF.
- <u>Биты 13:12</u> **ETPS[1:0]**: Предделитель внешнего запуска

Частота сигнала ETRP должна быть не больше 1/4 частоты TIMxCLK. Полезно при измерении быстрых внешних сигналов.

00: Предделитель Выкл.

01: ETRP / 2 10: ETRP / 4 11: ETRP / 8

— <u>Биты 11:8</u> **ETF[3:0]**: Фильтр внешнего запуска

Определяет частоту выборки и длину цифрового фильтра сигнала ETRP. Цифровой фильтр это счётчик, выдающий сигнал на выход после N последовательных событий на входе:

0000: Без фильтра, выборка на частоте fots

0001: f_{SAMPLING}=f_{CK_INT}, N=2 0010: f_{SAMPLING}=f_{CK_INT}, N=4 0011: f_{SAMPLING}=f_{CK_INT}, N=8 0100: f_{SAMPLING}=f_{DTS}/2, N=6 0101: f_{SAMPLING}=f_{DTS}/2, N=8 0110: f_{SAMPLING}=f_{DTS}/4, N=6 0111: f_{SAMPLING}=f_{DTS}/4, N=8

1000: $f_{SAMPLING} = f_{DTS}/8$, N=6

1001: f_{SAMPLING}=f_{DTS}/8, N=8 1010: f_{SAMPLING}=f_{DTS}/16, N=5

1011: fsampling=fdts/16, N=6

1100: f_{SAMPLING}=f_{DTS}/16, N=8

1101: $f_{SAMPLING}=f_{DTS}/32$, N=5

1110: f_{SAMPLING}=f_{DTS}/32, N=6 1111: f_{SAMPLING}=f_{DTS}/32, N=8

— <u>Бит 7</u> **МSM**: Режим Ведущий/Ведомый

0: Ничего

1: Действие входа запуска (TRGI) задерживается для полной синхронизации текущего таймера и его ведомых (через TRGO). Это полезно при синхронизации нескольких таймеров от одного внешнего события.

— <u>Биты 6:4</u> **TS[2:0]**: Выбор запуска

000: Внутренний 0 (ITR0)

001: Внутренний 1 (ITR1)

010: Внутренний 2 (ITR2) 011: Внутренний 3 (ITR3)

100: Детектор фронта TI1 (TI1F_ED)

101: Фильтрованный вход 1 (TI1FP1)

110: Фильтрованный вход 2 (TI2FP2)

111: Внешний запуск (ETRF)

NB: Менять их можно только если не используются (например, при SMS=000) во избежание неверного определения фронта.

– <u>Бит 3</u>
 Резерв, не трогать.

– <u>Биты 2:0</u>SMS[2:0]: Выбор режима ведомого

При внешнем сигнале активный фронт TRGI подключается к внешнему входу с выбранной полярностью.

- 000: Режим ведомого выключен если CEN = '1', то предделитель работает напрямую от внутренних тактов.
- 001: Режим кодера 1 Прямой/обратный счёт по фронту TI2FP1 в зависимости от уровня TI1FP2.
- 010: Режим кодера 2 Прямой/обратный счёт по фронту TI1FP2 в зависимости от уровня TI2FP1.

- 011: Режим кодера 3 Прямой/обратный счёт по фронтам TI1FP1 и TI2FP2 в зависимости от уровня другого входа.
- 100: Режим сброса Передний фронт TRGI инициализирует счётчик и запускает обновление регистров.
- 101: Вентильный режим Такты счётчика разрешены при высоком TRGI. При низком TRGI счётчик останавливается, но не сбрасывается. Старт и стоп счётчика управляемые.
- 110: Режим запуска Счётчик стартует по переднему фронту TRGI (но не сбрасывает). Управляемый только старт.
- 111: Внешние такты 1 Счёт передних фронтов TRGI.

NB: Вентильный режим нельзя использовать если входом запуска выбран TI1F_ED (TS='100'). В действительности, TI1F_ED выдаёт 1 импульс на каждую передачу TI1F, тогда как вентильный режим проверяет уровень сигнала запуска.

Такты ведомого таймера нужно включать до приёма событий от ведущего таймера и не должны изменяться налету.

Таблица 86. Подключение внутреннего запуска ТІМх.

Ведомый TIM	ITR0 (TS = 000)	ITR1 (TS = 001)	ITR2 (TS = 010)	ITR3 (TS = 011)
TIM2	TIM1	TIM8	ТІМЗ	TIM4
TIM3	TIM1	TIM2	TIM5	TIM4
TIM4	TIM1	TIM2	TIM3	TIM8
TIM5	TIM2	ТІМЗ	TIM4	TIM8

15.4.4. Регистр разрешения прерываний/DMA (TIMx_DIER)

Смещение адреса: 0х0С

По сбросу: 0х0000

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Res.	TDE	Res	CC4DE	CC3DE	CC2DE	CC1DE	UDE	Res.	TIE	Res	CC4IE	CC3IE	CC2IE	CC1IE	UIE
Nes.	rw	Nes	rw	rw	rw	rw	rw	Nes.	rw	Nes	rw	rw	rw	rw	rw

Содержимое битов:

0: Нельзя

1: Можно

— <u>Бит 15</u>	Резерв, не трогать.
— <u>Бит 14</u>	TDE : Запрос DMA запуска
— <u>Бит 13</u>	Резерв, не трогать.
— <u>Бит 12</u>	СС4DE : Запрос DMA захвата/сравнения 4
— <u>Бит 11</u>	CC3DE : Запрос DMA захвата/сравнения 3
— <u>Бит 10</u>	CC2DE : Запрос DMA захвата/сравнения 2
— <u>Бит 9</u>	CC1DE : Запрос DMA захвата/сравнения 1
— <u>Бит 8</u>	UDE: Запрос DMA обновления
— <u>Бит 7</u>	Резерв, не трогать.
— <u>Бит 6</u>	ТІЕ : Запрос прерывания запуска
— <u>Бит 5</u>	Резерв, не трогать.
— <u>Бит 4</u>	СС4ІЕ : Запрос прерывания захвата/сравнения 4
— <u>Бит 3</u>	ССЗІЕ: Запрос прерывания захвата/сравнения 3
— <u>Бит 2</u>	СС2ІЕ : Запрос прерывания захвата/сравнения 2
— <u>Бит 1</u>	СС1ІЕ : Запрос прерывания захвата/сравнения 1
— <u>Бит 0</u>	UIE : Запрос прерывания обновления

15.4.5. Регистр состояния (TIMx_SR)

Биты ставятся аппаратно, стираются записью 0.

Перезахват это появление события при стоящем его флаге.

Смещение адреса: 0х10

По сбросу: 0х0000

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
	Reserved		CC4OF	CC3OF	CC2OF	CC10F	Rese	arvod	TIF	Res	CC4IF	CC3IF	CC2IF	CC1IF	UIF
	Reserveu		rc_w0	rc_w0	rc_w0	rc_w0	Rese	erveu	rc_w0	Res	rc_w0	rc_w0	rc_w0	rc_w0	rc_w0

Содержимое битов:

0: Не было

1: Было
— <u>Биты 15:13</u> Резерв, не трогать.

<u>Бит 12</u>
 <u>Бит 11</u>
 <u>Бит 11</u>
 <u>Бит 10</u>
 <u>Бит 9</u>
 СС40F: Флаг перезахвата захвата/сравнения 3
 СС30F: Флаг перезахвата захвата/сравнения 2
 <u>СС20F</u>: Флаг перезахвата захвата/сравнения 1

– <u>Бит 8:7</u>Резерв, не трогать.

— <u>Бит 6</u> **ТІF**: Флаг прерывания запуска

Ставится аппаратно по активному фронту на входе TRGI при работающем контроллере режима ведомого во всех режимах, кроме Вентильного, (тогда по обоим фронтам).

- <u>Бит 5</u> Резерв, не трогать.

<u>Бит 4</u>
 <u>Бит 3</u>
 <u>Бит 2</u>
 <u>Бит 1</u>
 <u>СС3IF</u>: Флаг прерывания захвата/сравнения 3
 <u>СС2IF</u>: Флаг прерывания захвата/сравнения 2
 <u>Бит 1</u>
 <u>СС1IF</u>: Флаг прерывания захвата/сравнения 1

В режиме вывода СС1:

Есть исключения для выравнивания по центру (см. биты CMS в регистре TIMx_CR1).

В режиме ввода СС1:

— <u>Бит 0</u> UIF: Флаг прерывания обновления

Удержание прерывания обновления ставится при:

- Переполнении или исчерпании счётчика и нулевом счётчике и UDIS=0 в регистре TIMx CR1.
- При программной инициализации CNT битом UG в регистре TIMx_EGR, если URS=0 и UDIS=0 в регистре TIMx_CR1.
- При инициализации CNT событием запуска (см. регистр TIMx_SMCR), если URS=0 и UDIS=0 в регистре TIMx_CR1.

15.4.6. Регистр генерации событий (TIMx_EGR)

Событие генерируется программной установкой бита, снимается он аппаратно.

Смещение адреса: 0х14

По сбросу: 0х0000

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
				Reserved	4				TG	Res.	CC4G	CC3G	CC2G	CC1G	UG
				Reserved	J				w	Res.	w	w	w	w	w

— Биты 15:7 Резерв, не трогать.

— <u>Бит 6</u> **ТG**: Запуск.

1: Ставит флаг TIF в регистре TIMx_SR. Могут возникнуть прерывание и запрос DMA.

– <u>Бит 5</u>
 Резерв, не трогать.

 — Бит 4
 CC4G: Захват/сравнение 4.

 — Бит 3
 CC3G: Захват/сравнение 3.

 — Бит 2
 CC2G: Захват/сравнение 2.

 — Бит 1
 CC1G: Захват/сравнение 1.

1: Выдаёт событие захвата/сравнения:

В режиме вывода СС1:

Ставит флаг CC1IF. Могут возникнуть прерывание и запрос DMA.

В режиме ввода СС1:

Текущее значение счётчика пишется в TIMx_CCR1. Ставит флаг CC1IF. Могут возникнуть прерывание и запрос DMA. При уже стоящем флаге CC1IF ставится и флаг CC1OF.

— <u>Бит 0</u> **UG**: Обновление.

1: Инициализирует счётчик и обновление регистров. Текущий счётчик предделителя чистится не влияя на само значение. В режиме по центру или при DIR=0 счётчик обнуляется, иначе перегружается из регистра TIMx_ARR (при DIR=1).

15.4.7. Регистр режима захвата/сравнения 1 (TIMx_CCMR1)

Смещение адреса: 0x18 По сбросу: 0x0000

Каналы могут работать на ввод (захват) и вывод (сравнение), что определяется битами CCxS. У остальных битов для ввода и вывода значение отличается. ОСхх обозначает функции вывода, ICxx функции ввода. При этом используются разные каскады.

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
OC2CE	(OC2M[2:0]	OC2PE	OC2FE	CC2S	2[1:0]	OC1CE	(OC1M[2:0]	OC1PE	OC1FE		S[1:0]
	IC2F	[3:0]		IC2PS	C[1:0]	0020)[1.0]		IC1F	[3:0]		IC1PS	C[1:0]		5[1.0]
rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw

Сравнение выхода:

Бит 15
 ОС2СЕ: Разрешение очистки сравнения 2.

– <u>Биты 14:12</u>ОС2М[2:0]: Режим сравнения выхода 2.

— <u>Бит 11</u> **ОС2РЕ**: Разрешение предзагрузки сравнения 2.

— <u>Бит 10</u> **ОС2FE**: Быстрое разрешение сравнения 2.

— <u>Биты 9:8</u> **СС2S[1:0]**: Выбор Захвата/Сравнения 2.

Определяет направление канала (ввод/вывод) и используемый вход.

00: Канал СС2 выходной

01: Канал СС2 входной, IC2 на TI2

10: Канал СС2 входной, IC2 на TI1

11: Канал СС2 входной, IC2 на TRC. Работает только если битом TS регистра TIMx_SMCR выбран внутренний запуск.

NB: Биты CC2S можно писать только при выключенном канале (CC2E = '0' в TIMx_CCER).

- Бит 7 **ОС1СЕ**: Разрешение очистки сравнения выхода 1.
 - 0: ETRF на OC1REF не влияет
 - 1: Высокий уровень на ETRF стирает OC1REF
- <u>Биты 6:4</u>ОС1М[2:0]: Режим сравнения выхода 1.

Определяют поведение выходного опорного сигнала OC1REF, от которого происходят OC1 и OC1N. OC1REF активен высоким, а OC1 и OC1N зависят от битов CC1P и CC1NP.

- 000: Заморозка сравнение TIMx_CCR1 и TIMx_CNT на выходы не влияет (режим используется для генерации временной базы).
- 001: При совпадении TIMx_CNT и TIMx_CCR1 сигнал ОС1REF ставится активным (высоким).
- 010: При совпадении TIMx_CNT и TIMx_CCR1 сигнал OC1REF ставится неактивным (низким).
- 011: Переключение при TIMx_CNT=TIMx_CCR1 сигнал OC1REF перебрасывается.
- 100: Принудительный неактивный OC1REF ставится низким.
- 101: Принудительный активный OC1REF ставится высоким.
- 110: ШИМ 1 при прямом счёте канал активен пока TIMx_CNT<TIMx_CCR1. При обратном счёте канал неактивен (OC1REF='0') пока TIMx_CNT>TIMx_CCR1.
- 111: ШИМ 2 при прямом счёте канал неактивен пока TIMx_CNT<TIMx_CCR1. При обратном счёте канал активен пока TIMx_CNT>TIMx_CCR1.

NB:

- 1: Эти биты нельзя изменить пока стоит LOCK уровень 3 (биты LOCK в регистре TIMx_BDTR) и CC1S='00' (канал включён на выход).
- **2:** В ШИМ 1 и 2 уровень OCREF изменяется только когда изменяется результат сравнения или при переключении из "Заморозки" в "ШИМ".
- <u>Бит 3</u>
 ОС1РЕ: Разрешение регистра предзагрузки.
 - 0: Предзагрузка TIMx_CCR1 выключена. TIMx_CCR1 можно писать в любое время, новое значение начинает действовать незамедлительно.
 - 1: Предзагрузка TIMx_CCR1 включена. Доступ идёт к регистру предзагрузки. TIMx_CCR1 пишется в активный регистр по событию обновления.

NB:

- 1: Эти биты нельзя изменить пока стоит LOCK уровень 3 (биты LOCK в регистре TIMx_BDTR) и CC1S='00' (канал включён на выход).
- **2:** Режим ШИМ без установки регистра предзагрузки можно использовать только в режиме одного импульса (стоит бит OPM в регистре TIMx_CR1). Иначе поведение непредсказуемо.
- <u>Бит 2</u>
 ОС1FE: Разрешение быстрого сравнения.

Ускоряет действие события запуска по входу на выход СС.

- 0: СС1 работает как обычно (сравнение счётчика и ССR1) даже при включённом запуске. Минимальная задержка переключения выхода СС1 при фронте на входе составляет 5 тактов.
- 1: Активный фронт запуска по входу действует как сравнение на выходе СС1. Тогда ОС ставится в уровень сравнения независимо от его результата. Задержка между импульсом на входе и выходом СС1 сокращается до 3 тактов. ОСFE работает только в ШИМ 1 и ШИМ 2.
- <u>Биты 1:0</u>
 СС1S: Выбор Захвата/Сравнения 1.

Определяет направление канала (ввод/вывод) и используемый вход.

- 00: Канал СС1 выходной
- 01: Канал СС1 входной, IС1 на TI1
- 10: Канал СС1 входной, ІС1 на ТІ2
- 11: Канал СС1 входной, ІС1 на TRC. Работает только если битом TS регистра TIMx_SMCR выбран внутренний запуск.

NB: Биты CC1S можно писать только при выключенном канале (CC1E = '0' в TIMx_CCER).

Захват входа.

- <u>Биты 15:12</u>IC2F: Фильтр захвата входа 2.
- <u>Биты 11:10</u>IC2PSC[1:0] : Предделитель захвата входа 2.
- <u>Биты 9:8</u>СС2S[1:0]: Выбор Захвата/Сравнения 2.

Определяет направление канала (ввод/вывод) и используемый вход.

- 00: Канал СС2 выходной
- 01: Канал СС2 входной, IC2 на TI2
- 10: Канал СС2 входной, IC2 на TI1
- 11: Канал СС2 входной, IC2 на TRC. Работает только если битом TS регистра TIMx_SMCR выбран внутренний запуск.
- **NB**: Биты CC2S можно писать только при выключенном канале (CC2E = '0' в TIMx_CCER).
- Биты 7:4IC1F[3:0]: Фильтр захвата входа 1.

Определяет частоту выборки и длину цифрового фильтра сигнала TI1. Цифровой фильтр это счётчик, выдающий сигнал на выход после N последовательных событий на входе:

- 0000: Без фильтра, выборка на частоте fors
- 0001: f_{SAMPLING}=f_{CK_INT}, N=2
- 0010: fsampling=fck_int, N=4
- 0011: fsampling=fck int, N=8
- 0100: $f_{SAMPLING}=f_{DTS}/2$, N=6
- 0101: $f_{SAMPLING}=f_{DTS}/2$, N=8
- 0110: fsampling=fdts/4, N=6
- 0111: $f_{SAMPLING}=f_{DTS}/4$, N=8
- 1000: $f_{SAMPLING}=f_{DTS}/8$, N=6
- 1001: f_{SAMPLING}=f_{DTS}/8, N=8
- 1010: $f_{SAMPLING}=f_{DTS}/16$, N=5
- 1011: f_{SAMPLING}=f_{DTS}/16, N=6
- 1100: $f_{SAMPLING}=f_{DTS}/16$, N=8
- 1101: f_{SAMPLING}=f_{DTS}/32, N=5
- 1110: f_{SAMPLING}=f_{DTS}/32, N=6
- 1111: fsampling=fdts/32, N=8
- <u>Биты 3:2</u> IC1PSC: Предделитель захвата входа 1

Значение предделителя на входе CC1 (IC1).

По CC1E='0' (регистр TIMx_CCER) предделитель сбрасывается.

- 00: без предделителя, по каждому фронту на входе
- 01: каждые 2 события
- 10: каждые 4 события
- 11: каждые 8 события

— <u>Биты 1:0</u> **СС1S**: Выбор Захвата/Сравнения 1.

Определяет направление канала (ввод/вывод) и используемый вход.

00: Канал СС1 выходной

01: Канал СС1 входной, IС1 на TI1

10: Канал СС1 входной, ІС1 на ТІ2

11: Канал СС1 входной, ІС1 на TRC. Работает только если битом TS регистра TIMx_SMCR выбран внутренний запуск.

NB: Биты CC1S можно писать только при выключенном канале (CC1E = '0' в TIMx_CCER).

15.4.8. Регистр режима захвата/сравнения 2 (TIMx_CCMR2)

Смещение адреса: 0x1C По сбросу: 0x0000

Каналы могут работать на ввод (захват) и вывод (сравнение), что определяется битами CCxS. У остальных битов для ввода и вывода значение отличается. ОСхх обозначает функции вывода, ICxx функции ввода. При этом используются разные каскады.

	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Ī	OC4 CE	(OC4M[2:0]	OC4 PE	OC4 FE	CC4	S[1:0]	OC3 CE.	(OC3M[2:0)]	OC3 PE	OC3 FE	CC38	S[1:0]
Ī		IC4F	[3:0]		IC4PS	C[1:0]				IC3F	[3:0]		IC3PS	C[1:0]		
Ī	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw

Сравнение выхода:

— <u>Бит 15</u> **ОС4СЕ:** Разрешение очистки сравнения 4.

– <u>Биты 14:12</u>ОС4М[2:0]: Режим сравнения выхода 4.

— <u>Бит 11</u> **ОС4РЕ**: Разрешение предзагрузки сравнения 4.

- <u>Бит 10</u> **ОС4FE**: Быстрое разрешение сравнения 4.

— <u>Биты 9:8</u> **СС4S[1:0]**: Выбор Захвата/Сравнения 4.

Определяет направление канала (ввод/вывод) и используемый вход.

00: Канал СС4 выходной

01: Канал СС4 входной, ІС4 на ТІ4

10: Канал СС4 входной, IC4 на TI3

11: Канал СС4 входной, IC4 на TRC. Работает только если битом TS регистра TIMx_SMCR выбран внутренний запуск.

NB: Биты CC4S можно писать только при выключенном канале (CC4E = '0' в TIMx_CCER).

— <u>Бит 7</u> **ОСЗСЕ**: Разрешение очистки сравнения выхода 3.

– <u>Биты 6:4</u>ОСЗМ[2:0]: Режим сравнения выхода 3.

– <u>Бит 3</u>
 ОСЗРЕ: Разрешение регистра предзагрузки.

— <u>Бит 2</u> **ОС3FE**: Разрешение быстрого сравнения.

– <u>Биты 1:0</u>
 СС1S: Выбор Захвата/Сравнения 1.

Определяет направление канала (ввод/вывод) и используемый вход.

00: Канал ССЗ выходной

01: Канал ССЗ входной, IСЗ на TIЗ

10: Канал ССЗ входной, ІСЗ на ТІ4

11: Канал ССЗ входной, ICЗ на TRC. Работает только если битом TS регистра TIMx_SMCR выбран внутренний запуск.

NB: Биты CC3S можно писать только при выключенном канале (CC3E = '0' в TIMx CCER).

Захват входа.

– <u>Биты 15:12</u>
 IC4F: Фильтр захвата входа 4.

– Биты 11:10IC4PSC[1:0] : Предделитель захвата входа 4.

– <u>Биты 9:8</u>СС4S[1:0]: Выбор Захвата/Сравнения 4.

Определяет направление канала (ввод/вывод) и используемый вход.

00: Канал СС4 выходной

01: Канал СС4 входной, ІС4 на ТІ4

10: Канал СС4 входной, IC4 на TI3

11: Канал СС4 входной, IC4 на TRC. Работает только если битом TS регистра TIMx_SMCR выбран внутренний запуск.

NB: Биты CC4S можно писать только при выключенном канале (CC4E = '0' в TIMx_CCER).

— <u>Биты 7:4</u> **IC3F[3:0]**: Фильтр захвата входа 3.

Определяет частоту выборки и длину цифрового фильтра сигнала TI3. Цифровой фильтр это счётчик, выдающий сигнал на выход после N последовательных событий на входе:

0000: Без фильтра, выборка на частоте f_{DTS}

0001: fsampling=fck_int, N=2 0010: fsampling=fck_int, N=4 0011: fsampling=fck_int, N=8 0100: fsampling=fdts/2, N=6 0101: fsampling=fdts/2, N=8 0110: fsampling=fdts/4, N=6 0111: fsampling=fdts/4, N=8 1000: fsampling=fdts/8, N=6 1001: fsampling=fdts/8, N=8 1010: fsampling=fdts/16, N=5 1011: fsampling=fdts/16, N=5

1100: f_{SAMPLING}=f_{DTS}/16, N=8

1101: f_{SAMPLING}=f_{DTS}/32, N=5 1110: f_{SAMPLING}=f_{DTS}/32, N=6

1111: f_{SAMPLING}=f_{DTS}/32, N=8

— <u>Биты 3:2</u> **IC3PSC**: Предделитель захвата входа 3

— <u>Биты 1:0</u> **СС3S**: Выбор Захвата/Сравнения 3.

Определяет направление канала (ввод/вывод) и используемый вход.

00: Канал ССЗ выходной

01: Канал ССЗ входной, ІСЗ на ТІЗ

10: Канал ССЗ входной, ІСЗ на ТІ4

11: Канал ССЗ входной, ІСЗ на TRC. Работает только если битом TS регистра TIMx_SMCR выбран внутренний запуск.

NB: Биты CC3S можно писать только при выключенном канале (CC3E = '0' в TIMx_CCER).

15.4.9. Регистр разрешения захвата/сравнения (TIMx_CCER)

Смещение адреса: 0x20 По сбросу: 0x0000

	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Ī	Reserved	CC4P	CC4E	Pos	erved	CC3P	CC3E	Poss	erved	CC2P	CC2E	Pos	erved	CC1P	CC1E	
	Nese	Reserved	rw	rw	Nest	ei veu	rw	rw	Nese	rveu	rw	rw	Nest	erveu	rw	rw

— Биты 15:14 Резерв, не трогать.

– <u>Бит 13</u>
 – <u>Бит 12</u>
 СС4Р: Полярность выхода захвата/сравнения 4
 СС4Е: Разрешение выхода захвата/сравнения 4

– Биты 11:10Резерв, не трогать.

Бит 9
 Бит 8
 ССЗР: Полярность выхода захвата/сравнения 3
 ССЗЕ:, Разрешение выхода захвата/сравнения 3

– <u>Биты 7:6</u>
 Резерв, не трогать.

– <u>Бит 5</u>
 – <u>Бит 4</u>
 СС2Р: Полярность выхода захвата/сравнения 2
 СС2Е: Разрешение выхода захвата/сравнения 2

– <u>Биты 3:2</u>
 Резерв, не трогать.

Бит 1
 СС1Р: Полярность выхода захвата/сравнения 1

1: Выдаёт событие захвата/сравнения:

В режиме вывода СС1:

0: ОС1 активен высоким.

1: ОС1 активен низким.

В режиме ввода СС1:

Выбирает для запуска или захвата прямой или инверсный ІС1.

0: прямой: захват по переднему фронту ІС1. Внешний запуск по ІС1 не инвертируется.

1: инверсный: захват по заднему фронту ІС1. Внешний запуск по ІС1 инвертируется.

— <u>Бит 0</u> **СС1Е**: Разрешение выхода захвата/сравнения 1

В режиме вывода СС1:

0: Выкл. - ОС1 не активен.

1: Вкл. - ОС1 выводится на соответствующую ножку.

В режиме ввода СС1:

0: Захват выключен.

1: Захват включен.

Таблица 87. Управляющие биты стандартных ОСх каналов

Бит ССхЕ	Состояние ОСх
0	Выключен (OCx=0, OCx_EN=0)
1	OCx=OCxREF + Полярность, OCx_EN=1

NB: Состояние внешних ножек I/O, подключённых к стандартным ОСх, зависит от состояния ОСх и регистров GPIO и AFIO.

15.4.10.Счётчик TIM2 - TIM5 (TIMx_CNT)

Смещение адреса: 0х24

По сбросу: 0х0000

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
							CNT	[15:0]							
rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw

— <u>Биты 15:0</u> **CNT[15:0]**: Значение счётчика.

15.4.11.Предделитель TIM2 - TIM5 (TIMx_PSC)

Смещение адреса: 0х28

По сбросу: 0х0000

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
							PSC	[15:0]							
rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw

— Биты 15:0 PSC[15:0]: Значение предделителя

Частота счёта (СК_CNT) равна f_{СК_PSC} / (PSC[15:0] + 1).

Значение PSC пишется в рабочий регистр предделителя по каждому событию обновления (включая очистку счётчика битом UG регистра TIMx_EGR или запуском в режиме Сброса).

15.4.12.Регистр предзагрузки TIM2 - TIM5 (TIMx_ARR)

Смещение адреса: 0х2С

По сбросу: 0xFFFF

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
							ARR	[15:0]							
rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw

– Биты 15:0 ARR[15:0]: Значение перезагрузки.

Если значение нулевое, то счётчик блокируется.

15.4.13.Регистр 1 захвата/сравнения TIM2 - TIM5 (TIMx_CCR1)

Смещение адреса: 0х34

По сбросу: 0х0000

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0

							CCR1	[15:0]							
rw/ro	rw/ro	rw/ro	rw/ro	rw/ro	rw/ro	rw/ro	rw/ro	rw/ro	rw/ro	rw/ro	rw/ro	rw/ro	rw/ro	rw/ro	rw/ro

— Биты 15:0 **CCR1[15:0]**: Значение захвата/сравнения

В режиме вывода СС1:

Значение предзагрузки CCR1 надо писать в рабочий регистр захвата/сравнения. Если функция предзагрузки не включена (бит OC1PE в регистре TIMx_CCMR1), то он пишется постоянно, иначе только по событию обновления.

Результат сравнения рабочего регистра и TIMx_CNT подаётся на выход ОС1.

В режиме ввода СС1:

CCR1 содержит значение счётчика по последнему событию захвата 1 (IC1). Здесь TIMx_CCR1 только читается.

15.4.14.Регистр 2 захвата/сравнения TIM2 - TIM5 (TIMx_CCR2)

Смещение адреса: 0х38

По сбросу: 0х0000

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
							CCR2	2[15:0]							
rw/ro	rw/ro	rw/ro	rw/ro	rw/ro	rw/ro	rw/ro	rw/ro	rw/ro	rw/ro	rw/ro	rw/ro	rw/ro	rw/ro	rw/ro	rw/ro

— Биты 15:0 **CCR2[15:0]**: Значение захвата/сравнения

В режиме вывода СС2:

Значение предзагрузки CCR2 надо писать в рабочий регистр захвата/сравнения. Если функция предзагрузки не включена (бит OC2PE в регистре TIMx_CCMR2), то он пишется постоянно, иначе только по событию обновления.

Результат сравнения рабочего регистра и TIMx_CNT подаётся на выход ОС2.

В режиме ввода СС2:

CCR2 содержит значение счётчика по последнему событию захвата 2 (IC2). Здесь TIMx_CCR2 только читается.

15.4.15.Регистр 3 захвата/сравнения TIM2 - TIM5 (TIMx_CCR3)

Смещение адреса: 0х3С

По сбросу: 0х0000

15	14	13	12	11	10	9	8	1	О	5	4	3	2	1	U
							CCR3	8[15:0]							
	1			1		1		[]	1	1					
rw/ro	rw/ro	rw/ro	rw/ro	rw/ro	rw/ro	rw/ro	rw/ro	rw/ro	rw/ro	rw/ro	rw/ro	rw/ro	rw/ro	rw/ro	rw/ro

– Биты 15:0ССR3[15:0]: Значение захвата/сравнения

В режиме вывода СС3:

Значение предзагрузки ССR3 надо писать в рабочий регистр захвата/сравнения. Если функция предзагрузки не включена (бит ОС3PE в регистре TIMx_CCMR3), то он пишется постоянно, иначе только по событию обновления.

Результат сравнения рабочего регистра и TIMx_CNT подаётся на выход ОСЗ.

В режиме ввода СС3:

CCR3 содержит значение счётчика по последнему событию захвата 3 (IC3). Здесь TIMx_CCR3 только читается.

15.4.16.Регистр 4 захвата/сравнения TIM2 - TIM5 (TIMx_CCR4)

Смещение адреса: 0х40

По сбросу: 0х0000

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
							CCR4	[15:0]							
rw/ro	rw/ro	rw/ro	rw/ro	rw/ro	rw/ro	rw/ro	rw/ro	rw/ro	rw/ro	rw/ro	rw/ro	rw/ro	rw/ro	rw/ro	rw/ro

— Биты 15:0 **ССR4[15:0]**: Значение захвата/сравнения

В режиме вывода СС4:

Значение предзагрузки ССR4 надо писать в рабочий регистр захвата/сравнения. Если функция предзагрузки не включена (бит ОС4PE в регистре TIMx_CCMR4), то он пишется постоянно, иначе только по событию обновления.

Результат сравнения рабочего регистра и TIMx_CNT подаётся на выход ОС4.

В режиме ввода СС4:

ССR4 содержит значение счётчика по последнему событию захвата 4 (IC4). Здесь TIMx_ССR4 только читается

15.4.17.Регистр управления DMA (TIMx_DCR)

Смещение адреса: 0x48 По сбросу: 0x0000

15	14	13	12	11	10	9	8	. /	6	5	4	3	2	1	0
	Reserved				DBL[4:0]				Reserved	ı			DBA[4:0]		
	reserveu		rw	rw	rw	rw	rw		Reserved	ı	rw	rw	rw	rw	rw

— Биты 15:13 Резерв, не трогать.

— Биты 12:8 **DBL[4:0]**: Длина пакета DMA

Это число передач DMA (таймер обнаруживает передачу пакета после выполнения чтения/записи по адресу регистра TIMx_DMAR).

Адрес TIMx_DMAR:

00000: 1 передача 00001: 2 передачи 00010: 3 передачи

٠..

10001: 18 передач

– Биты 7:5Резерв, не трогать.

— Биты 4:0DBA[4:0]: Базовый адрес DMA

Это базовый адрес передач DMA (при доступе через адрес TIMx_DMAR). DBA определяется как смещение от адреса регистра TIMx_CR1.

Пример:

00000: TIMx_CR1, 00001: TIMx_CR2, 00010: TIMx_SMCR,

...

Пример: Есть передача: DBL = 7 передач и DBA = TIMx_CR1. Тогда доступ будет к 7 регистрам, начиная с адреса TIMx_CR1.

15.4.18.Регистр адреса полного доступа DMA (TIMx_DMAR)

Смещение адреса: 0x4C По сбросу: 0x0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
							DMAB	[31:16]							
rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
							DMAE	B[15:0]							
rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw

– Биты 31:0DMAB[31:0]: Регистр пакетного доступа DMA

Чтение и запись в регистр DMAR обращаются к регистру по адресу (адрес TIMx_CR1) + (DBA + индекс DMA) x 4

где (адрес TIMx_CR1) это адрес управляющего регистра 1, DBA это базовый адрес DMA в регистре TIMx_DCR, индекс DMA автоматически изменяется при DMA передачах от 0 до DBL из регистра TIMx_DCR.

Пример пакетного DMA

Здесь пакетом DMA полусловами пишутся регистры CCRx (x = 2, 3, 4).

Нужны следующие шаги:

- 1. Ставим нужный канал DMA:
 - Адрес периферии DMA пишем в регистр DMAR
 - Адрес памяти это адрес данных в RAM для записи в регистры CCRx.
 - Число передач = 3.
 - Выключаем кольцевой режим.
- 2. Пишем поля DBA и DBL регистра DCR: DBL = 3 передачи, DBA = 0xE.
- 3. Разрешаем запрос DMA обновления TIMx (ставим бит UDE в регистре DIER).
- 4. Включаем ТІМх
- 5. Включаем канал DMA

Здесь каждый регистр ССRх обновляется единожды. Если регистры ССRх нужно обновить дважды, то число передач должно быть 6. Буфер в RAM содержит data1, data2, data3, data4, data5 и data6. В регистры ССRх они передаются так: по первому запросу DMA, data1 в CCR2, data2 в CCR3, data3 в ССR4 и по второму запросу обновления DMA, data4 в CCR2, data5 в CCR3 в data6 в CCR4.

15.4.19.Карта регистров TIM2 - TIM5

 				_	_			_	—	_	\vdash	\vdash	-	\vdash	-	-+	-	—
0x00	TIMx_CR1	Reserved							Cł [1	(D :0]	ARPE	CN [1:		DIR	OPM	URS	NDIS	CEN
	Reset value								0	0	0	0	0	0	0	0	0	0
0x04	TIMx_CR2	Reserved									TI1S		имs 2:0]		CCDS	•	Reserved	
	Reset value										0	0	0	0	0		Re	
0x08	TIMx_SMCR	Reserved	ETP	ECE		PS :0]		ETF	[3:0]	MSM	TS	S[2:0	0]	Reserved	SN	1S[2	:0]
	Reset value		0	0	0	0	0	0	0	0	0	0	0	0	Re	0	0	0
0x0C	TIMx_DIER	Reserved		TDE	COMDE	CC4DE	CC3DE	CC2DE	CC1DE	UDE	Reserved	TIE	Reserved	CC4IE	CC3IE	CC2IE	CC1IE	UIE
	Reset value			0	0	0	0	0	0	0	Ä	0	ď	0	0	0	0	0
0x10	TIMx_SR	Reserved				CC40F	CC30F	CC2OF	CC10F	Doynood	ישפו אפת	TIF	Reserved	CC4IF	CC3IF	CC2IF	CC11F	UIF
	Reset value					0	0	0	0	ď	2	0	R	0	0	0	0	0
0x14	TIMx_EGR	Reserved										TG	Reserved	CC4G	cc3G	CC2G	CC1G	NG
	Reset value											0	Re	0	0	0	0	0
	TIMx_CCMR1 Output Compare mode	Reserved	OC2CE)C2 [2:0		OC2PE	OC2FE	CC [1	:2S :0]	OC1CE		C1N 2:0]		OC1PE	OC1FE	CC [1:	
0x18	Reset value		0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
GATE	TIMx_CCMR1 Input Capture mode	Reserved	ı	C2F	[3:0	0]	PS	C2 SC :0]	CC [1	:2S :0]	I	C1F	[3:0]	IC PS [1:	SC	CC [1:	
	Reset value		0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
	TIMx_CCMR2 Output Compare mode	Reserved	O24CE)C4 [2:0		OC4PE	OC4FE	CC [1	:4S :0]	OC3CE		C3N 2:0]		OC3PE	OC3FE	CC [1:	
0x1C	Reset value		0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
	TIMx_CCMR2 Input Capture mode	Reserved	ı	C4F	[3:0	0]	PS	24 SC :0]		:4S :0]	I	C3F	[3:0]	IC PS [1:	SC.	CC [1:	
	Reset value		0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
0x20	TIMx_CCER	Reserved	70000	חשא ושפשע	CC4P	CC4E	0	חשא ושאשע	CC3P	CC3E	poradao	מים אונים	CC2P	CC2E	Powaga		CC1P	CC1E
	Reset value		۵	Ž	0	0	à	ž	0	0	۵	ř	0	0	D	-	0	0

					•	•	•		-	_				_		_	_	
0x24	TIMx_CNT	Reserved							С	NT[15:0]						
	Reset value		0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
0x28	TIMx_PSC	Reserved							Р	SC[15:0]						
	Reset value		0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
0x2C	TIMx_ARR	Reserved							Α	RR[15:0)]						
	Reset value		1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1
0x30		Reserved																
0x34	TIMx_CCR1	Reserved							C	CR1	[15:	0]						
	Reset value		0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
0x38	TIMx_CCR2	Reserved							C	CR2	[15:	0]						
	Reset value		0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
0x3C	TIMx_CCR3	Reserved							C	CR3	[15:	0]						
	Reset value		0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
0x40	TIMx_CCR4	Reserved							C	CR4	[15:	0]						
	Reset value		0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
0x44		Reserved																
0x48	TIMx_DCR	Reserved					DE	3L[4	:0]			Reserved			DB	A[4:	:0]	
	Reset value					0	0	0	0	0		Res		0	0	0	0	0
0x4C	TIMx_DMAR	Reserved		_					DN	ИΑВ	[15:	0]						
	Reset value		0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

16. Таймеры общего назначения (TIM9 - TIM14)

16.1. Введение в TIM9 - TIM14

Это 16-бит само-перегружаемые таймеры с программируемым предделителем.

Они могут использоваться для измерения длительности входных импульсов (захват входа), генерации сигналов (сравнение выхода и ШИМ).

Длина импульсов и сигналов может модулироваться от нескольких микросекунд до миллисекунд с помощью предделителей таймера и тактов RCC.

Улучшенные (TIM1 and TIM8) и обычные (TIMx) таймеры полностью независимы и не имеют общих ресурсов. Могут синхронизироваться между собой. См. *Секцию* 15.3.15.

16.2. Основные свойства TIM9 - TIM14


16.2.1. Основные свойства ТІМ9/ТІМ12

Это:

- 16-бит прямой счёт с само-перезагрузкой.
- 16-бит программируемый предделитель (можно "налету") тактов на число от 1 до 65536.
- До 2 независимых каналов для:
 - Захвата входа
 - Сравнение выхода
 - ШИМ генерация (Фронт и Центр)
 - Одиночный импульс

- Схема синхронизации внешнего управления и объединения таймеров.
- Генерация прерываний по следующим событиям:
 - Обновление: переполнение, инициализация счётчика (программно или запуском)
 - Запуск (старт, стоп, инициализация или счёт по сигналу)
 - Захват входа
 - Сравнение выхода

Блок-схема TIM9/TIM12.




16.2.2. Основные свойства TIM10/TIM11 и TIM13/TIM14

Это:

- 16-бит прямой счёт с само-перезагрузкой.
- 16-бит программируемый предделитель (можно "налету") тактов на число от 1 до 65536.
- Независимый канал для:
 - Захвата входа
 - Сравнение выхода
 - ШИМ генерация (Фронт и Центр)
 - Одиночный импульс
- Генерация прерываний по следующим событиям:
 - Обновление: переполнение, инициализация счётчика (программно)
 - Захват входа
 - Сравнение выхода

Блок-схема ТІМ10/11/13/14.



16.3. Функциональное описание таймеров TIM9 - TIM14

16.3.1. Узел счёта

Это прямой 16-бит счётчик с регистром само-перезагрузки и предделителем.

Счётчик, регистр перезагрузки и предделитель доступны программно для чтения и записи даже во время счёта.

Включает:

- Регистр счётчика (TIMX CNT)
- Регистр предделителя (TIMx_PSC)
- Регистр перезагрузки (TIMx_ARR)

Регистр перезагрузки предзагружаемый (есть видимый и скрытый регистры). Содержимое видимого регистра пишется в скрытый постоянно или по каждому событию обновления (UEV), в зависимости от бита разрешения (ARPE) в регистре TIMx_CR1. Оно посылается программно или при переполнении счётчика при снятом бите UDIS в регистре TIMx_CR1.


Счётчик тактируется выходом предделителя СК_CNT. Разрешается битом CEN в регистре TIMx CR1.

Счёт начинается через 1 такт после установки бита CEN в регистре TIMX CR1.


Описание предделителя

Это 16-бит счётчик делителя входной частоты (от 1 до 65536) с видимым регистром **TIMx_PSC**. Его можно менять налету. Новое значение счётчика пишется по следующему событию обновления.

Временная диаграмма с изменением предделителя с 1 на 2.



Временная диаграмма с изменением предделителя с 1 на 4.



16.3.2. Режимы счёта

Прямой счёт

Счёт идёт от 0 до значения перезагрузки (регистр **TIMx_ARR**), сбрасывается в 0 и выдаёт событие переполнения счётчика.

Событие обновления UEV выдаётся при каждом переполнении счётчика или установкой бита UG в регистре TIMX EGR (программно или контроллером режима ведомого).


Событие UEV выключается установкой бита UDIS в регистре TIMx_CR1. Этим предупреждается запись скрытого регистра во время изменения регистра предзагрузки. Также событие UEV не появляется при сброшенном бите UDIS 0. Однако, счётчик продолжает считать с 0, равно как и предделитель (не изменив своего значения). Кроме того, если стоит бит URS в регистре TIMx_CR1, то установка бита UG выдаёт событие UEV без установки флага UIF (без прерывания). Этим предупреждается одновременная выдача прерываний обновления и захвата при очистке счётчика по событию захвата.

По событию обновления обновляются все регистры и ставится флаг обновления (бит UIF в регистре TIMX SR). Это зависит от бита URS:


- В скрытый регистр перезагрузки пишется содержимое TIMx ARR,
- Буфер предделителя перегружается из регистра TIMx PSC.

Примеры ниже используют TIMx ARR=0x36.


Временная диаграмма с делителем 1.




Временная диаграмма с делителем 2.




Временная диаграмма с делителем 4.




Временная диаграмма с делителем N.



Временная диаграмма события при ARPE=0 (TIMx_ARR не предзагружен).



Временная диаграмма события при ARPE=1 (TIMx_ARR предзагружен).



16.3.3. Выбор тактов


Счётчик может тактироваться из следующих источников:

- Внутренний (СК INT)
- Внешний режим 1: внешняя ножка ТІх
- Входы внутреннего сигнала (ITRx): использование одного таймера предделителем для другого.

Внутренний источник (CK_INT)

Если в ведомом режиме контроллер выключен (SMS=000), то всем управляют только биты CEN, DIR (в регистре TIMx_CR1) и UG (в регистре TIMx_EGR). Они изменяются только программно (кроме UG, снимающегося аппаратно). Сразу после установки бита CEN предделитель начинает получать внутренние такты CK INT.


Схема управления в нормальном режиме прямого счёта без предделителя.



Внешний источник режим 1 (TIM9 и TIM12).

Включается при установке SMS=111 в регистре TIMx_SMCR. Счётчик работает от переднего или заднего фронта выбранного входа.

Внешний источник TI2.



Например, процедура включения режима прямого счёта по переднему фронту входа Т12:


- 1. Включить определение переднего фронта TI2 канала 2 записью CC2S = '01' в регистре TIMX CCMR1.
- 2. Установить длительность входного фильтра битами IC2F[3:0] в регистре TIMx_CCMR1 (если фильтр не нужен, то остаётся IC2F=0000).
- 3. Выбрать полярность переднего фронта записью CC2P=CC2NP=0 в регистре TIMx CCER.
- 4. Включить внешний режим 1 тактирования записью SMS=111 в регистре TIMX SMCR.
- 5. Выбрать TI2 как источник сигнала записью TS=110 в регистре TIMx_SMCR.
- 6. Включить счётчик записью CEN=1 в регистре TIMx CR1.

Предделитель захвата для запуска не используется, ну и бог с ним.

По переднему фронту на TI2 счётчик один раз тикает и ставит флаг TIF.

Задержка между передним фронтом на **TI2** и реальным тиком появляется из-за схемы ресинхронизации на входе **TI2**.

Схема управления внешнего режима 1.




16.3.4. Каналы захвата/сравнения

Каждый канал захвата/сравнения построен вокруг парного регистра (включая невидимый), входного каскада захвата (с цифровым фильтром, мультиплексором и предделителем) и выходного каскада (с компаратором и управлением выходом).


Входной каскад считывает нужный вход **TI**x для выдачи фильтрованного сигнала **TI**xF. Далее, детектор фронта с выбором полярности выдаёт сигнал (**TI**xFPx), что может быть использован как вход запуска контроллером режима ведомого или как команда захвата. Предделитель стоит до регистра захвата (**IC**xPS).

Входной каскад канала 1.




Выходной каскад выдаёт промежуточный сигнал, используемый как опорный: OCxREF (активный высокий). Полярность действует в конце цепочки.

Основная схема канала 1.



Выходной каскад канала захвата/сравнения 1.



Блок захвата/сравнения состоит из двух регистров: предзагрузки и невидимого. Снаружи доступен только регистр предзагрузки и по чтению и по записи.

Захват выполняется внутренним регистром и результат пишется в регистр предзагрузки. При сравнении регистр предзагрузки пишется в невидимый, где и сравнивается со счётчиком.

16.3.5. Режим захвата входа

Регистры TIMx_CCRx защёлкивают содержимое счётчика после передачи, обнаруженной соответствующим сигналом ICx. При этом ставится флаг CCXIF в регистре TIMx_SR и ставится запрос прерывания. Если захват происходит при стоящем флаге CCxIF, то ставится флаг перезахвата CCxOF в регистре TIMx_SR. Флаг CCxIF снимается записью в него нуля или чтением захваченных данных из регистра TIMx CCRx. CCxOF снимается записью '0'.

Далее захватываем содержимое TIMx CCR1 по переднему фронту TI1. Делаем так:

- Выбираем активный вход: TIMx_CCR1 подключаем в TI1 и пишем "01" в биты CC1S регистра TIMx_CCMR1. Биты CC1S отличаются от 00, т. е. канал на вводе и регистр TIMx_CCR1 доступен только по чтению.
- Ставим длительность входного фильтра битами ICxF в регистре TIMx_CCMRx с учётом входного сигнала на TIx. Допустим, что при переключении входной сигнал нестабилен в течении пяти внутренних тактов. Значит длительность фильтра должна быть больше этих пяти тактов. Мы можем определить передачу на TI1 за 8 последовательных выборок нового уровня на частоте f_{DTS}. И мы пишем 0011 в биты IC1F регистра TIMx_CCMR1.

- Выбираем фронт сигнала на TI1 записью 0 в бит CC1P регистра TIMX CCER (передний).
- Ставим предделитель. Здесь он нам не нужен (пишем 00 в биты IC1PS регистра TIMx CCMR1).
- Разрешаем запись счётчика в регистр захвата установкой бита СС1Е в ТІМх_ССЕR.
- Если нужно разрешаем выдачу запросов прерывания битом CC1IE в TIMx_DIER. Если захват входа произошёл, то:
- Регистр TIMx CCR1 получает значение счётчика активной передачи.
- Ставится флаг прерывания CC1IF. Если он ещё стоял, то ставится и флаг CC1OF.
- В зависимости от бита **CClie** генерируется прерывание.

Чтобы обработать перезахват рекомендуется читать регистр данных до опроса флага перезахвата.

NB: Запросы прерывания **IC** можно выдавать программно установкой битов **CCxG** в регистре **TIMx EGR**.

16.3.6. Режим ввода ШИМ (только ТІМ9/ТІМ12)


Это часть режима захвата входа. Процедура такая же, кроме:

- Два сигнала ICх направляются на на один вход TIх.
- Полярность фронтов этих входов ІСх противоположная.
- Сигналом запуска берётся один из двух сигналов **TIxFP**, а контроллер ведомого режима выключается.

Например, можно измерить период (в регистре TIMx_CCR1) и длительность заполнения (в регистре TIMx_CCR2) ШИМ сигнала на TI1 следующей процедурой (зависит от частоты CK_INT и предделителя):

- Выбрать активный вход для TIMx_CCR1: Записать 01 в биты CC1S регистра TIMx_CCMR1 (TI1).
- Выбрать полярность для TI1FP1 (для захвата в TIMx_CCR1 и очистки счётчика): записать 0 в CC1P (передний фронт).
- Выбрать активный вход для TIMx_CCR2: записать 10 в биты CC2S регистра TIMx_CCMR1 (TI1).
- Выбрать полярность для TI1FP2 (для захвата в TIMx_CCR2): записать 1 в СС2Р (задний фронт).
- Выбрать вход запуска: записать 101 в биты TS регистра TIMX SMCR (TI1FP1).
- Поставить контроллер режима ведомого в сброс: записать 100 в биты SMS регистра TIMX SMCR.
- Включить захват: поставить биты CC1E и CC2E в регистре TIMX CCER.

Времянка режима ввода ШИМ.



1. Режим ШИМ может использоваться только с сигналами TIMx_CH1/TIMx_CH2 так как к контроллеру режима ведомого подключены только TI1FP1 и TI2FP2.

16.3.7. Принудительный вывод

В режиме вывода (биты CCxS = 00 в $TIMx_CCMRx$), каждый выходной сигнал сравнения (OCxREF и затем OCx/OCxN) можно программно поставить в активное или неактивное состояние, независимо от результата сравнения выходного регистра сравнения и счётчика.

Активными выходные сигналы (OCxREF/OCx) ставятся записью 101 в биты OCxM нужного регистра TIMx_CCMRx. Активный сигнал OCxREF всегда высокий, а OCx противоположен биту полярности CCxP.

Пример: ССхР=0 (ОСх активный высокий) => ОСх ставится высоким.

Сигнал OCXREF снимается записью 100 в биты OCXM регистра TIMX CCMRX.

Но сравнение внутреннего регистра TIMx_CCRx со счётчиком всё равно выполняется, биты ставятся, генерируются запросы прерывания и DMA. См. ниже.

16.3.8. Режим сравнения выхода

Используется для управления выходным сигналом и определения истечения периода времени. При совпадении регистра захвата/сравнения со счётчиком эта схема:

- Ставит выходную ножку в заданное состояние (биты OCxM в регистре TIMx_CCMRx) и полярность (бит CCxP в регистре TIMx_CCER). Ножка может хранить состояние(OCxM=000), стать активной (OCxM=001), неактивной (OCxM=010) или переключиться (OCxM=011).
- Ставит флаг прерывания (бит CCxIF в регистре TIMx_SR).
- При установленной маске прерывания (бит CCxIE в регистре TIMx_DIER) выдаёт запрос.

В регистр TIMx_CCRx можно писать как через регистр предзагрузки, так и без него (см. бит OCxPE в регистре TIMx CCMRx).


В режиме сравнения выхода бит события UEV на выходы OCxREF и OCx не влияет. Разрешение составляет один счёт счётчика. Этот режим можно использовать для выдачи одного импульса.

Процедура:

- 1. Выбрать такты счётчика (внутренние, внешние, предделитель).
- 2. Записать желаемое в регистры TIMX ARR и TIMX CCRX.
- 3. Если нужно прерывание, то установить бит **CCXIE**.
- 4. Выбрать режим выхода. Например:
 - Записать OCxM = 011 для переключения ножки OCx при совпадении CNT и CCRx
 - Записать ОСхРЕ = 0 для отключения регистра предзагрузки
 - Записать ССхР = 0 ради высокого активного уровня
 - Записать ССхЕ = 1 для разрешения вывода
- 5. Включить счётчик установкой бита CEN в регистре TIMx CR1.

При запрещённом регистре предзагрузки (OCxPE='0') регистр TIMx_CCRx можно обновлять в любое время, иначе он будет обновлён только по событию UEV.

Режим сравнения выхода, переключение ножки ОС1.



16.3.9. Режим ШИМ

Частота сигнала ШИМ определяется регистром TIMx_ARR, а коэффициент заполнения регистром TIMx CCRx.

Режим ШИМ может включаться независимо по одному на каждый выход ОСх записью '110' (ШИМ1) или '111' (ШИМ2) в биты ОСхМ регистра TIMx_ССМRх. Соответствующий регистр предзагрузки должно включать битом ОСхРЕ в регистре TIMx_ССМRх и, соответсвенно, регистр авто-загрузки (в режимах прямого и реверсивного счёта) нужно включить битом ARPE в регистре TIMx CR1.

Поскольку регистр предзагрузки пишется в теневой регистр только по событию обновления, то все регистры нужно заранее инициализировать установкой бита UG в регистре TIMX EGR.


Полярность OCx (активный высокий или низкий) выбирается битом CCxP в регистре TIMx_CCER. Выходы OCx включаются битами CCxE, CCxNE, MOE, OSSI и OSSR в регистрах TIMx_CCER и TIMx_BDTR.

В режиме ШИМ (1 или 2), $TIMx_CNT$ и $TIMx_CCRx$ сравниваются на выполнение условия $TIMx_CRx \le TIMx_CNT$ (только при прямом счёте).

ШИМ по фронту

В примере ниже стоит режим ШИМ1. Опорный сигнал OCxREF остаётся высоким при TIMx_CNT < TIMx_CCRx. Если регистр TIMx_CCRx больше значения авто-загрузки (TIMx_ARR) то OCxREF равен '1'. При равенстве значений сравнения, OCxREF равен '0'. В примере ниже TIMx_ARR=8.

ШИМ по фронту (ТІМх ARR=8).



16.3.10. Режим одного импульса (ОРМ)


OPM это частный случай предыдущих режимов. Он позволяет счётчику запускаться по сигналу и генерировать импульс программируемой длины с программируемой задержкой.

Запускать счётчик можно из контроллера ведомого режима. Создавать сигнал можно в режиме сравнения выхода и ШИМ. Режим включается установкой бита OPM в регистре TIMx_CR1. Так счётчик автоматически останавливается по следующему событию UEV.

Импульс генерируется правильно только если значение сравнения отличается от начального значения счётчика. Перед стартом (таймер ждёт запуска) конфигурация должна быть:

 $CNT < CCRx \le ARR$ (в частности, 0 < CCRx)

Режим одного импульса.



Например, выдадим положительный импульс на OC1 длиной t_{PULSE} после задержки t_{DELAY} по переднему фронту на ножке TI2.

Берём **TI2FP2** как запуск 1:

- Поставим TI2FP2 на TI2 записью CC2S='01' в регистре TIMx CCMR1.
- T12FP2 ставим на передний фронт записью CC2P='0' в регистре TIMx CCER.
- Выбираем TI2FP2 как запуск контроллером режима ведомого (TRGI) записью TS='110' в регистр TIMX SMCR.
- TI2FP2 используем как старт записью SMS='110' в TIMX SMCR (режим запуска).

Сигнал ОРМ определяем записью регистров сравнения (учитываем частоту тактов и предделитель).

- Определяем t_{DELAY} записью в TIMx CCR1.
- Ставим t_{PULSE} как разность значений перезагрузки и сравнения (TIMX ARR TIMX CCR1+1).
- Сигнал создаётся переходом из '0' в '1' при сравнении и переходом из '1' в '0' при достижении счётчиком значения перезагрузки. Для этого, включаем режим ШИМ2 записью OC1M=111 в регистре TIMx_CCMR1. Регистры предзагрузки можно включить записью OC1PE='1' в регистре TIMx_CCMR1и ARPE в регистре TIMx_CR1, а можно не включать. В этом случае значение сравнения пишется в регистр TIMx_CCR1, значение перезагрузки в регистр TIMx_ARR, даём событие обновления битом UG и ждём внешнего запуска на TI2. В CC1P здесь пишется '0'.

Мы ждём только одного импульса (Однократный режим), так что для остановки счётчика по следующему событию обновления (счётчик переходит через значение перезагрузки и обнуляется) нужно поставить бит OPM регистра TIMx_CR1. Если бит OPM регистра TIMx_CR1 обнулён, то включается Повторяющийся режим.

Частный случай: быстрое включение ОСх:

В этом режиме появление фронта на входе **TIx** ставит бит **CEN**, чем включает счётчик. Затем совпадение счётчика с значением сравнения переключает выходной сигнал. Но для этого нужны несколько тактов, ограничивая минимально возможное значение t_{DELAY}.

Если нужен сигнал с минимальной задержкой, то нужно ставить бит OCxFE в TIMx_CCMRx. Далее включаются OCxREF (и OCx) не глядя на сравнение. Его новый уровень равен уровню при сравнении. OCxFE работает только в режимах ШИМ1 и ШИМ2.

16.3.11.Синхронизация внешнего запуска TIM9/12

Есть три режима синхронизации ТІМх: Сброс, Вентильный и Запуск.

Режим ведомого: Сброс

Счётчик и предделитель можно инициализировать по входу запуска. Кроме того, если бит URS в TIMx_CR1 сброшен, то генерируется событие UEV. Далее обновляются все предзагружаемые регистры (TIMx_ARR, TIMx_CCRx).


В этом примере счётчик прямого счёта сбрасывается по переднему фронту на входе Т11:

- Ставим канал 1 на передний фронт TI1. Входной фильтр отключён (IC1F=0000). Предделителя нет. Биты CC1S=01 в регистре TIMx_CCMR1 выбирают захват входа. Бит CC1P=0 в регистре TIMx CCER определяет полярность и передний фронт.
- Ставим таймер в режим сброса записью SMS=100 в регистр TIMx_SMCR. Выбираем вход с TI1 записью TS=101 в регистре TIMx_SMCR.
- Запускаем счётчик записью CEN=1 в регистре TIMx CR1.

Счётчик начинает считать внутренние такты вплоть переднего фронта **TI1**. Тогда счётчик сбрасывается с 0, ставится флаг запуска (бит **TIF** в регистре **TIMx_SR**) выдаются запросы прерывания и DMA (если разрешены битами **TIE** и **TDE** в регистре **TIMx DIER**).

На рисунке ниже регистр перезагрузки **TIMx_ARR**=0x36. Задержка между фронтом **TI1** и действительным сбросом появляется из-за схемы ресинхронизации на входе **TI1**.

Режим Сброса.



Режим ведомого: Вентильный

Счётчик включается уровнем на выбранном входе.


В этом примере счётчик прямого счёта работает только при низком уровне Т11:

- Ставим канал 1 на низкий уровень **TI1**. Входной фильтр отключён (**IC1F**=0000). Предделителя нет. Биты **CC1S**=01 в регистре **TIMx_CCMR1** выбирают захват входа. Бит **CC1P**=1 в регистре **TIMx CCER** определяет полярность и низкий уровень.
- Ставим таймер в вентильный режим записью SMS=101 в регистр TIMx_SMCR. Выбираем вход с TI1 записью TS=101 в регистре TIMx SMCR.
- Запускаем счётчик записью CEN=1 в регистре TIMx_CR1. В этом режиме счётчик не работает при CEN=0, независимо от уровня на входе.

Счётчик начинает считать внутренние такты при низком уровне на TI1 и останавливается при высоком. Флаг запуска (бит TIF в регистре TIMX SR) ставится при пуске и остановке таймера.

Задержка между фронтом TI1 и действительным сбросом появляется из-за схемы ресинхронизации на входе TI1.

Вентильный режим.



Режим ведомого: Запуск

Счётчик включается событием на выбранном входе.


В этом примере счётчик прямого счёта работает по переднему фронту на Т12:

- Ставим канал 2 на передний фронт TI2. Входной фильтр отключён (IC1F=0000). Предделителя нет. Биты CC2S=01 в регистре TIMx_CCMR1 выбирают захват входа. Бит CC2P=1 в регистре TIMx CCER определяет полярность и низкий уровень.
- Ставим таймер в режим запуска записью SMS=110 в регистр TIMx_SMCR. Выбираем вход с TI2 записью TS=110 в регистре TIMx SMCR.

Счётчик начинает считать внутренние такты по переднему фронту на TI2 и ставит флаг запуска (бит TIF в регистре TIMX_SR).

Задержка между фронтом TI2 и действительным сбросом появляется из-за схемы ресинхронизации на входе TI2.

Режим Запуска.



16.3.12.Синхронизация таймера TIM9/TIM12

Таймеры ТІМ связаны между собой для синхронизации или сцепления. См. Секцию 15.3.15.

NB: Такты ведомого таймера нужно включать до получения событий от ведущего и не должны меняться налету.

16.3.13. Режим отладки

В режиме отладки (ядро Cortex-M3 остановлено), счётчик TIMx либо работает, либо останавливается, в зависимости от бита DBG TIMx STOP в модуле DBG.

При стоящем счётчике (DBG_TIMx_STOP = 1 в регистре DBGMCU_APBx_FZ) выходы отключаются (как при сброшенном бите MOE). Выходы можно перевести в неактивное состояние (бит OSSI = 1), или возложить управление на контроллер GPIO (бит OSSI = 0) для перевода их в высокоимпедансное состояние (Hi-Z).

16.4. Регистры ТІМ9/12

32-бит регистры надо писать словами. Остальные регистры надо писать полусловами или словами. Читать можно байтами,полусловами или словами.

16.4.1. Регистр управления 1 TIM9/12 (TIMx_CR1)

Смещение адреса: 0x00 По сбросу: 0x0000

7 2 0 15 14 8 6 5 3 1 12 11 10 OPM URS UDIS CEN CKD[1:0] ARPE Reserved Reserved rw rw rw rw rw

– <u>Биты 15:10</u>
 Резерв, не трогать.

— <u>Биты 9:8</u> **СКD[1:0]:** Деление тактов.

Это отношение тактов таймера (CK_INT) и тактов задержки и выборки (t_{DTS}) в генераторах задержки и цифровых фильтрах (ETR, TIx),

00: tdts=tck int

01: $t_{DTS}=2*t_{CK_INT}$

10: t_{DTS}=4*t_{CK_INT}

11: Резерв

— Бит 7 **ARPE**: Разрешение буфера перезагрузки TIMx ARR

0: Нельзя

1: Нужно

— Бит 6:4 Резерв, не трогать.

— <u>Бит 3</u> **ОРМ**: Режим одного импульса

0: Счётчик не останавливается

1: Счётчик останавливается по следующему событию обновления (снимается бит CEN)

— Бит 2 **URS**: Источник запроса по событию UEV.

Изменяется программно.

- 0: Разрешённые запросы прерывания выдаются по:
 - Переполнение счётчика
 - Установка бита UG
- 1: Разрешённые запросы прерывания выдаются только по Переполнению счётчика.
- <u>Бит 1</u> **UDIS:** Выключение выдачи события обновления UEV.

Изменяется программно.

- 0: Событие UEV выдаётся по:
 - Переполнение счётчика
 - Установка бита UG
- 1: Событие UEV не выдаётся, скрытые регистры (ARR, PSC, CCRx) хранят значение. При стоящем бите UG счётчик и предделитель инициализируются.
- Бит 0
 СЕМ: Включение счётчика.
 - 0: Выключен
 - 1: Включён

NB: В режиме Одного импульса бит CEN снимается аппаратно по событию обновления.

16.4.2. Регистр управления режима ведомого TIM9/12 (TIMx_SMCR)

Смещение адреса: 0х08

По сбросу: 0х0000

15 3 12 10 6 5 1 0 TS[2:0] SMS[2:0] Reserved Res. rw rw rw rw rw rw

– <u>Биты 15:7</u>
 Резерв, не трогать.

— <u>Биты 6:4</u> **TS[2:0]**: Выбор запуска

000: Внутренний 0 (ITR0) 001: Внутренний 1 (ITR1)

010: Внутренний 2 (ITR2) 011: Внутренний 3 (ITR3)

100: Детектор фронта TI1 (TI1F_ED)

101: Фильтрованный вход 1 (TI1FP1)

110: Фильтрованный вход 2 (TI2FP2)

111: Резерв

NB: Менять их можно только если не используются (например, при SMS=000) во избежание неверного определения фронта.

– <u>Бит 3</u>
 Резерв, не трогать.

– <u>Биты 2:0</u>SMS[2:0]: Выбор режима ведомого

При внешнем сигнале активный фронт TRGI подключается к внешнему входу с выбранной полярностью.

000: Режим ведомого выключен - если CEN = '1', то предделитель работает напрямую от внутренних тактов.

001: Резерв.

010: Резерв.

011: Резерв.

100: Режим сброса - Передний фронт TRGI инициализирует счётчик и запускает обновление регистров.

101: Вентильный режим - Такты счётчика разрешены при высоком TRGI. При низком TRGI счётчик останавливается, но не сбрасывается. Старт и стоп счётчика управляемые.

110: Режим запуска - Счётчик стартует по переднему фронту TRGI (но не сбрасывает). Управляемый только старт.

111: Внешние такты 1 - Счёт передних фронтов TRGI.

NB: Вентильный режим нельзя использовать если входом запуска выбран TI1F_ED (TS='100'). В действительности, TI1F_ED выдаёт 1 импульс на каждую передачу TI1F, тогда как вентильный режим проверяет уровень сигнала запуска.

Такты ведомого таймера нужно включать до приёма событий от ведущего таймера и не должны изменяться налету.

Таблица 89. Подключение внутреннего запуска TIMx.

Ведомый TIM	ITR0 (TS = 000)	ITR1 (TS = 001)	ITR2 (TS = 010)	ITR3 (TS = 011)
TIM9	TIM2_TRGO	TIM3_TRGO	TIM10_OC	TIM11_OC
TIM12	TIM4_TRGO	TIM5_TRGO	TIM13_OC	TIM14_OC

16.4.3. Регистр разрешения прерываний TIM9/TIM12 (TIMx DIER)

Смещение адреса: 0х0С

По сбросу: 0х0000

1	5	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
				D	eserved					TIE		Res		CC2IE	CC1IE	UIE
				N	esei veu					rw		Nes		rw	rw	rw

Содержимое битов:

0: Нельзя 1: Можно

– <u>Биты 15:7</u>
 Резерв, не трогать.

— <u>Бит 6</u> **ТІЕ**: Запрос прерывания запуска

– <u>Биты 5:3</u>
 Резерв, не трогать.

– <u>Бит 2</u>
 – <u>Бит 1</u>
 СС2IE: Запрос прерывания захвата/сравнения 2
 – <u>Бит 1</u>
 СС1IE: Запрос прерывания захвата/сравнения 1

— <u>Бит 0</u> **UIE**: Запрос прерывания обновления

16.4.4. Регистр состояния TIM9/TIM12 (TIMx SR)

Биты ставятся аппаратно, стираются записью 0.

Перезахват это появление события при стоящем его флаге.

Смещение адреса: 0х10

По сбросу: 0х0000

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0	
		Reserved			CC2OF	CC10F	Pose	erved	TIF		Reserved		CC2IF	CC1IF	UIF	
	Г	reserveu			rc_w0	rc_w0	Rese	erveu	rc_w0		Reserved		rc_w0	rc_w0	rc_w0	Ì

Содержимое битов:

0: Не было 1: Было

– Биты 15:11
 Резерв, не трогать.

– <u>Бит 10</u>
 – <u>Бит 9</u>
 СС20F: Флаг перезахвата захвата/сравнения 2
 – <u>Бит 9</u>
 СС10F: Флаг перезахвата захвата/сравнения 1

– <u>Бит 8:7</u>
 Резерв, не трогать.

— <u>Бит 6</u> **ТІГ**: Флаг прерывания запуска

Ставится аппаратно по активному фронту на входе TRGI при работающем контроллере режима ведомого во всех режимах, кроме Вентильного, (тогда по обоим фронтам).

– <u>Биты 5:3</u>
 Резерв, не трогать.

— <u>Бит 2</u>
 — <u>Бит 1</u>
 СС2IF: Флаг прерывания захвата/сравнения 2
 — <u>Бит 1</u>
 СС1IF: Флаг прерывания захвата/сравнения 1

В режиме вывода СС1:

0: Не было

1: Счётчик TIMx_CNT сравнивается с TIMx_CCR1. При TIMx_CCR1 > TIMx_ARR, флаг CC1IF ставится по переполнению счётчика.

В режиме ввода СС1:

0: Не было

1: B TIMx_CCR1 лежит захваченное значение.

— <u>Бит 0</u> **UIF**: Флаг прерывания обновления

Удержание прерывания обновления ставится при:


- Переполнении счётчика и UDIS=0 в регистре TIMx_CR1.
- При программной инициализации CNT битом UG в регистре TIMx_EGR, если URS=0 и UDIS=0 в регистре TIMx_CR1.
- При инициализации CNT событием запуска (см. регистр TIMx_SMCR), если URS=0 и UDIS=0 в регистре TIMx_CR1.

16.4.5. Регистр генерации событий (TIMx_EGR)

Событие генерируется программной установкой бита, снимается он аппаратно.

Смещение адреса: 0х14

По сбросу: 0х0000



– <u>Биты 15:7</u>
 Резерв, не трогать.

— <u>Бит 6</u> **ТG**: Запуск.

1: Ставит флаг TIF в регистре TIMx_SR. Может возникнуть прерывание.

— <u>Биты 5:3</u> Резерв, не трогать.

– <u>Бит 2</u>
 – <u>Бит 1</u>
 СС2G: Захват/сравнение 2.
 – <u>Бит 1</u>
 СС1G: Захват/сравнение 1.

0: Ничего.

1: Выдаёт событие захвата/сравнения:

В режиме вывода СС1:

Ставит флаг CC1IF. Может возникнуть прерывание.

В режиме ввода СС1:

Текущее значение счётчика пишется в TIMx_CCR1. Ставит флаг CC1IF. Может возникнуть прерывание. При уже стоящем флаге CC1IF ставится и флаг CC1OF.

— <u>Бит 0</u> **UG**: Обновление.

1: Инициализирует счётчик и обновление регистров. Текущий счётчик предделителя чистится не влияя на само значение. В режиме по центру или при DIR=0 счётчик обнуляется, иначе перегружается из регистра TIMx_ARR (при DIR=1).

16.4.6. Регистр режима захвата/сравнения 1 TIM9/TIM12 (TIMx_CCMR1)

Смещение адреса: 0x18 По сбросу: 0x0000

Каналы могут работать на ввод (захват) и вывод (сравнение), что определяется битами CCxS. У остальных битов для ввода и вывода значение отличается. ОСхх обозначает функции вывода, ICxx функции ввода. При этом используются разные каскады.

15	14	13	12	. 11	10	9	8	. 7	6	5	4	. 3	2	1	0
OC2CE	(OC2M[2:0)]	OC2PE	OC2FE		S[1:0]	OC1CE	(OC1M[2:0]	OC1PE	OC1FE	CC1S	2[1:0]
	IC2F	[3:0]		IC2PS	C[1:0]	0020	5[1.0]		IC1F	[3:0]		IC1PS	C[1:0]	0010	5[1.0]
rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw

Сравнение выхода:

– <u>Бит 15</u>
 – <u>Биты 14:12</u>
 ОС2СЕ: Разрешение очистки сравнения 2.
 – <u>Биты 14:12</u>
 ОС2М[2:0]: Режим сравнения выхода 2.

— <u>Бит 11</u> **ОС2РЕ**: Разрешение предзагрузки сравнения 2.

– <u>Бит 10</u>
 – <u>Биты 9:8</u>
 ОС2FE: Быстрое разрешение сравнения 2.
 – <u>Биты 9:8</u>
 СС2S[1:0]: Выбор Захвата/Сравнения 2.

Определяет направление канала (ввод/вывод) и используемый вход.

00: Канал СС2 выходной

01: Канал СС2 входной, IC2 на TI2

10: Канал СС2 входной, IC2 на TI1

11: Канал СС2 входной, IC2 на TRC. Работает только если битом TS регистра TIMx_SMCR выбран внутренний запуск.

NB: Биты CC2S можно писать только при выключенном канале (CC2E = '0' в TIMx_CCER).

— <u>Бит 7</u> **ОС1СЕ**: Разрешение очистки сравнения выхода 1.

0: ETRF на OC1REF не влияет

1: Высокий уровень на ETRF стирает OC1REF

– Биты 6:4ОС1М[2:0]: Режим сравнения выхода 1.

Определяют поведение выходного опорного сигнала OC1REF, от которого происходят OC1 и OC1N. OC1REF активен высоким, а OC1 и OC1N зависят от битов CC1P и CC1NP.

000: Заморозка - сравнение TIMx_CCR1 и TIMx_CNT на выходы не влияет (режим используется для генерации временной базы).

001: При совпадении TIMx_CNT и TIMx_CCR1 сигнал OC1REF ставится активным (высоким).

010: При совпадении TIMx_CNT и TIMx_CCR1 сигнал ОС1REF ставится неактивным (низким).

011: Переключение - при TIMx_CNT=TIMx_CCR1 сигнал OC1REF перебрасывается.

100: Принудительный неактивный - OC1REF ставится низким.

101: Принудительный активный - OC1REF ставится высоким.

- 110: ШИМ 1 при прямом счёте канал активен пока TIMx_CNT<TIMx_CCR1. При обратном счёте канал неактивен (OC1REF='0') пока TIMx_CNT>TIMx_CCR1.
- 111: ШИМ 2 при прямом счёте канал неактивен пока TIMx_CNT<TIMx_CCR1. При обратном счёте канал активен пока TIMx_CNT>TIMx_CCR1.

NB: В ШИМ 1 и 2 уровень OCREF изменяется только когда изменяется результат сравнения или при переключении из "Заморозки" в "ШИМ".

- <u>Бит 3</u> **ОС1РЕ**: Разрешение регистра предзагрузки.
 - 0: Предзагрузка TIMx_CCR1 выключена. TIMx_CCR1 можно писать в любое время, новое значение начинает действовать незамедлительно.
 - 1: Предзагрузка TIMx_CCR1 включена. Доступ идёт к регистру предзагрузки. TIMx_CCR1 пишется в активный регистр по событию обновления.

NB: Режим ШИМ без установки регистра предзагрузки можно использовать только в режиме одного импульса (стоит бит OPM в регистре TIMx_CR1). Иначе поведение непредсказуемо.

— <u>Бит 2</u> **ОС1FE**: Разрешение быстрого сравнения.

Ускоряет действие события запуска по входу на выход СС.

- 0: СС1 работает как обычно (сравнение счётчика и ССR1) даже при включённом запуске. Минимальная задержка переключения выхода СС1 при фронте на входе составляет 5 тактов.
- 1: Активный фронт запуска по входу действует как сравнение на выходе СС1. Тогда ОС ставится в уровень сравнения независимо от его результата. Задержка между импульсом на входе и выходом СС1 сокращается до 3 тактов. ОСFE работает только в ШИМ 1 и ШИМ 2.
- <u>Биты 1:0</u> **СС1S**: Выбор Захвата/Сравнения 1.

Определяет направление канала (ввод/вывод) и используемый вход.

- 00: Канал СС1 выходной
- 01: Канал СС1 входной, IС1 на TI1
- 10: Канал СС1 входной, ІС1 на ТІ2
- 11: Канал СС1 входной, ІС1 на TRC. Работает только если битом TS регистра TIMx_SMCR выбран внутренний запуск.

NB: Биты CC1S можно писать только при выключенном канале (CC1E = '0' в TIMx_CCER).

Захват входа.

- Биты 15:12IC2F: Фильтр захвата входа 2.
- <u>Биты 11:10</u> **IC2PSC[1:0]** : Предделитель захвата входа 2.
- <u>Биты 9:8</u> **СС2S[1:0]**: Выбор Захвата/Сравнения 2.

Определяет направление канала (ввод/вывод) и используемый вход.

- 00: Канал СС2 выходной
- 01: Канал СС2 входной, IC2 на TI2
- 10: Канал СС2 входной, IC2 на TI1
- 11: Канал СС2 входной, IC2 на TRC. Работает только если битом TS регистра TIMx_SMCR выбран внутренний запуск.

NB: Биты CC2S можно писать только при выключенном канале (CC2E = '0' в TIMx_CCER).

— <u>Биты 7:4</u> **IC1F[3:0]**: Фильтр захвата входа 1.

Определяет частоту выборки и длину цифрового фильтра сигнала TI1. Цифровой фильтр это счётчик, выдающий сигнал на выход после N последовательных событий на входе:

- 0000: Без фильтра, выборка на частоте f_{DTS}
- 0001: f_{SAMPLING}=f_{CK_INT}, N=2
- 0010: fsampling=fck_int, N=4
- 0011: fsampling=fck int, N=8
- 0100: $f_{SAMPLING}=f_{DTS}/2$, N=6
- 0101: f_{SAMPLING}=f_{DTS}/2, N=8
- 0110: f_{SAMPLING}=f_{DTS}/4, N=6
- 0111: fsampling=fdts/4, N=8
- 1000: f_{SAMPLING}=f_{DTS}/8, N=6
- 1001: fsampling=fdts/8, N=8
- 1010: f_{SAMPLING}=f_{DTS}/16, N=5
- 1011: f_{SAMPLING}=f_{DTS}/16, N=6
- 1100: f_{SAMPLING}=f_{DTS}/16, N=8
- 1101: fsampling=fdts/32, N=5
- 1110: f_{SAMPLING}=f_{DTS}/32, N=6
- 1111: f_{SAMPLING}=f_{DTS}/32, N=8

— <u>Биты 3:2</u> **IC1PSC**: Предделитель захвата входа 1

Значение предделителя на входе CC1 (IC1).

По CC1E='0' (регистр TIMx_CCER) предделитель сбрасывается.

00: без предделителя, по каждому фронту на входе

01: каждые 2 события

10: каждые 4 события

11: каждые 8 события

– <u>Биты 1:0</u>
 СС1S: Выбор Захвата/Сравнения 1.

Определяет направление канала (ввод/вывод) и используемый вход.

00: Канал СС1 выходной

01: Канал СС1 входной, IC1 на TI1

10: Канал СС1 входной, IС1 на TI2

11: Канал СС1 входной, ІС1 на TRC. Работает только если битом TS регистра TIMx_SMCR выбран внутренний запуск.

NB: Биты CC1S можно писать только при выключенном канале (CC1E = '0' в TIMx_CCER).

16.4.7. Регистр разрешения захвата/сравнения (TIMx_CCER)

Смещение адреса: 0х20

По сбросу: 0х0000

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
			Pose	erved				CC2NP	Res.	CC2P	CC2E	CC1NP	Res.	CC1P	CC1E
			Rest	erveu				rw	Res.	rw	rw	rw	Res.	rw	rw

– <u>Биты 15:8</u>
 Резерв, не трогать.

— <u>Бит 7</u> **СС2NP**: Полярность инверсного выхода захвата/сравнения 2

– <u>Бит 6</u>
 Резерв, не трогать.

– <u>Бит 5</u>
 – <u>Бит 4</u>
 СС2Р: Полярность выхода захвата/сравнения 2
 СС2Е: Разрешение выхода захвата/сравнения 2

— <u>Бит 3</u> **СС1NP**: Полярность инверсного выхода захвата/сравнения 1

Выходной CC1: CC1NP должен быть чистым

Входной СС1: CC1NP вместе с СС1P определяют полярность TI1FP1/TI2FP1 (см. СС1P).

– Бит 2Резерв, не трогать.

— <u>Бит 1</u> **СС1Р**: Полярность выхода захвата/сравнения 1

1: Выдаёт событие захвата/сравнения:

В режиме вывода СС1:

0: ОС1 активен высоким.

1: ОС1 активен низким.

В режиме ввода СС1:

Выбирает для запуска или захвата прямой или инверсный ІС1.

Биты CC1NP/CC1P определяют полярность TI1FP1 TI2FP1 запуска операции.

00: прямой/передний фронт и уровень

01: обратный/задний фронт и уровень

10: резерв.

11: неинверсные оба фронта и уровень

– <u>Бит 0</u>
 СС1Е: Разрешение выхода захвата/сравнения 1

В режиме вывода СС1:

0: Выкл. - ОС1 не активен.

1: Вкл. - ОС1 выводится на соответствующую ножку.

В режиме ввода СС1:

0: Захват выключен.

1: Захват включен.

Таблица 90. Управляющие биты стандартных ОСх каналов

Бит ССхЕ	Состояние ОСх
0	Выключен (OCx=0, OCx_EN=0)
1	OCx=OCxREF + Полярность, OCx_EN=1

NB: Состояние внешних ножек I/O, подключённых к стандартным ОСх, зависит от состояния ОСх и регистров GPIO и AFIO.

16.4.8. Счётчик TIM9/12 (TIMx_CNT)

Смещение адреса: 0х24

По сбросу: 0х0000

CNT[15:0] rw r	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
								CNT	[15:0]							
	rw	rw	rw	rw	rw	rw	rw	rw	rw							

— <u>Биты 15:0</u> **CNT[15:0]**: Значение счётчика.

16.4.9. Предделитель TIM9/12 (TIMx_PSC)

Смещение адреса: 0х28

По сбросу: 0х0000

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
							PSC	[15:0]							
rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw

— Биты 15:0 **PSC[15:0]**: Значение предделителя

Частота счёта (СК_CNT) равна f_{СК_PSC} / (PSC[15:0] + 1).

Значение PSC пишется в рабочий регистр предделителя по каждому событию обновления (включая очистку счётчика битом UG регистра TIMx EGR или запуском в режиме Сброса).

16.4.10.Регистр предзагрузки TIM9/12 (TIMx_ARR)

Смещение адреса: 0х2С

По сбросу: 0xFFFF

15	5	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
								ARR	[15:0]							
rw	'	rw	rw	rw	rw	rw	rw	rw	rw	rw						

— Биты 15:0 **ARR[15:0]**: Значение перезагрузки.

Если значение нулевое, то счётчик блокируется.

16.4.11.Регистр 1 захвата/сравнения TIM9/12 (TIMx_CCR1)

Смещение адреса: 0х34

По сбросу: 0х0000

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
	CCR1[15:0]														
rw/ro	rw/ro	rw/ro	rw/ro	rw/ro	rw/ro	rw/ro	rw/ro	rw/ro	rw/ro	rw/ro	rw/ro	rw/ro	rw/ro	rw/ro	rw/ro

— Биты 15:0 **CCR1[15:0]**: Значение захвата/сравнения

В режиме вывода СС1:

Значение предзагрузки CCR1 надо писать в рабочий регистр захвата/сравнения. Если функция предзагрузки не включена (бит OC1PE в регистре TIMx_CCMR1), то он пишется постоянно, иначе только по событию обновления.

Результат сравнения рабочего регистра и TIMx_CNT подаётся на выход ОС1.

В режиме ввода СС1:

CCR1 содержит значение счётчика по последнему событию захвата 1 (IC1). Здесь TIMx_CCR1 только читается.

16.4.12.Регистр 2 захвата/сравнения TIM9/12 (TIMx_CCR2)

Смещение адреса: 0х38

По сбросу: 0х0000

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
							CCR2	[15:0]							
rw/ro	rw/ro	rw/ro	rw/ro	rw/ro	rw/ro	rw/ro	rw/ro	rw/ro	rw/ro	rw/ro	rw/ro	rw/ro	rw/ro	rw/ro	rw/ro

— Биты 15:0 **CCR2[15:0]**: Значение захвата/сравнения

В режиме вывода СС2:

Значение предзагрузки ССR2 надо писать в рабочий регистр захвата/сравнения. Если функция предзагрузки не включена (бит ОС2PE в регистре TIMx_CCMR2), то он пишется постоянно, иначе только по событию обновления.

Результат сравнения рабочего регистра и TIMx_CNT подаётся на выход ОС2.

В режиме ввода СС2:

CCR2 содержит значение счётчика по последнему событию захвата 2 (IC2). Здесь TIMx_CCR2 только читается.

16.4.13. Карта регистров ТІМ9/12

	TIMY CD4		CKD 🖫 🛮 🗷 🗵 🗷
0x00	TIMx_CR1	Reserved	CKD Hand Reserved CkD Reserved CkD C
	Reset value		0 0 0 0 0 0
0x08	TIMx_SMCR	Reserved	TS[2:0] SMS[2:0] O O O O O O
	Reset value		
0x0C	TIMx_DIER	Reserved	T E Reserved
	Reset value		0 0 0
0x10	TIMx_SR	Reserved	CC2OF CC10F CC2OF CC2O
	Reset value		
0x14	TIMx_EGR	Reserved	Reserved S S S S S S S S S
	Reset value		0 0 0
	TIMx_CCMR1 Output Compare mode	Reserved	OC2M H H CC2S D OC1M H H CC1 S [1:0] O O O O O O O O O
0x18	Reset value		
	TIMx_CCMR1 Input Capture mode	Reserved	IC2F[3:0]
	Reset value		
0x1C		Reserved	
0x20	TIMx_CCER Reset value	Reserved	CC2NP CC2NP CC2NP CC2NP CC2P CC2P CC2P CC1NP
0x24	TIMx_CNT	Reserved	CNT[15:0]
	Reset value		
0x28	TIMx_PSC	Reserved	PSC[15:0]
	Reset value		0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0
0x2C	TIMx_ARR	Reserved	ARR[15:0]
	Reset value		0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0
0x30		Reserved	
0x34	TIMx_CCR1	Reserved	CCR1[15:0]
	Reset value		0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0
0x38	TIMx_CCR2	Reserved	CCR2[15:0]
	Reset value		0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0
0x3C to 0x4C		Reserved	

16.5. Регистры ТІМ10/11/13/14

32-бит регистры надо писать словами. Остальные регистры надо писать полусловами или словами. Читать можно байтами,полусловами или словами.

16.5.1. Регистр управления 1 TIM10/11/13/14 (TIMx_CR1)

Смещение адреса: 0x00 По сбросу: 0x0000

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
		Rese	nuod			CKD	[1:0]	ARPE		Reserved		OPM	URS	UDIS	CEN
		Rese	erveu			rw	rw	rw		Reserveu		rw	rw	rw	rw

Биты 15:10
 Резерв, не трогать.

– <u>Биты 9:8</u>СКD[1:0]: Деление тактов.

Это отношение тактов таймера (CK_INT) и тактов задержки и выборки (t_{DTS}) в генераторах задержки и цифровых фильтрах (ETR, Tlx),

00: $t_{DTS} = t_{CK_INT}$ 01: $t_{DTS} = 2*t_{CK_INT}$ 10: $t_{DTS} = 4*t_{CK_INT}$ 11: Pe3epB

— <u>Бит 7</u> **ARPE**: Разрешение буфера перезагрузки TIMx_ARR

0: Нельзя1: Нужно

– <u>Бит 6:4</u>
 Резерв, не трогать.

0: Счётчик не останавливается

1: Счётчик останавливается по следующему событию обновления (снимается бит CEN)

– <u>Бит 2</u>
 URS: Источник запроса по событию UEV.

Изменяется программно.

0: Разрешённые запросы прерывания выдаются по:

- Переполнение счётчика

- Установка бита UG

1: Разрешённые запросы прерывания выдаются только по Переполнению счётчика.

— <u>Бит 1</u> **UDIS:** Выключение выдачи события обновления UEV.

Изменяется программно.

0: Событие UEV выдаётся по:

- Переполнение счётчика
- Установка бита UG
- 1: Событие UEV не выдаётся, скрытые регистры (ARR, PSC, CCRx) хранят значение. При стоящем бите UG счётчик и предделитель инициализируются.
- <u>Бит 0</u> **СЕМ:** Включение счётчика.

0: Выключен 1: Включён

NB: В режиме Одного импульса бит CEN снимается аппаратно по событию обновления.

16.5.2. Регистр разрешения прерываний TIM10/11/13/14 (TIMx_DIER)

Смещение адреса: 0х0С

По сбросу: 0х0000

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
						Rese	anvad							CC1IE	UIE

Содержимое битов:

0: Нельзя 1: Можно

– <u>Биты 15:2</u>Резерв, не трогать.

— <u>Бит 6</u> **ТІЕ**: Запрос прерывания запуска

— <u>Бит 1</u> **СС1ІЕ**: Запрос прерывания захвата/сравнения 1

— <u>Бит 0</u> **UIE**: Запрос прерывания обновления


16.5.3. Регистр состояния TIM10/11/13/14 (TIMx_SR)

Биты ставятся аппаратно, стираются записью 0.

Перезахват это появление события при стоящем его флаге.

Смещение адреса: 0х10

По сбросу: 0х0000



Содержимое битов:

0: Не было

1: Было

– <u>Биты 15:10</u>
 Резерв, не трогать.

— <u>Бит 9</u> **СС1ОF**: Флаг перезахвата захвата/сравнения 1

– Бит 8:3
 Резерв, не трогать.

– <u>Бит 2</u>
 – <u>Бит 1</u>
 СС2IF: Флаг прерывания захвата/сравнения 2
 – <u>Бит 1</u>
 СС1IF: Флаг прерывания захвата/сравнения 1

В режиме вывода СС1:

0: Не было

1: Счётчик TIMx_CNT сравнивается с TIMx_CCR1. При TIMx_CCR1 > TIMx_ARR, флаг CC1IF ставится по переполнению счётчика.

В режиме ввода СС1:

0: Не было

1: B TIMx_CCR1 лежит захваченное значение.

Бит 0
 UIF: Флаг прерывания обновления

Удержание прерывания обновления ставится при:


- Переполнении и UDIS=0 в регистре TIMx_CR1.
- При программной инициализации CNT битом UG в регистре TIMx_EGR, если URS=0 и UDIS=0 в регистре TIMx_CR1.

16.5.4. Регистр генерации событий TIM10/11/13/14 (TIMx_EGR)

Событие генерируется программной установкой бита, снимается он аппаратно.

Смещение адреса: 0х14

По сбросу: 0х0000



– <u>Биты 15:2</u>
 Резерв, не трогать.

– <u>Бит 1</u>СС1G: Захват/сравнение 1.

0: Ничего.

1: Выдаёт событие захвата/сравнения:

В режиме вывода СС1:

Ставит флаг CC1IF. Может возникнуть прерывание.

В режиме ввода СС1:

Текущее значение счётчика пишется в TIMx_CCR1. Ставит флаг CC1IF. Может возникнуть прерывание. При уже стоящем флаге CC1IF ставится и флаг CC1OF.

— <u>Бит 0</u> **UG**: Обновление.

1: Инициализирует счётчик и обновление регистров. Текущий счётчик предделителя чистится не влияя на само значение.

16.5.5. Регистр режима захвата/сравнения TIM10/11/13/14 (TIMx_CCMR1)

Смещение адреса: 0x18 По сбросу: 0x0000

Каналы могут работать на ввод (захват) и вывод (сравнение), что определяется битами CCxS. У остальных битов для ввода и вывода значение отличается. ОСхх обозначает функции вывода, ІСхх функции ввода. При этом используются разные каскады.

_	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
ſ					Reserved	I				(OC1M[2:0]	OC1PE	OC1FE	CC19	3[1:0]
				Pos	erved					IC1F	[3:0]		IC1PS	C[1:0]	COTO	3[1.0]
L				11030	Siveu				rw	rw	rw	rw	rw	rw	rw	rw

Сравнение выхода:

- Бит 15:7 Резерв, не трогать.
- Биты 6:4 ОС1М[2:0]: Режим сравнения выхода 1.

Определяют поведение выходного опорного сигнала OC1REF, от которого происходят ОС1 и OC1N. OC1REF активен высоким, а OC1 и OC1N зависят от битов CC1P и CC1NP.

- 000: Заморозка сравнение TIMx_CCR1 и TIMx_CNT на выходы не влияет (режим используется для генерации временной базы).
- 001: При совпадении TIMx_CNT и TIMx_CCR1 сигнал OC1REF ставится активным (высоким).
- 010: При совпадении TIMx_CNT и TIMx_CCR1 сигнал ОС1REF ставится неактивным (низким).
- 011: Переключение при TIMx CNT=TIMx CCR1 сигнал OC1REF перебрасывается.
- 100: Принудительный неактивный OC1REF ставится низким.
- 101: Принудительный активный OC1REF ставится высоким.
- 110: ШИМ 1 при прямом счёте канал активен пока TIMx_CNT<TIMx_CCR1. При обратном счёте канал неактивен (OC1REF='0') пока TIMx_CNT>TIMx_CCR1.
- 111: ШИМ 2 при прямом счёте канал неактивен пока TIMx_CNT<TIMx_CCR1. При обратном счёте канал активен пока TIMx_CNT>TIMx_CCR1.

NB: В ШИМ 1 и 2 уровень OCREF изменяется только когда изменяется результат сравнения или при переключении из "Заморозки" в "ШИМ".

- Бит 3 ОС1РЕ: Разрешение регистра предзагрузки.
 - 0: Предзагрузка TIMx_CCR1 выключена. TIMx_CCR1 можно писать в любое время, новое значение начинает действовать незамедлительно.
 - 1: Предзагрузка TIMx CCR1 включена. Доступ идёт к регистру предзагрузки. TIMx CCR1 пишется в активный регистр по событию обновления.
 - **NB**: Режим ШИМ без установки регистра предзагрузки можно использовать только в режиме одного импульса (стоит бит OPM в регистре TIMx CR1). Иначе поведение непредсказуемо.
- **OC1FE**: Разрешение быстрого сравнения. — <u>Бит 2</u>

Ускоряет действие события запуска по входу на выход СС.

- 0: СС1 работает как обычно (сравнение счётчика и ССR1) даже при включённом запуске. Минимальная задержка переключения выхода СС1 при фронте на входе составляет 5 тактов.
- 1: Активный фронт запуска по входу действует как сравнение на выходе СС1. Тогда ОС ставится в уровень сравнения независимо от его результата. Задержка между импульсом на входе и выходом СС1 сокращается до 3 тактов. ОСFE работает только в ШИМ 1 и ШИМ 2.
- **СС15**: Выбор Захвата/Сравнения 1. — <u>Биты 1:0</u>

Определяет направление канала (ввод/вывод) и используемый вход.

- 00: Канал СС1 выходной
- 01: Канал СС1 входной, IС1 на ТІ1
- 10: Канал СС1 входной, IC1 на TI2
- 11: Канал СС1 входной, ІС1 на TRC. Работает только если битом TS регистра TIMx_SMCR выбран внутренний запуск.
- **NB**: Биты CC1S можно писать только при выключенном канале (CC1E = '0' в TIMx_CCER).

Захват входа.

- Биты 15:8 Резерв, не трогать.
- Биты 7:4 IC1F[3:0]: Фильтр захвата входа 1.

Определяет частоту выборки и длину цифрового фильтра сигнала TI1. Цифровой фильтр это счётчик, выдающий сигнал на выход после N последовательных событий на входе:

0000: Без фильтра, выборка на частоте fots

0001: f_{SAMPLING}=f_{CK_INT}, N=2

0010: fsampling=fck_int, N=4

0011: fsampling=fck_int, N=8
0100: fsampling=fdts/2, N=6
0101: fsampling=fdts/2, N=8
0110: fsampling=fdts/4, N=6
0111: fsampling=fdts/4, N=8
1000: fsampling=fdts/8, N=6
1001: fsampling=fdts/8, N=8
1010: fsampling=fdts/16, N=5
1011: fsampling=fdts/16, N=6
1100: fsampling=fdts/16, N=8
1101: fsampling=fdts/16, N=8
1101: fsampling=fdts/32, N=5

1110: f_{SAMPLING}=f_{DTS}/32, N=6 1111: f_{SAMPLING}=f_{DTS}/32, N=8

— <u>Биты 3:2</u> **IC1PSC**: Предделитель захвата входа 1

Значение предделителя на входе СС1 (IC1).

По CC1E='0' (регистр TIMx_CCER) предделитель сбрасывается.

00: без предделителя, по каждому фронту на входе

01: каждые 2 события 10: каждые 4 события

11: каждые 8 событий — <u>Биты 1:0</u> **СС1S**: Выбор Захвата/Сравнения 1.

Определяет направление канала (ввод/вывод) и используемый вход.

00: Канал СС1 выходной

01: Канал СС1 входной, IС1 на TI1

10: Канал СС1 входной, ІС1 на ТІ2

11: Канал СС1 входной, IC1 на TRC. Работает только если битом TS регистра TIMx_SMCR выбран внутренний запуск.

NB: Биты CC1S можно писать только при выключенном канале (CC1E = '0' в TIMx_CCER).

16.5.6. Разрешение захвата/сравнения TIM10/11/13/14 (TIMx_CCER)

Смещение адреса: 0x20 По сбросу: 0x0000

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0	
					Poor	ruod						CC1NP	Res.	CC1P	CC1E	
					Rese	erveu						rw	Res.	rw	rw	

– <u>Биты 15:4</u>
 Резерв, не трогать.

— <u>Бит 3</u> **СС1NP**: Полярность инверсного выхода захвата/сравнения 1

Выходной CC1: CC1NP должен быть чистым

Входной СС1: CC1NP вместе с СС1Р определяют TI1FP1/TI2FP1 полярность (см. СС1Р).

- <u>Бит 2</u> Резерв, не трогать.

— <u>Бит 1</u> **СС1Р**: Полярность выхода захвата/сравнения 1

1: Выдаёт событие захвата/сравнения:

В режиме вывода СС1:

0: ОС1 активен высоким.

1: ОС1 активен низким.

В режиме ввода СС1:

Выбирает для запуска или захвата прямой или инверсный ІС1.

Биты CC1NP/CC1P определяют полярность TI1FP1 TI2FP1 запуска операции.

00: прямой/передний фронт и уровень

01: обратный/задний фронт и уровень

10: резерв.

11: неинверсные оба фронта и уровень

— <u>Бит 0</u> **СС1Е**: Разрешение выхода захвата/сравнения 1

В режиме вывода СС1:

0: Выкл. - ОС1 не активен.

1: Вкл. - ОС1 выводится на соответствующую ножку.

В режиме ввода СС1:

0: Захват выключен.

1: Захват включен.

Таблица 90. Управляющие биты стандартных ОСх каналов

Бит ССхЕ	Состояние ОСх
0	Выключен (OCx=0, OCx_EN=0)
1	OCx=OCxREF + Полярность, OCx_EN=1

NB: Состояние внешних ножек I/O, подключённых к стандартным ОСх, зависит от состояния ОСх и регистров GPIO и AFIO.

16.5.7. Счётчик TIM10/11/13/14 (TIMx_CNT)

Смещение адреса: 0х24

По сбросу: 0х0000

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
							CNT	[15:0]							
rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw

– <u>Биты 15:0</u>CNT[15:0]: Значение счётчика.

16.5.8. Предделитель TIM10/11/13/14 (TIMx_PSC)

Смещение адреса: 0x28 По сбросу: 0x0000

	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Ī								PSC	[15:0]							
Ī	rw	rw	rw	rw	rw	rw	rw	rw	rw							

— Биты 15:0 **PSC[15:0]**: Значение предделителя

Частота счёта (СК_CNT) равна fcк PSC / (PSC[15:0] + 1).

Значение PSC пишется в рабочий регистр предделителя по каждому событию обновления (включая очистку счётчика битом UG регистра TIMx_EGR или запуском в режиме Сброса).

16.5.9. Регистр предзагрузки TIM10/11/13/14 (TIMx_ARR)

Смещение адреса: 0х2С

По сбросу: 0xFFFF

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
	ARR[15:0]														
rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw

— Биты 15:0 **ARR[15:0]**: Значение перезагрузки.

Если значение нулевое, то счётчик блокируется.

16.5.10.Регистр 1 захвата/сравнения TIM10/11/13/14 (TIMx_CCR1)

Смещение адреса: 0х34

По сбросу: 0х0000

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
							CCR1	[15:0]							
rw/ro	rw/ro	rw/ro	rw/ro	rw/ro	rw/ro	rw/ro	rw/ro	rw/ro	rw/ro	rw/ro	rw/ro	rw/ro	rw/ro	rw/ro	rw/ro

— Биты 15:0 **ССR1[15:0]**: Значение захвата/сравнения

В режиме вывода СС1:

Значение предзагрузки ССR1 надо писать в рабочий регистр захвата/сравнения. Если функция предзагрузки не включена (бит ОС1РЕ в регистре TIMx_CCMR1), то он пишется постоянно, иначе только по событию обновления.

Результат сравнения рабочего регистра и TIMx_CNT подаётся на выход ОС1.

В режиме ввода СС1:

CCR1 содержит значение счётчика по последнему событию захвата 1 (IC1). Здесь TIMx_CCR1 только читается.

16.5.11.Карта регистров ТІМ10/11/13/14

0x00	TIMx_CR1 Reset value	Reserved	[CKD H [1:0] W	Reserve d	o OPM o URS		O CEN
0x08	TIMx_SMCR Reset value	Re	eserved	0 0 0			0	
0x0C	TIMx_DIER	Reserv	ved				0	OIE
0x10	TIMx_SR Reset value	Reserved	100 100 100		Reserved		CC1IF	OIF O
0x14	TIMx_EGR Reset value	Reserv		0			CC1G	0
0x18	TIMx_CCMR1 Output compare mode Reset value	Reserved			OC1M [2:0] 0 0 0	o 0C1PE		0
	TIMx_CCMR1 Input capture mode Reset value	Reserved		0	C1F[3:0]	IC1 PSC [1:0]	CC1 [1:0	
0x1C		Reserved			<u> </u>	<u> </u>	<u> </u>	
0x20	TIMx_CCER Reset value	Reserved				CC1NP Reserved		o CC1E
0x24	TIMx_CNT Reset value	Reserved	0 0 0 0 0 0 0	CNT[15:	0]	0 0		0
0x28	TIMx_PSC Reset value	Reserved	0 0 0 0 0 0 0	PSC[15:	0 0 0	0 0	0	0
0x2C	TIMx_ARR Reset value	Reserved	0 0 0 0 0 0 0	ARR[15:	0 0 0	0 0	0	0
0x30		Reserved						
0x34	TIMx_CCR1 Reset value	Reserved	0 0 0 0 0 0 0	CCR1[15		0 0	0	0
0x38 to 0x4C		Reserved				,		

17. Базовые таймеры (TIM6 и TIM7)

17.1. Введение в TIM6 и TIM7

Это 16-бит само-перегружаемые таймеры с программируемым предделителем.

Они могут использоваться для создания временной базы и управления ЦАП через подключённые входы запуска.


Таймеры полностью независимы и не имеют общих ресурсов.

17.2. Основные свойства TIM6 и TIM7

Это:

- 16-бит прямой счётчик с перезагрузкой.
- 16-бит программируемый предделитель (можно "налету") тактов на число от 1 до 65536.
- Схема синхронизации запуска ЦАП.
- Генерация Прерываний/DMA по переполнению счётчика.

Блок-схема базового таймера.



17.3. Функциональное описание таймеров TIM6 и TIM7

17.3.1. Узел счёта

Это 16-бит счётчик с регистром перезагрузки. Тактирование может поступать через предделитель. Счётчик, регистр перезагрузки и предделитель доступны программно для чтения и записи даже во

время счёта.

Включает:

- Регистр счётчика (TIMX CNT)
- Регистр предделителя (TIMx_PSC)
- Регистр перезагрузки (TIMx ARR)

Регистр перезагрузки предзагружаемый (есть видимый и скрытый регистры). Содержимое видимого регистра пишется в скрытый постоянно или по каждому событию обновления (UEV), в зависимости от бита разрешения (ARPE) в регистре TIMx_CR1. Оно посылается программно или при переполнении/исчерпании счётчика при снятом бите UDIS в регистре TIMx CR1.


Счётчик тактируется выходом предделителя СК_CNT. Разрешается битом CEN в регистре TIMx CR1.

Счёт начинается через 1 такт после установки бита CEN в регистре TIMx CR1.


Описание предделителя

Это 16-бит счётчик делителя входной частоты (от 1 до 65536) с видимым регистром **TIMx_PSC**. Его можно менять налету. Новое значение счётчика пишется по следующему событию обновления.

Временная диаграмма с изменением предделителя с 1 на 2.



Временная диаграмма с изменением предделителя с 1 на 4.



17.3.2. Режим счёта

Счёт идёт от 0 до значения перезагрузки (регистр **TIMx_ARR**), сбрасывается в 0 и выдаёт событие переполнения счётчика.

Событие обновления UEV выдаётся при каждом переполнении счётчика или установкой бита UG в регистре TIMX EGR (программно или контроллером режима ведомого).


Событие UEV выключается установкой бита UDIS в регистре TIMx_CR1. Этим предупреждается запись скрытого регистра во время изменения регистра предзагрузки. Также событие UEV не появляется при сброшенном бите UDIS 0. Однако, счётчик продолжает считать с 0, равно как и предделитель (не изменив своего значения). Кроме того, если стоит бит URS в регистре TIMx_CR1, то установка бита UG выдаёт событие UEV без установки флага UIF (без прерывания и запроса DMA). Этим предупреждается одновременная выдача прерываний обновления и захвата при очистке счётчика по событию захвата.

По событию обновления обновляются все регистры и ставится флаг обновления (бит UIF в регистре TIMX SR). Это зависит от бита URS:


- В скрытый регистр перезагрузки пишется содержимое TIMX ARR,
- Буфер предделителя перегружается из регистра TIMx PSC.

Примеры ниже используют TIMx ARR=0x36.


Временная диаграмма с делителем 1.




Временная диаграмма с делителем 2.




Временная диаграмма с делителем 4.




Временная диаграмма с делителем N.



Временная диаграмма события при ARPE=0 (TIMx_ARR не предзагружен).



Временная диаграмма события при ARPE=1 (TIMx_ARR предзагружен).




17.3.3. Выбор тактов

Счётчик может тактироваться внутреннего источника (СК INT)

Всем управляют только биты CEN, DIR (в регистре TIMx_CR1) и UG (в регистре TIMx_EGR). Они изменяются только программно (кроме UG, снимающегося аппаратно). Сразу после установки бита CEN предделитель начинает получать внутренние такты CK INT.

Режим без предделителя.



17.3.4. Режим отладки

В режиме отладки (ядро Cortex-M3 остановлено), счётчик TIMx либо работает, либо останавливается, в зависимости от бита DBG TIMx STOP в модуле DBG.

17.4. Регистры TIM6 и TIM7

32-бит регистры надо писать словами. Остальные регистры надо писать полусловами или словами. Читать можно байтами, полусловами или словами.

17.4.1. Регистр управления 1 TIM6 и TIM7 (TIMx_CR1)

Смещение адреса: 0х00

По сбросу: 0х0000

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
			Rese	erved				ARPE		Reserved		OPM	URS	UDIS	CEN
			11030	rvcu				rw		reserved		rw	rw	rw	rw

– <u>Биты 15:8</u>
 Резерв, не трогать.

— <u>Бит 7</u> **ARPE**: Разрешение буфера перезагрузки TIMx_ARR

0: Нельзя

1: Нужно

– <u>Бит 6:4</u>
 Резерв, не трогать.

— <u>Бит 3</u> **ОРМ**: Режим одного импульса

0: Счётчик не останавливается

1: Счётчик останавливается по следующему событию обновления (снимается бит СЕN)

– <u>Бит 2</u>
 URS: Источник запроса по событию UEV.

Изменяется программно.

- 0: Разрешённые запросы прерывания/DMA выдаются по:
 - Переполнение счётчика
 - Установка бита UG
 - Обновление от контроллера режима ведомого
- 1: Разрешённые запросы прерывания/DMA выдаются только по Переполнению счётчика.
- <u>Бит 1</u> **UDIS**: Выключение выдачи события обновления UEV.

Изменяется программно.

- 0: Событие UEV выдаётся по:
 - Переполнение счётчика
 - Установка бита UG
 - Обновление от контроллера режима ведомого

Регистры перегружаются значениями из регистров предзагрузки.

1: Событие UEV не выдаётся, скрытые регистры (ARR, PSC, CCRx) хранят значение. При стоящем бите UG или сигнале от контроллера режима ведомого счётчик и предделитель инициализируются.

Бит 0
 СЕМ: Включение счётчика.

0: Выключен 1: Включён

NB: Вентильный режим работает только при программно установленном бите CEN, режим запуска может ставить бит CEN аппаратно. В режиме Одного импульса бит CEN снимается аппаратно по событию обновления.

17.4.2. Регистр управления 2 (TIMx_CR2)

Смещение адреса: 0х04

По сбросу: 0х0000

15 11 10 7 6 5 4 3 2 1 0 14 8 MMS[2:0] Reserved Reserved rw rw

– <u>Биты 15:7</u>
 Резерв, не трогать.

— <u>Биты 6:4</u> **MMS[2:0]:** Режим ведущего

Выбор информации для синхронизации ведомых таймеров (TRGO):

- 000: **Сброс** Бит UG в регистре TIMx_EGR. Если на входе запуска идёт сигнал сброса (контроллер режима ведомого в сбросе), то сигнал на TRGO задерживается относительно реального сброса.
- 001: **Разрешение** Сигнал разрешения счётчика (CNT_EN). Это полезно для одновременного запуска нескольких таймеров или управления окном ведомого таймера. Сигнал разрешения это объединение по OR бита CEN с входом запуска вентильного режима.

При подаче CNT_EN по входу запуска сигнал TRGO задерживается, кроме режима ведущий/ ведомый (см. бит MSM в регистре TIMx_SMCR).

010: **Обновление** - На выход запуска (TRGO) направлено событие обновления. Например, ведущий таймер может быть предделителем ведомого.

NB: Тактирование ведомого таймера и ADC нужно включать до получения событий от ведущего таймера и не должно меняться налету.

– <u>Биты 3:0</u>Резерв, не трогать.

17.4.3. Регистр разрешения прерываний TIM6 - TIM7 (TIMx_DIER)

Смещение адреса: 0х0С

По сбросу: 0х0000

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0	
			Reserved	1			UDE				Reserved	1			UIE	
			110001100	•			rw				110001100				rw	

Содержимое битов:

0: Нельзя

1: Можно

– <u>Биты 15:9</u>Резерв, не трогать.

— <u>Бит 8</u> **UDE**: Запрос обновления DMA

– <u>Биты 7:1</u>
 Резерв, не трогать.

— <u>Бит 0</u> **UIE**: Запрос прерывания обновления

17.4.4. Регистр состояния TIM6 - TIM7 (TIMx_SR)

Биты ставятся аппаратно, стираются записью 0.

Перезахват это появление события при стоящем его флаге.

Смещение адреса: 0х10

По сбросу: 0х0000

15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0

Reserved

Содержимое битов:

0: Не было

1: Было

Бит 0
 UIF: Флаг прерывания обновления

Удержание прерывания обновления ставится при:


- Переполнении счётчика и UDIS=0 в регистре TIMx_CR1.
- При программной инициализации CNT битом UG в регистре TIMx_EGR, если URS=0 и UDIS=0 в регистре TIMx_CR1.

17.4.5. Регистр генерации событий TIM6 - TIM7 (TIMx_EGR)

Событие генерируется программной установкой бита, снимается он аппаратно.

Смещение адреса: 0х14

По сбросу: 0х0000



– <u>Биты 15:1</u>
 Резерв, не трогать.

— <u>Бит 0</u> **UG**: Обновление.

1: Инициализирует счётчик и обновление регистров. Текущий счётчик предделителя чистится не влияя на само значение.

17.4.6. Счётчик TIM6 - TIM7 (TIMx_CNT)

Смещение адреса: 0х24

По сбросу: 0х0000

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
							CNT	[15:0]							
rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw

— <u>Биты 15:0</u> **CNT[15:0]**: Значение счётчика.

17.4.7. Предделитель TIM6 - TIM7 (TIMx_PSC)

Смещение адреса: 0х28

По сбросу: 0х0000

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
							PSC	[15:0]							
rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw

— Биты 15:0 **PSC[15:0]**: Значение предделителя


Частота счёта (СК_CNT) равна f_{СК_PSC} / (PSC[15:0] + 1).

Значение PSC пишется в рабочий регистр предделителя по каждому событию обновления (включая очистку счётчика битом UG регистра TIMx_EGR или запуском в режиме Сброса).

17.4.8. Регистр предзагрузки TIM6 - TIM7 (TIMx_ARR)

Смещение адреса: 0х2С

По сбросу: 0xFFFF



– Биты 15:0 ARR[15:0]: Значение перезагрузки.

Если значение нулевое, то счётчик блокируется.

17.4.9. Карта регистров TIM6 - TIM7

Offset	Register	31 30 29 29 27 27 27 27 27 27 27 27 27 28 29 20 20 21 20 20 20 20 20 20 20 20 20 20 20 20 20	17 17 17 17 17 17 17 17 17 17 17 17 17 1
0x00	TIMx_CR1	Reserved	O ARPE O O O O O O O O O
	Reset value		0 & 0 0 0
0x04	TIMx_CR2	Reserved	MMS[2:0]
	Reset value		0 0 0 2
80x0		Reser	ved
0x0C	TIMx_DIER	Reserved	O UDE
	Reset value		0 & 0
0x10	TIMx_SR		Reserved
	Reset value		0
0x14	TIMx_EGR		Reserved 0
	Reset value		0
0x18		Reser	ved
0x1C		Reser	ved
0x20		Reser	ved
0x24	TIMx_CNT	Reserved	CNT[15:0]
	Reset value		0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0
0x28	TIMx_PSC	Reserved	PSC[15:0]
	Reset value		0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0
0x2C	TIMx_ARR	Reserved	ARR[15:0]
	Reset value		1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1

18. Таймер реального времени (RTC)

18.1. Введение в RTC

Это независимый таймер, состоящий из набора постоянно работающих счётчиков, пригодных для обеспечения функций даты/времени системы.

Ядро и конфигурация RTC (регистр RCC_BDCR) лежат в Резервном домене и сохраняются после сброса и выхода из режима Standby.

После сброса Резервные регистры и RTC отключены и защищены от записи. Разрешают доступ к регистрам и RTC так:

- включаем питание и тактирование BKP установкой битов PWREN и BKPEN в RCC APB1ENR
- разрешаем доступ к регистрам и RTC битом DBP в регистре PWR CR.

18.2. Основные свойства RTC

- Программируемый делитель вплоть до 2²⁰
- Бит-программируемый счётчик для длительных измерений
- Раздельные такты: PCLK1 для интерфейса APB1 и для clock (не менее чем в 4 раза медленнее тактов PCLK1)

- Источником тактов RTC могут быть:
 - Такты HSE / 128
 - Такты генератора LSE
 - Такты генератора LSI
- Два раздельных типа сброса:
 - Интерфейс APB1 сбрасывается системным сбросом
 - Ядро RTC (Предделитель, Будильник, Счётчик и Делитель) сбрасывается только сбросом BKP.
- Три выделенных маскируемых линии прерываний:
 - Программно управляемый Будильник.
 - Секундное, с программируемым интервалом (до 1 секунды).
 - Переполнение, переход счётчика через 0.

18.3. Функциональное описание RTC


18.3.1. Обзор

RTC состоит из двух основных блоков: интерфейса с шиной APB1 и ядра RTC.

Интерфейс APB1 содержит набор 16-бит регистров, доступных через шину APB1. Тактируется он от шины APB1.

Ядро RTC состоит из двух основных блоков. Первый бок это предделитель, создающий временную базу RTC (TR_CLK), программируемый на период до 1 секунды. Включает программируемый 20-бит делитель (предделитель RTC). Каждый период TR_CLK RTC выдаёт Секундное прерывание, если оно разрешено в регистре RTC_CR. Второй блок это 32-бит программируемый счётчик, инициализируемый на системное время. Оно инкрементируется со скоростью TR_CLK и сравнивается с программируемой датой (в регистре RTC_ALR) для выдачи прерывания Будильника, если разрешено в регистре RTC_CR.

Упрощённая блок-схема RTC.



18.3.2. Сброс регистров RTC

Все системные регистры асинхронно сбрасываются сбросами Системы и Питания, кроме RTC PRL, RTC ALR, RTC CNT и RTC DIV. Они сбрасываются сбросом Резервного домена.

18.3.3. Чтение регистров RTC

Ядро RTC полностью независимо от интерфейса APB1.

Программно предделитель, счётчик и будильник RTC доступны по шине APB1, но соответствующие регистры внутренне обновляются каждым передним фронтом тактов RTC, ресинхронизированных с тактами RTC APB1. Это правдиво и для флагов RTC.

То есть первое чтение регистров RTC APB1 сразу по включению интерфейса APB1 после сброса до внутреннего обновления. Возможные причины:

- Сброс системы или питания
- Выход MCU из режима Standby
- Выход MCU из режима Stop

В любом случае ядро RTC продолжает работать при выключенном интерфейсе APB1 (сброс, не тактируемый или без питания).

Следовательно для чтения регистров RTC после выключения интерфейса RTC APB1 надо сначала дождаться бита синхронизации RSF в регистре RTC_CRL register to be set by hardware.

Режимы пониженного питания WFI и WFE на интерфейс RTC APB1 не влияют.

18.3.4. Конфигурация регистров RTC

Для записи в регистры RTC_PRL, RTC_ALR, RTC_CNT периферию надо перевести в режим Конфигурации установкой бита CNF в регистре RTC_CRL.

Кроме того, любая запись в регистр RTC возможна только после завершения предыдущей записи. Писать можно только при стоящем бите RTOFF в регистре RTC_CR.

Процедура:

- 1. Опрашивать **RTOFF** до появления '1'
- 2. Установить бит СПБ
- 3. Записать нужные регистры RTC
- 4. Очистить бит CNF
- 5. Опрашивать RTOFF до появления '1'.

Операция записи выполняется только при снятом бите CNF; это занимает не меньше 3 циклов RTCCLK.

18.3.5. Установка флагов RTC

Флаг Секунд RTC (SECF) ставится по каждому такту ядра RTC перед обновлением счётчика RTC.


Флаг Переполнения RTC (OWF) ставится по последнему такту ядра RTC перед обнулением счётчика.

RTC_Alarm и флаг Будильника RTC (ALRF) ставится по последнему такту ядра RTC перед достижением счётчиком значения регистра плюс 1 (RTC ALR + 1).


Запись в флаги Будильника и Секунд нужно синхронизировать так:

- Использовать прерывание Будильника и обновлять регистры будильника и счётчика RTC внутри обработчика.
- Ждать установки бита SECF и тогда обновлять эти регистры.

Сигналы Будильника и Секунд с PR=0003, ALARM=00004.



Сигнал Переполнения с PR=0003.



18.4. Регистры RTC

Регистры доступны полусловами или словами.

18.4.1. Старший регистр управления RTC (RTC_CRH)

Смещение адреса: 0x00 По сбросу: 0x0000

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
						Docorvos	ı						OWIE	ALRIE	SECIE
						Heserved									

– <u>Биты 15:3</u>
 Резерв, не трогать.

— <u>Бит 2</u> **ОWIE**: Разрешение прерывания Переполнения

0: Нельзя

1: Можно

– <u>Бит 1</u>
 ALRE: Разрешение прерывания Будильника

0: Нельзя

1: Можно

<u>Бит 0</u>
 SECIE: Разрешение прерывания Секунд

0: Нельзя

1: Можно

После сброса все прерывания маскированы и можно спокойно писать регистры RTC. Писать биты нужно соблюдая предписанные процедуры конфигурации и установки флагов.

18.4.2. Младший регистр управления RTC (RTC_CRH)

Смещение адреса: 0x04 По сбросу: 0x0020

15	14	13	12	1.1	10	9	8	/	О	5	4	3	2	ı	U
				Pose	erved					RTOFF	CNF	RSF	OWF	ALRF	SECF
				nese	erveu					r	rw	rc_w0	rc_w0	rc_w0	rc_w0

– <u>Биты 15:6</u>Резерв, всегда 0.

Бит 5
 RTOFF: Флаг завершения записи RTC

0: Запись не завершена

1: Запись завершена

– <u>Бит 4</u>
 СNF: Флаг конфигурации

Программно разрешает запись в регистры RTC_CNT, RTC_ALR и RTC_PRL. Реально запись выполняется при снятии бита.

- 0: Выход из конфигурации (старт обновления регистров RTC).
- 1: Вход в конфигурацию.
- <u>Бит 3</u> **RSF**: Флаг синхронизации регистров

Ставятся аппаратно при каждом обновлении регистров RTC_CNT и RTC_DIV. После сброса или остановки тактирования APB1 этот бит нужно программно снимать перед первым чтением, чтобы дождаться синхронизации записи регистров RTC_CNT, RTC_ALR и RTC_PRL.

- 0: Ещё не синхронизированы
- 1: Синхронизированы
- <u>Бит 2</u> **ОWF**: Флаг переполнения

Ставится аппаратно при переполнении 32-бит счётчика. При OWIE=1 в регистре RTC_CRH вызывается прерывание. Снимается только программно. Запись '1' бессмысленна.

- 0: Не было
- 1: Было
- <u>Бит 1</u> **ALRF**: Флаг Будильника

Ставится аппаратно при достижении 32-бит счётчиком порога в регистре RTC_ALR. При ALRIE=1 в регистре RTC_CRH вызывается прерывание. Снимается только программно. Запись '1' бессмысленна.

- 0: Не сработал
- 1: Сработал
- Бит 0 SECIF: Флаг Секунд

Ставится аппаратно при переполнении 32-бит предделителя, инкрементируя счётчик RTC. Это периодический сигнал (обычно 1 секунда). An interrupt is generated При SECIE=1 в регистре RTC_CRH вызывается прерывание. Снимается только программно. Запись '1' бессмысленна.

- 0: Секунды не было
- 1: Секунда была

Писать биты нужно соблюдая предписанные процедуры конфигурации и установки флагов.

NB: Все флаги удерживаются вплоть до программного сброса соответствующего запроса RTC_CR обработчиком прерывания.

После сброса все прерывания отключены и можно спокойно писать регистры RTC. Писать биты нужно соблюдая предписанные процедуры конфигурации и установки флагов.

При отключённом тактировании APB1 биты OWF, ALRF, SECF и RSF не обновляются.

Биты OWF, ALRF, SECF и RSF ставятся аппаратно и снимаются программно.

При ALRF = 1 и ALRIE = 1, разрешается глобальное прерывание RTC. Если в контроллере EXTI разрешена и EXTI Line 17, то разрешаются и глобальное прерывание RTC и прерывание Будильника.

При ALRF = 1 и если в контроллере EXTI в режиме прерывания разрешена EXTI Line 17, то вызывается прерывание Будильника. При EXTI Line 17, разрешённой в режиме события, на эту линию выдаётся импульс (без вызова прерывания будильника).

18.4.3. Регистры загрузки предделителя RTC (RTC_PRLH / RTC_PRLL)

Определяют период счёта предделителя. Защищены от записи битом RTOFF в регистре RTC CR.

Старший регистр загрузки предделителя RTC (RTC_PRLH).

Смещение адреса: 0x08 По сбросу: 0x0000

Доступен только по записи.

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
					Pos	erved							PRL[19:16]	
					nesi	si veu						w	w	w	W

– <u>Биты 15:4</u>Резерв, всегда 0.

— <u>Биты 3:0</u> **PRL[19:16]:** Старшие биты предделителя.

Определяет частоту счётчика по формуле: $f_{TR_CLK} = f_{RTCCLK}/(PRL[19:0]+1)$.

Младший регистр загрузки предделителя RTC (RTC_PRLL).

Смещение адреса: 0х0С

По сбросу: 0х8000

Доступен только по записи.

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
							PRL	[15:0]							
w	w	w	w	W	W	W	W	W	w	w	W	W	W	W	W

— Биты 15:0 PRL[1

PRL[15:0]: Младшие биты предделителя.

Определяет частоту счётчика по формуле: $f_{TR_CLK} = f_{RTCCLK}/(PRL[19:0]+1)$.

Внимание: Нулевое значение не рекомендуется. Прерывания и флаги RTC ставятся неправильно.

NB: Если f_{RTCCLK} равна 32.768 kHz, то запись 7FFFh в этот регистр даёт период в 1 секунду.

18.4.4. Регистры чтения предделителя RTC (RTC_DIVH / RTC_DIVL)

Каждый период тактов TR_CLK счётчик предделителя перегружается из регистра RTC_PRL. Точное значение счётчика пишется в регистр RTC_DIV по каждому изменению регистров RTC_PRL или RTC_CNT. Отсюда и читается.

Старший регистр чтения предделителя RTC (RTC_DIVH).

Смещение адреса: 0х10

По сбросу: 0х0000

Доступен только по чтению.

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
					Pose	an rod							RTC_DI	V[19:16]	
					nese	erved						r	r	r	r

– <u>Биты 15:4</u>Резерв, всегда 0.

– <u>Биты 3:0</u>**RTC_DIV[19:16]:** Старшие биты предделителя.

Младший регистр чтения предделителя RTC (RTC DIVL).

Смещение адреса: 0х14

По сбросу: 0х8000

Доступен только по чтению.

15	5	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
								RTC_D)IV[15:0]							
r		r	r	r	r	r	r	r	r	r	r	r	r	r	r	r

— <u>Биты 15:0</u> **RTC_DIV[15:0]:** Младшие биты предделителя.

18.4.5. Регистры счётчика RTC (RTC_CNTH / RTC_CNTL)

В ядре RTC есть один 32-бит программируемый счётчик, доступный через два 16-бит регистра; он считает такты TR_CLK от предделителя. Чтение регистра RTC_CNT возвращает текущее значение (системную дату). Регистры защищены от записи битом RTOFF в регистре RTC_CR. Запись в старший (RTC_CNTH) или младший (RTC_CNTL) регистры напрямую грузится в счётчик и перегружает предделитель.

Старший регистр счётчика RTC (RTC_CNTH).

Смещение адреса: 0х18

По сбросу: 0х0000

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
							RTC_CI	NT[31:16]							
rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw

— <u>Биты 15:0</u> **RTC_CNT[19:16]:** Старшие биты счётчика.

Чтение регистра RTC_CNTH возвращает старшую часть счётчика RTC. Писать в него можно в режиме конфигурации.

Младший регистр счётчика RTC (RTC_CNTL).

Смещение адреса: 0х1С

По сбросу: 0х0000

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
							RTC_C	NT[15:0]							
rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw

— <u>Биты 15:0</u> **RTC_CNT[15:0]:** Младшие биты счётчика.

Чтение регистра RTC_CNTL возвращает младшую часть счётчика RTC. Писать в него можно в режиме конфигурации.

18.4.6. Регистры будильника RTC (RTC_ALRH / RTC_ALRL)

При достижении счётчиком значения регистра RTC_ALR запускается будильник, возбуждая прерывание RTC_alarmIT. Он защищён от записи битом RTOFF в регистр RTC CR.

Старший регистр будильника RTC (RTC_ALRH).

Смещение адреса: 0x20 По сбросу: 0xFFFF

Только запись.

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
							RTC_AI	_R[31:16]							
W	W	W	W	W	W	W	W	W	W	W	W	W	W	w	W

— <u>Биты 15:0</u> **RTC_ALR[19:16]:** Старшие биты счётчика.

Это старшая часть будильника RTC. Писать в него можно в режиме конфигурации.

Младший регистр будильника RTC (RTC_ALRL).

Смещение адреса: 0х24

По сбросу: 0xFFFF

Только запись. 15 14 13 12 11 10 9 8 7 6 5 4

	15	14	13	12	11	10	9	8	/	6	5	4	3	2	1	0
ſ								RTC_A	LR[15:0]							
	W	W	W	W	W	W	W	W	W	W	w	W	W	w	W	w

— <u>Биты 15:0</u> **RTC_ALR[15:0]:** Младшие биты счётчика.

Это младшая часть счётчика RTC. Писать в него можно в режиме конфигурации.

18.5. Карта регистров RTC

Offset	Register	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	14	=	10	6	œ	1 0	,	9	2		4	3	2		0
0x00	RTC_CRH														Re	eser	ved																	OWIE	ALRIE	SECIE
	Reset value																																	0	0	0
0x04	RTC_CRL													Res	erve	ed														RTOFF	CNF					SECF
	Reset value																													1	()	0	0	0	0
0x08	RTC_PRLH													ſ	Res	erve	d																	RL[1		
	Reset value																	1															0	0	0	0
0x0C	RTC_PRLL							F	Rese	erve	d														F	PRI	L[1	5:0	0]							
	Reset value																	1	0	0	0	()	0	0	C)	0	0	0	(0	0	0	0	0
0x10	RTC_DIVH							F	Rese	erve	d														С	Ν	[31	:10	6]							
	Reset value	_																0	0	0	0	Т)	0	0	C)	0	0	0	1	О	0	0	0	0
0x14	RTC_DIVL							F	Rese	erve	d														I	DΙ\	/[1	5:0)]	•						
	Reset value																	1	0	0	0	()	0	0	C)	0	0	0	(0	0	0	0	0
0x18	RTC_CNTH							F	Rese	erve	d											Ţ			С	NT	[10	3:1	6]							
	Reset value																	0	0	0	0	()	0	0	C)	0	0	0	(0	0	0	0	0
0x1C	RTC_CNTL							F	Rese	erve	d														C	CN.	T[1	5:0	0]							
	Reset value																	0	0	0	0	Т)	0	0	C)	0	0	0	(0	0	0	0	0
0x20	RTC_ALRH							F	lese	erve	d								1		ı		1		A	LR	[31	1:1	6]		-1					
	Reset value																	1	1	1	1	T	1	1	1	1	T	1	1	1	Τ΄	1	1	1	1	1
0x24	RTC_ALRL							F	Rese	erve	d								1	1	ı				A	ALF	٦[1	5:0)]	1	-1					
	Reset value																	1	1	1	1	<i>'</i>	1	1	1	1		1	1	1	ľ	1	1	1	1	1

19. Независимый сторожевой таймер (IWDG)

19.1. Введение в IWDG

MCU имеют два сторожевых таймера (Независимый и Оконный) для обнаружения программных отказов и запуска системного сброса и прерывания (только Оконный) при истечении заданного интервала времени.

Независимый сторож (IWDG) тактируется собственным выделенным низкочастотным генератором (LSI) и остаётся активным даже при сбое главных тактов. Оконный сторож (WWDG) тактируется предделителем тактов APB1 и может обнаруживать ненормально ранние и поздние события с поведении приложения.

IWDG подходит для полностью независимого контроля приложения, но с меньшей точностью по времени. WWDG пригоден для контроля поведения системы в рамках заданного временного окна.

19.2. Основные свойства IWDG

- Независимый обратный счётчик
- Тактируется независимым RC генератором (может работать в режимах Standby и Stop
- Выдаёт Сброс при достижении счётчиком 0х000

19.3. Функциональное описание IWDG

Если сторож запускается записью 0xCCCC в регистр ключа ($IWDG_KR$), то счёт начинается с числа 0xFFF. В конце счёта (0x000) выдаётся сигнал сброса IWDG.

Если в регистр IWDG_KR пишется ключ 0хAAAA, то в счётчик загружается значение регистра IWDG_RLR и отключается выдача сброса.

19.3.1. Аппаратный сторож

Если в битах конфигурации выбран "Аппаратный сторож", то он автоматически запускается по включению питания и при завершении счёта выдаёт сброс независимо от какой-либо записи в регистр ключа.

19.3.2. Защита доступа


Регистры IWDG_PR и IWDG_RLR защищены от записи. Чтобы изменить их надо сначала записать 0x5555 в регистр IWDG_KR. Запись любого другого значения включает в этот регистр включает защиту записи. Предполагается, что это операций перезагрузки (запись 0xAAAA).

События обновления предделителя и перезагрузки счётчика показываются в регистре состояния.

19.3.3. Режим отладки

В режиме отладки (ядро Cortex-M3 остановлено) счётчик IWDG продолжает работать или останавливается в зависимости от бита конфигурации DBG_IWDG_STOP в модуле DBG.

Блок-схема IWDG.



 ${\bf NB}$: Функции сторожа, реализованные в домене V_{DD} , продолжают работать в режимах Stop и Standby.

Таблица 96. Min/max таймауты IWDG (в ms) на 40 kHz (LSI)⁽¹⁾.

Предделитель	Биты PR[2:0]	Min таймаут RL[11:0]=0x000	Мах таймаут RL[11:0]=0xFFF
/4	0	0.1	409.6
/8	1	0.2	819.2
/16	2	0.4	1638.4
/32	3	0.8	3276.8
/64	4	1.6	6553.6
/128	5	3.2	13107.2
/256	6 (или 7)	6.4	26214.4

^{1.} Частоту RC генератора LSI можно менять.

19.4. Регистры IWDG

Регистры доступны полусловами или словами.

19.4.1. Регистр ключа (IWDG_KR)

Смещение адреса: 0х00

По сбросу: 0x0000 0000. Сбрасывается режимом Standby.

31 30 29 28 27 26 25 24 23 22 21 20 19 18 17 16 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0

Reserved								KEY	[15:0							
Neserveu	W	W	W	W	w	W	W	w	w	W	w	w	w	w	W	W

– <u>Биты 31:16</u>
 Резерв, не трогать.

— <u>Биты 15:0</u> **КЕҮ[15:0]**: Значение ключа (только запись, чтение 0000h)

При записи AAAAh включается регулярный интервал, иначе при достижении 0 выдаётся сброс.

При записи 5555h разрешается доступ к регистрам IWDG_PR и IWDG_RLR.

При записи CCCCh запускает таймер (если не включён аппаратный сторож).

19.4.2. Регистр предделителя (IWDG_PR)

Смещение адреса: 0x04 По сбросу: 0x0000 0000.

31 30 29 28 27 26 25 24 23 22 21 20 19 18 17 16 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0

Reserved		PR[2	2:0]	
Reserved	rw	rv	/ 1	rw

– <u>Биты 31:3</u>
 Резерв, не трогать.

— Биты 2:0 PR[2:0]: Значение предделителя

Биты защищены от записи. При записи бит PVU в регистре IWDG_SR должен быть снят.

000: делитель /4 001: делитель /8 010: делитель /16 011: делитель /32 100: делитель /64

101: делитель /128 110: делитель /256

111: делитель /256

NB: Чтение этого регистра возвращает значение предделителя из домена V_{DD} . При незавершённой операции записи значение недостоверно. Читать надо при снятом бите PVU в регистре IWDG_SR.

19.4.3. Регистр перезагрузки (IWDG_RLR)

Смещение адреса: 0х08

По сбросу: 0x0000 0FFF. Сбрасывается режимом Standby.

31 30 29 28 27 26 25 24 23 22 21 20 19 18 17 16 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0

Reserved						RL[11:0]					
	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw

– <u>Биты 31:12</u>
 Резерв, не трогать.

— <u>Биты 11:0</u> **RL[11:0]:** Перегружаемое значение сторожа

Биты защищены от записи. Пишется в счётчик каждый раз после записи AAAAh в регистр IWDG_KR. Обратный отсчёт начинается с этого значения. Период таймаута это функция этого значения и предделителя тактов. При записи бит RVU в регистре IWDG_SR должен быть снят.

NB: Чтение этого регистра возвращает значение перезагрузки из домена V_{DD} . При незавершённой операции записи значение недостоверно. Читать надо при снятом бите PVU в регистре IWDG_SR.

19.4.4. Регистр состояния (IWDG_RLR)

Смещение адреса: 0х0С

По сбросу: 0x0000 0000. Режимом Standby не сбрасывается.

31 30 29 28 27 26 25 24 23 22 21 20 19 18 17 16 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0

Reserved	RVU	J P	VU
170901 ACM	r		r

– <u>Биты 31:2</u>
 Резерв, не трогать.

— <u>Бит 1</u> **RVU:** Обновление значения перезагрузки

Ставится аппаратно во время операции записи регистра, снимается аппаратно после её завершения в домене V_{DD} (занимает до 5 циклов RC 40 kHz). Писать можно при снятом бите RVU.

– <u>Бит 0</u>
 PVU: Обновление значения предделителя

Ставится аппаратно во время операции записи регистра, снимается аппаратно после её завершения в домене V_{DD} (занимает до 5 циклов RC 40 kHz). Писать можно при снятом бите PVU.

NB: При использовании нескольких значений перезагрузки или предделителя перед их записью нужно дождаться снятия битов RVU (перезагрузка) или PVU (предделитель). А завершения операции записи ждать не надо, она завершится без вас.

19.4.5. Карта регистров IWDG

Offset	Register	31 30 30 22 23 25 24 24 25 25 27 27 27 28 29 29 20 21 20 21 20 21 21 21 21 21 21 21 21 21 21 21 21 21	15	4	13	12	10	6	8	7	9 4	4	3	2	7	0
0x00	IWDG_KR	Reserved						KE	EY[1	5:0]						
UNGO	Reset value	110001100	0	0	0	0 0	0	0	0	0	0 0	0	0	0	0	0
0x04	IWDG_PR	Reserve	d	•			•				•	•		PI	₹[2:	0]
0.04	Reset value	TCSCI V	·u											0	0	0
0x08	IWDG_RLR	Reserved								R	L[11:0)]				
0,00	Reset value	reserved				1	1	1	1	1	1 1	1	1	1	1	1
0x0C	IWDG_SR	Reser	/ed												RVU	PVU
	Reset value														0	0

20. Оконный сторожевой таймер (WWDG)

20.1. Введение в WWDG

WWDG используется для обнаружения программных отказов, обычно вызываемых внешним влиянием или непредвиденными логическими условиями. По истечении заданного периода времени схема выдаёт сброс MCU, если только программа не обновляет обратный счётчик до очистки бита тб. Сброс MCU также выдаётся если 7-бит обратный счётчик (в регистре управления) обновляется до достижения счётчиком границы окна. То есть счётчик нужно обновлять в границах окна.


20.2. Основные свойства WWDG

- Программируемый независимый обратный счётчик
- Условный сброс (при активированном стороже)
 - Если значение счётчика становится меньше 0х40
 - Если счётчик перегружается вне окна
- Прерывание раннего пробуждения (EWI): выдаётся (если разрешено при активированном стороже) когда счётчик равен 0х40.

20.3. Функциональное описание WWDG

Сброс выдаётся активированным сторожем (стоит бит WDGA в регистре WWDG_CR) когда 7-бит счётчик (биты T[6:0]) переходят с 0x40 на 0x3F (T6 очищается). Также он выдаётся при перезаписи счётчика когда он больше границы окна.

Блок-схема сторожа.



Во избежание сброса MCU программа должна регулярно писать в работающий счётчик $WWDG_CR$ число в пределах от 0xFF и 0xC0. Писать нужно только когда значение счётчика меньше границы окна.

Включение сторожа

По сбросу сторож всегда выключен. Включается он установкой бита WDGA в регистре WWDG_CR, выключается только сбросом.

Управление счётчиком

Счётчик работает даже при выключенном стороже. При включённом стороже бит Т6 должен стоять во избежание немедленного сброса.

Биты T[5:0] содержат число шагов счётчика до выдачи сброса. Из-за неизвестного состояния предделителя на момент записи регистра WWDG_CR время лежит в диапазоне между минимальным и максимальным значениями. Регистр конфигурации (WWDG_CFR) содержит верхний предел окна: для предупреждения выдачи сброса перегружать счётчик надо когда его значение меньше границы окна и больше 0x3F.

NB: Для выдачи программного сброса можно использовать бит **T6** (бит WDGA стоит, а **T6** чист).

Прерывание сторожа

В случае надобности выполнения каких-либо действий перед реальным сбросом можно использовать Прерывание Ранней Побудки (EWI). Оно разрешается битом EWI в регистре WWDG CFR. и вызывается при достижении счётчиком значения 0x40.

Прерывание EWI можно использовать для выполнения проверки и постепенного выключения системы без выдачи сброса WWDG. В этом случае обработчик должен перегрузить счётчик WWDG и запустить нужные действия.


Прерывание EWI очищается снятием бита EWIF в регистре WWDG_SR.

NB: Если прерывание EWI не может быть по каким-либо причинам обслужено, то сброс WWDG таки произойдёт.

20.4. Вычисление таймаута WWDG

Внимание: При записи регистра **WWDG_CR** всегда ставьте бит **т**6.

Временная диаграмма Оконного сторожа.



Формула вычисления таймаута:

$$t_{WWDG} = t_{PCLK1} \times 4096 \times 2^{WDGTB[1:0]} \times (T[5:0] + 1)$$
 (ms)

где:

twwdg: таймаут WWDG

t_{PCLK1}: период тактов APB1 в ms

4096: значение внутреннего делителя

Например, частота APB1 равна 24 MHz, WDGTB[1:0] равны 3 и T[5:0] равны 63:

$$t_{WWDG} = 1/24000 \times 4096 \times 2^{3} \times (63 + 1) = 21.85 ms$$

Таблица 98. Min и Max значения twwdg при f_{PCLK1}=36MHz.

Предделитель	WDGTB	Min	Max		
1	0	0 113 μs 7.28			
2	1	227 μs	14.56 ms		
4	2	455 μs	29.12 ms		
8	3	910 μs	58.25 ms		

20.5. Режим отладки

В режиме отладки (ядро Cortex-M3 остановлено) счётчик WWDG продолжает работать или останавливается в зависимости от бита конфигурации DBG WWDG STOP в модуле DBG.

20.6. Регистры WWDG

20.6.1. Регистр ключа (WWDG_CR)

Смещение адреса: 0x00 По сбросу: 0x0000 007F.

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
							Re	served							
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
			Pos	erved				WDGA				T[6:0]			
			Nes	erveu				rs				rw			

– <u>Биты 31:8</u>
 Резерв, не трогать.

— <u>Бит 7</u> WDGA: Бит активации

Ставится программно, снимается аппаратно по сбросу. При WDGA = 1 может выдаваться сброс.

0: Выключен 1: Включён

— <u>Биты 6:0</u> **Т[6:0]:** 7-бит счётчик (MSB to LSB)

Значение счётчика. Декрементируется каждые (4096 х $2^{WDGTB[1:0]}$) тактов PCLK1. Сброс выдаётся при переходе от 0х40 к 0х3F (Т6 очищается).

20.6.2. Регистр конфигурации (WWDG_CFR)

Смещение адреса: 0x04 По сбросу: 0x0000 007F.

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
							Res	served							
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
		Poor	erved			EWI	WDGT	TB[1:0]				W[6:0]			
		Rese	erveu			rs	r	N				rw			

– <u>Биты 31:10</u>
 Резерв, не трогать.

– <u>Бит 9</u>
 EWI: Прерывание Ранней Побудки

Если установлен, то при достижении счётчиком 0х40 выдаётся прерывание. Чистится аппаратно после сброса.

– <u>Биты 8:7</u>Т[6:0]: База таймера

Изменение базы предделителя:

00: CK Counter Clock (PCLK1 / 4096) / 1

01: CK Counter Clock (PCLK1 / 4096) / 2

10: CK Counter Clock (PCLK1 / 4096) / 4

11: CK Counter Clock (PCLK1 / 4096) / 8 .

— <u>Биты 6:0</u> **W[6:0]:** 7-бит значение окна

Значение окна чтобы сравнивать со счётчиком.

20.6.3. Регистр состояния (WWDG_SR)

Смещение адреса: 0x08 По сбросу: 0x0000 0000.

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
							Res	served							
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
							Dogorus	. d							EWIF
							Reserve	eu							rc_w0

– <u>Биты 31:10</u>
 Резерв, не трогать.

Бит 0
 EWIF: Флаг Прерывания Ранней Побудки

Ставится аппаратно при достижении счётчиком 0х40. Чистится программно записью '0'. Запись '1' бестолкова. Ставится также при не разрешённом прерывании.

20.6.4. Карта регистров WWDG

Offset	Register	30 30 28 28 27 27 27 27 28 27 29 19 19 17 17 17 17 17 17 17 17 17 17 17 17 17	6	8	7	9 1	C 4	t «	2	1	0	
0x00	WWDG_CR	Reserved					W D T[6:0]					
	Reset value	0 1 1 1 1 1						1	1	1		
0x04	WWDG_CFR	Reserved Reserved					,	W[6	:0]			
	Reset value	0 0 0 1 1 1 1 1 1						1	1			
0x08	WWDG_SR	Reserved					EWIF					
	Reset value								0			

21. Контроллер статической памяти (FSMC)

21.1. Основные свойства FSMC

Блок FSMC это интерфейс с синхронной и асинхронной памятью и 16-бит PC Card. Основное назначение:

- Трансляция передач АНВ в протокол внешних устройств
- Согласование временных требований внешних устройств

Все виды внешней памяти используют одни адреса, данные и управляющие сигналы с контроллером. Доступ FSMC выполняется по одному обращению за раз к выбранному внешнему устройству.

Основные свойства FSMC:


- Интерфейс со статическими устройствами:
 - Статическая память (SRAM)
 - NOR Flash память
 - PSRAM (4 банка памяти)
- Два банка NAND Flash с коррекцией ошибок до 8 КБ данныха
- 16-бит PC Card совместимые устройства
- Поддерживает пакетный режим доступа синхронных устройств (NOR Flash и PSRAM)
- Шина данных 8- или 16-бит ширины
- Независимый выбор чипа для каждого банка памяти
- Независимая конфигурация каждого банка памяти
- Программируемые времянки для множества устройств:
 - Программируемые состояния ожидания (до 15)
 - Программируемые циклы реверсных передач шины (до 15)
 - Программируемые задержки разрешения вывода и записи (до 15)
 - Независимые времянки чтения/записи и протоколов
- Выходы разрешения записи и выбора байтовых линий для устройств PSRAM и SRAM
- Трансляция 32-бит передач АНВ в последовательный 16- или 8-бит доступ внешних устройств
- FIFO записи из двух 32-бит слов для хранения данных (не адресов) как буфер пакетных передач записи АНВ. Так можно писать в медленную память, быстро освобождая АНВ для других операций. Буферизуется только один пакет: при появлении нового пакета или отдельной передачи при незавершённой операции АНВ сливается FIFO. FSMC вставит состояния ожидания до завершения текущего доступа.
- Внешнее управление асинхронным ожиданием

Регистры описания устройств FSMC обычно пишутся во время загрузки и не меняются до сброса. Но их можно поменять в любое время.

21.2. Блок-схема FSMC

FSMC состоит из четырёх основных блоков:

- Интерфейс АНВ (включая регистры конфигурации FSMC)
- Контроллер NOR Flash/PSRAM
- Контроллер NAND Flash/PC Card
- Интерфейс внешних устройств



21.3. Интерфейс АНВ

Интерфейс ведомого AHB позволяет CPU и другим ведущим устройствам на шине обращаться к внешней статической памяти.

Передачи АНВ транслируются в протокол внешнего устройства. В частности, 32-бит передачи АНВ разбиваются на последовательные 16- или 8-бит передачи. Chip Select удерживается низким для 32-бит выравненных передач или переключается между последовательными 32-бит невыравненными передачами.

FSMC выдаёт ошибку AHB:

- При обращении к не разрешённому банку FSMC
- При обращении к банку NOR Flash со сброшенным битом FACCEN в регистре FSMC BCRX.
- При обращении к банку PC Card с низкоим сигналом на входе FSMC_CD (Card Presence Detection).

Действие ошибки АНВ зависит от ведущего на шине:

- Если это Cortex-M3 CPU, то выдаётся тяжёлый сбой
- Если это DMA, то выдаётся ошибка DMA и этот канал автоматически отключается.

FSMC тактируется от АНВ (HCLK).

21.3.1. Поддерживаемая память и передачи

Общие правила передачи

Передачи данных АНВ могут быть шириной 8-, 16- или 32-бита, а у внешних устройств она фиксированная. Это может привести к несовместимости.

Стало быть простые правила передачи таковы:

- Размер передачи АНВ и данных в памяти равны. Проблем никаких.
- Размер передачи АНВ больше размера памяти. FSMC разбивает передачу АНВ на несколько меньших с размером данных внешней памяти памяти.
- Размер передачи АНВ меньше размера памяти. Асинхронные передачи могут быть несовместимы в зависимости от типа внешнего устройства.
 - Асинхронный доступ к устройствам с выбором байтов (SRAM, ROM, PSRAM).
 - а) FSMC дозволяет запись нужных данных с помощью байтовых линий NBL[1:0]
 - b) Чтение разрешено. Читаются все байты и ненужные отбрасываются. Линии NBL[1:0] удерживаются низкими.
 - Асинхронный доступ к устройствам без выбора байтов (NOR и 16-бит NAND Flash). Эта ситуация возникает при байтовом доступе к 16-бит Flash памяти. Понятно, байтовый доступ невозможен, так что:
 - а) Запись невозможна.
 - b) Чтение разрешено. Читаются все байты и ненужные отбрасываются. Линии NBL[1:0] удерживаются низкими.

Регистры конфигурации

Установки регистров FSMC описаны в Секции 21.5.6 для NOR Flash/PSRAM и Секции 21.6.8 для NAND Flash/PC Card.


21.4. Отображение адресов внешних устройств

С точки зрения FSMC внешняя память разделяется на 4 банка по 256 Мбайт:

- Банк 1 адресует до 4 NOR Flash или PSRAM устройств памяти. Он разделён на 4 подбанка NOR/ PSRAM четырьмя с 4 выделенными Chip Selects:
 - Банк 1 NOR/PSRAM 1
 - Банк 1 NOR/PSRAM 2
 - Банк 1 NOR/PSRAM 3
 - Банк 1 NOR/PSRAM 4
- Банки 2 и 3 адресуют устройства NAND Flash (по одному на банк)
- Банк 4 адресует устройства PC Card

Тип каждого банка определяется в регистре конфигурации.

Банки памяти FSMC.



21.4.1. Адресация NOR/PSRAM

Биты HADDR [27:26] выбирают банк памяти:

HADDR[27:26] ⁽¹⁾	Банк
00	Банк 1 - NOR/PSRAM 1
01	Банк 1 - NOR/PSRAM 2
10	Банк 1 - NOR/PSRAM 3
11	Банк 1 - NOR/PSRAM 4

^{1.} HADDR это внутренние линии адреса АНВ, транслируемые во внешнюю память.

Биты HADDR [25:0] содержат адрес внешней памяти. В таблице ниже приведено изменение HADDR при использовании разных типов памяти.

Ширина памяти ⁽¹⁾	Адрес в памяти	Максимальная ёмкость памяти (бит)				
8 бит	HADDR[25:0]	64 Mbyte x 8 = 512 Mbit				
16 бит	HADDR[25:1] >> 1	64 Mbyte/2 x 16 = 512 Mbit				

^{1.} При 16-бит внешней памяти FSMC для адреса внешней памяти FSMC_A[24:0] использует HADDR[25:1]. При ширине памяти (16-бит или 8-бит) FSMC_A[0] надо подключать к адресу внешней памяти A[0].

Поддержка закольцевания NOR Flash/PSRAM.

Кольцевой пакетный режим синхронной памяти не поддерживается. Память нужно ставить в линейный пакетный режим с неопределённой длиной.

21.4.2. Адресация NAND/PC Card

В этом случае доступны три банка, поделённые на пространства.

Адрес начала	Адрес конца	Банк FSMC	Пространство	Регистр времянки
0x9C00 0000	0x9FFF FFFF		I/O	FSMC_PIO4 (0xB0)
0x9800 0000	0x9BFF FFFF	Банк 4 - PC card	Attribute	FSMC_PATT4 (0xAC)
0x9000 0000	0x93FF FFFF		Common	FSMC_PMEM4 (0xA8)
0x8800 0000	0x8BFF FFFF	Faux C. NAND Flack	Attribute	FSMC_PATT3 (0x8C)
0x8000 0000	0x83FF FFFF	Банк 3 - NAND Flash	Common	FSMC_PMEM3 (0x88)
0x7800 0000	0x7BFF FFFF	Favor C. MAND Flack	Attribute	FSMC_PATT2 (0x6C)
0x7000 0000	0x73FF FFFF	Банк 2- NAND Flash	Common	FSMC_PMEM2 (0x68)

В NAND Flash памяти пространства общей памяти и памяти атрибутов подразделяются на три секции, размещённые в младших 256 КБ:

- Секция данных (первые 64 КБ в пространстве памяти общей/атрибутов)
- Секция команд (вторые 64 КБ в пространстве памяти общей/атрибутов)
- Секция адресов (следующие 128 КБ в пространстве памяти общей/атрибутов)

Имя секции	HADDR[17:16]	Диапазон адресов
Секция адресов	1X	0x020000-0x03FFFF
Секция команд	01	0x010000-0x01FFFF
Секция данных	00	0x000000-0x0FFFF

При доступе к NAND Flash памяти используются 3 секции:

- Для посылки команд: используется секция команд.
- Для задания адресов чтения и записи: используется секция адресов. Поскольку адрес может быть 4 или 5 байтов длиной, то требуются несколько последовательных циклов записи.
- Для чтения и записи данных: используется секция данных.

Так как NAND Flash память автоматически инкрементирует адреса, то для последовательного доступа к памяти данных адреса доступа изменять не надо.

21.5. Контроллер NOR Flash/PSRAM

FSMC выдаёт нужную времянку сигналов для следующих типов памяти:

- Асинхронные SRAM и ROM
- 8-бит
- 16-бит
- 32-бит
- PSRAM (Сотовая RAM)
- Асинхронный режим
- Пакетный режим синхронного доступа
- NOR Flash
- Асинхронный режим
- Пакетный режим синхронного доступа
- Мультиплексированный или немультиплексированный

FSMC выдаёт раздельные сигналы выбора на банк NE[4:1]. Все другие сигналы (адреса, данные и управление) общие.

При синхронном доступе чтении/записи FSMC подаёт на выбранное внешнее устройство такты (CLK), кратные HCLK. Размер банков фиксированный (64 МБ).

Банки конфигурируются специально выделенными регистрами (см. Секцию 21.5.6).

Параметры программируемой памяти включают времянку доступа и поддержку управления ожиданием (для PSRAM и NOR Flash в пакетном режиме).

Параметры доступа программируемой NOR/PSRAM.

Параметр	Функция	Режим доступа	Единицы	Min.	Max.
Установка адреса	Длительность фазы установки адреса	Асинхронный	Такты АНВ (HCLK)	1	16
Удержание адреса	Длительность фазы удержания адреса	Такты АНВ (HCLK)	2	16	
Установка данных	Длительность фазы установки данных	Асинхронный	Такты АНВ (HCLK)	2	256
Реверс шины	Длительность фазы реверса шины	Асинхронный и синхронные чтение/запись	Такты АНВ (HCLK)	1	16
Делитель частоты	Число тактов АНВ (HCLK) на один такт памяти (CLK)	Синхронный	Такты АНВ (HCLK)	2	16
Задержка данных	Число тактов, подаваемых памяти перед первым данным пакета	Синхронный	Такты памяти (CLK)	2	17

21.5.1. Сигналы интерфейса внешней памяти

Префикс "N" указывает на низкий активный уровень сигнала. NOR Flash и PSRAM адресуются 16-бит словами. Максимальная ёмкость 512 Мбит (26 линий адреса).

NOR Flash, немультиплексированный Вв./Выв.

Сигнал FSMC	Вв./Выв.	- Функция
CLK	Выв.	Такты (для синхронного доступа)
A[25:0]	Выв.	Шина адреса
D[15:0]	Вв./Выв.	Двунаправленная шина данных
NE[x]	Выв.	Выбор чипа, х = 14
NOE	Выв.	Разрешение выхода
NWE	Выв.	Разрешение записи
NL(=NADV)	Выв.	Разрешение защёлки (в некоторых NOR Flash называется достоверным адресом, NADV)
NWAIT	Вв.	Входной сигнал ожидания от NOR Flash

NOR Flash, мультиплексированный Вв./Выв.

Сигнал FSMC	Вв./Выв.	Функция
CLK	Выв.	Такты (для синхронного доступа)
A[25:16]	Выв.	Шина адреса
AD[15:0]	Вв./Выв.	16-бит мультиплексированная, двунаправленная шина адреса/данных
NE[x]	Выв.	Выбор чипа, х = 14
NOE	Выв.	Разрешение выхода
NWE	Выв.	Разрешение записи
NL(=NADV)	Выв.	Разрешение защёлки (в некоторых NOR Flash называется достоверным адресом, NADV)
NWAIT	Вв.	Входной сигнал ожидания от NOR Flash

PSRAM/SRAM, немультиплексированный Вв./Выв.

Сигнал FSMC	Вв./Выв.	Функция
CLK	Выв.	Такты (для синхронного доступа)
A[25:0]	Выв.	Шина адреса
D[15:0]	Вв./Выв.	Двунаправленная шина данных
NE[x]	Выв.	Выбор чипа, х = 14 (называемая NCE в PSRAM (Cellular RAM т.е. CRAM))
NOE	Выв.	Разрешение выхода
NWE	Выв.	Разрешение записи
NL(=NADV)	Выв.	Достоверный адрес ввода в PSRAM (имя в памяти NADV)
NWAIT	Вв.	Входной сигнал ожидания от PSRAM
NBL[1]	Выв.	Разрешение старшего байта (имя в памяти NUB)
NBL[0]	Выв.	Разрешение младшего байта (имя в памяти NLB)

21.5.2. Поддерживаемая память и передачи

Таблица ниже даёт пример поддерживаемых устройств, режимов доступа и передач с 16-бит шиной данных для NOR, PSRAM и SRAM. Недоступные (или неподдерживаемые) передачи FSMC выделены красным цветом.

Уст-во	Режим	Ч/3	Размер данных АНВ	Размер данных памяти	Можно	Комментарии
	Асинхр.	Ч	8	16	Д	_
	Асинхр.	3	8	16	Н	_
	Асинхр.	ਯ	16	16	Д	_
	Асинхр.	თ	16	16	Д	_
NOR Flash	Асинхр.	ਯ	32	16	Д	За два обращения FSMC
(мультипл. и немультипл.)	Асинхр.	З	32	16	Д	За два обращения FSMC
	Асинхр. страничн.	ਤ	-	16	Н	Не поддерживается
	Синхр.	ਤ	8	16	Н	_
	Синхр.	ਯ	16	16	Д	_
	Синхр.	ਤ	32	16	Д	_
	Асинхр.	ਯ	8	16	Д	_
	Асинхр.	З	8	16	Д	Используются линии байтов NBL[1:0]
	Асинхр.	ਤ	16	16	Д	_
	Асинхр.	З	16	16	Д	_
	Асинхр.	Ч	32	16	Д	За два обращения FSMC
PSRAM	Асинхр.	3	32	16	Д	Используются линии байтов NBL[1:0]
(мультипл. и немультипл.)	Асинхр. страничн.	Ч	-	16	Н	Не поддерживается

Уст-во	Режим	4/3	Размер данных АНВ	Размер данных памяти	Можно	Комментарии
	Синхр.	Ч	8	16	Н	_
	Синхр.	Ч	16	16	Д	_
	Синхр.	Ч	32	16	Д	_
	Синхр.	3	8	16	Д	Используются линии байтов NBL[1:0]
	Синхр.	3	16/32	16	Д	
	Асинхр.	Ч	8/16	16	Д	_
	Асинхр.	3	8/16	16	Д	Используются линии байтов NBL[1:0]
SRAM и ROM	Асинхр.	Ч	32	16	Д	За два обращения FSMC
	Асинхр.	3	32	16	Д	За два обращения FSMC. Используются линии байтов NBL[1:0]

21.5.3. Синхронизация сигналов

- Все выходные сигналы контроллера изменяются по переднему фронту НСLК
- В синхронном режиме (чтение и запись), все выходные сигналы изменяются по переднему фронту HCLK. Независимо от значения CLKDIV все выходы меняются так:
 - NOEL/NWEL/NADVL/NADVH/NBLL/Адрес_Достоверен меняются по заднему фронту FSMC_CLK.
 - NOEH/NWEH/NEH/NOEH/NBLH/Адрес_Недостоверен меняются по переднему фронту FSMC CLK.

21.5.4. Асинхронные передачи контроллера NOR Flash/PSRAM


Асинхронная статическая память (NOR Flash, PSRAM, SRAM)

- Сигналя синхронизированы внутренними тактами HCLK, на память они не передаются.
- FSMC всегда считывает данные перед снятием сигналов NOE. Так соблюдается время удержания данных памятью.
- Если разрешён расширенный режим (стоит бит EXTMOD в регистре FSMC_BCRx), то доступны до 4 расширенных режима (A, B, C и D). При чтении и записи их можно смешивать. Например, читать можно в режиме A, а писать в режиме B.
- Если расширенный режим отключён (бит **EXTMOD** в регистре **FSMC_BCRx** сброшен), то **FSMC** может работать в режиме 1 или 2:
 - С памятью типа SRAM/PSRAM (MTYP [0:1] = 0x0 или 0x01 в FSMC_BCRx) по умолчанию используется Режим 1.
 - С памятью типа NOR (MTYP [0:1] = 0x10 в FSMC_BCRx) по умолчанию используется Режим 2.

Peжим 1 - SRAM/PSRAM (CRAM)


На рисунках ниже показаны передачи чтения и записи в поддерживаемых режимах и нужные установки регистров FSMC_BCRx и FSMC_BTRx/FSMC_BWTRx.

Режим 1, чтение.



1. При чтении NBL[1:0] удерживается низким.

Режим 1, запись.



Один такт HCLK в конце записи гарантирует удержание адреса и данных после снятия сигнала NWE. Из-за этого значение DATAST должно быть больше нуля (DATAST > 0).


Таблица 109. Биты FSMC_BCRx.

Номер	Имя	Устанавливаемое значение
31-20	Резерв	0x000
19	CBURSTRW	0х0 (в асинхронном режиме не влияет)
18:16	CPSIZE	0х0 (в асинхронном режиме не влияет)
15	ASYNCWAIT	1 при поддержке памятью. Иначе 0.
14	EXTMOD	0x0
13	WAITEN	0х0 (в асинхронном режиме не влияет)
12	WREN	Как нужно
11	WAITCFG	Всё равно.
10	WRAPMOD	0x0
9	WAITPOL	Имеет смысл только при стоящем бите 15
8	BURSTEN	0x0
7	Резерв	0x1
6	FACCEN	Всё равно.
5-4	MWID	Как нужно
3-2	MTYP[0:1]	Как нужно, исключая 0x2 (NOR Flash)
1	MUXEN	0x0
0	MBKEN	0x1

Таблица 110. Биты FSMC_BTRx.


Номер	Имя	Устанавливаемое значение
31-30	Резерв	0x0
29-28	ACCMOD	Всё равно.
27-24	CPSIZE	Всё равно.
23-20	CLKDIV	Всё равно.
19-16	BUSTURN	Время между высоким и низким NEx (BUSTURN HCLK)
15-8	DATAST	Длительность второй фазы доступа (DATAST+1 циклов HCLK при записи, DATAST+3 циклов HCLK при чтении). Не может быть равным 0 (минимум 1).
7-4	ADDHLD	Всё равно.
3-0	ADDSET[3:0]	Длительность первой фазы доступа (ADDSET+1 циклов HCLK).

Режим А, чтение.



1. При чтении NBL[1:0] удерживается низким.

Режим А, запись.



В отличие от Режима 1 сигнал NOE переключается и времена чтения и записи независимые.

Таблица 111. Биты FSMC_BCRx.

Номер	Имя	Устанавливаемое значение
31-20	Резерв	0x000
19	CBURSTRW	0х0 (в асинхронном режиме не влияет)
18:16	CPSIZE	0х0 (в асинхронном режиме не влияет)
15	ASYNCWAIT	1 при поддержке памятью. Иначе 0.
14	EXTMOD	0x1
13	WAITEN	0х0 (в асинхронном режиме не влияет)
12	WREN	Как нужно
11	WAITCFG	Всё равно.
10	WRAPMOD	0x0
9	WAITPOL	Имеет смысл только при стоящем бите 15
8	BURSTEN	0x0
7	Резерв	0x1
6	FACCEN	Всё равно.
5-4	MWID	Как нужно
3-2	MTYP[0:1]	Как нужно, исключая 0x2 (NOR Flash)
1	MUXEN	0x0
0	MBKEN	0x1

Таблица 112. Биты FSMC_BTRx.


Номер	Имя	Устанавливаемое значение
31-30	Резерв	0x0
29-28	ACCMOD	0x0
27-24	CPSIZE	Всё равно.
23-20	CLKDIV	Всё равно.
19-16	BUSTURN	Время между высоким и низким NEx (BUSTURN HCLK)
15-8	DATAST	Длительность второй фазы доступа (DATAST+3 циклов HCLK при чтении). Не может быть равным 0 (минимум 1).
7-4	ADDHLD	Всё равно.
3-0	ADDSET[3:0]	Длительность первой фазы доступа (ADDSET+1 циклов HCLK).

Таблица 113. Биты FSMC_BWTRx.


Номер	Имя	Устанавливаемое значение
31-30	Резерв	0x0
29-28	ACCMOD	0x0
27-24	DATLAT	Всё равно.
23-20	CLKDIV	Всё равно.
19-16	BUSTURN	Время между высоким и низким NEx (BUSTURN HCLK)
15-8	DATAST	Длительность второй фазы доступа (DATAST+1 циклов HCLK при записи, DATAST+3 циклов HCLK при чтении). Не может быть равным 0 (минимум 1).
7-4	ADDHLD	Всё равно.
3-0	ADDSET[3:0]	Длительность первой фазы доступа (ADDSET+1 циклов HCLK для записи).

Режим 2/В - NOR Flash


Режим 2/В, чтение.



Режим 2, запись.



Режим В, запись.



Отличие с Режимом 1 в переключении NWE и независимыми временами чтения и записи в расширенном режиме (Mode B).

Таблица 114. Биты FSMC_BCRx.

Номер	Имя	Устанавливаемое значение
31-20	Резерв	0x000
19	CBURSTRW	0х0 (в асинхронном режиме не влияет)
18:16	CPSIZE	0х0 (в асинхронном режиме не влияет)
15	ASYNCWAIT	1 при поддержке памятью. Иначе 0.
14	EXTMOD	0х1 в Режиме В, 0х0 в Режиме 2
13	WAITEN	0х0 (в асинхронном режиме не влияет)
12	WREN	Как нужно
11	WAITCFG	Всё равно.
10	WRAPMOD	0x0
9	WAITPOL	Имеет смысл только при стоящем бите 15
8	BURSTEN	0x0
7	Резерв	0x1
6	FACCEN	0x1
5-4	MWID	Как нужно
3-2	MTYP[0:1]	0x2 (NOR Flash)
1	MUXEN	0x0
0	MBKEN	0x1

Таблица 115. Биты FSMC_BTRx.

Номер	Имя	Устанавливаемое значение
31-30	Резерв	0x0
29-28	ACCMOD	0x1
27-24	DATLAT	Всё равно.
23-20	CLKDIV	Всё равно.
19-16	BUSTURN	Время между высоким и низким NEx (BUSTURN HCLK)
15-8	DATAST	Длительность второй фазы доступа (DATAST+3 циклов HCLK при чтении). Не может быть равным 0 (минимум 1).
7-4	ADDHLD	Всё равно.
3-0	ADDSET[3:0]	Длительность первой фазы доступа (ADDSET+1 циклов HCLK).


Таблица 116. Биты FSMC_BWTRx.

Номер	Имя	Устанавливаемое значение
31-30	Резерв	0x0
29-28	ACCMOD	0x1
27-24	DATLAT	Всё равно.
23-20	CLKDIV	Всё равно.
19-16	BUSTURN	Время между высоким и низким NEx (BUSTURN HCLK)
15-8	DATAST	Длительность второй фазы доступа (DATAST+1 циклов HCLK при записи, DATAST+3 циклов HCLK при чтении). Не может быть равным 0 (минимум 1).
7-4	ADDHLD	Всё равно.
3-0	ADDSET[3:0]	Длительность первой фазы доступа (ADDSET+1 циклов HCLK для записи).


Pегистр $FSMC_BWTRx$ достоверен только в расширенном режиме B, иначе его содержимое бестолково.

Режим C - NOR Flash - переключение OE.

Режим С, чтение.



Режим С, запись.



От Режима 1 отличается переключением NOE и независимыми времянками чтения и записи.

Таблица 117. Биты FSMC_BCRx.

Номер	Имя	Устанавливаемое значение
31-20	Резерв	0x000
19	CBURSTRW	0х0 (в асинхронном режиме не влияет)
18:16	CPSIZE	0х0 (в асинхронном режиме не влияет)
15	ASYNCWAIT	1 при поддержке памятью. Иначе 0.
14	EXTMOD	0х1 в Режиме В, 0х0 в Режиме 2
13	WAITEN	0х0 (в асинхронном режиме не влияет)
12	WREN	Как нужно
11	WAITCFG	Всё равно.
10	WRAPMOD	0x0
9	WAITPOL	Имеет смысл только при стоящем бите 15
8	BURSTEN	0x0
7	Резерв	0x1
6	FACCEN	0x1
5-4	MWID	Как нужно
3-2	MTYP[0:1]	0x2 (NOR Flash)
1	MUXEN	0x0
0	MBKEN	0x1


Таблица 118. Биты FSMC_BTRx.

Номер	Имя	Устанавливаемое значение
31-30	Резерв	0x0
29-28	ACCMOD	0x2
27-24	DATLAT	0x0
23-20	CLKDIV	0x0
19-16	BUSTURN	Время между высоким и низким NEx (BUSTURN HCLK)
15-8	DATAST	Длительность второй фазы доступа (DATAST+3 циклов HCLK при чтении). Не может быть равным 0 (минимум 1).
7-4	ADDHLD	Всё равно.
3-0	ADDSET[3:0]	Длительность первой фазы доступа (ADDSET+1 циклов HCLK).


Таблица 119. Биты FSMC_BWTRx.

Номер	Имя	Устанавливаемое значение
31-30	Резерв	0x0
29-28	ACCMOD	0x2
27-24	DATLAT	Всё равно.
23-20	CLKDIV	Всё равно.
19-16	BUSTURN	Время между высоким и низким NEx (BUSTURN HCLK)
15-8	DATAST	Длительность второй фазы доступа (DATAST+1 циклов HCLK при записи, DATAST+3 циклов HCLK при чтении). Не может быть равным 0 (минимум 1).
7-4	ADDHLD	Всё равно.
3-0	ADDSET[3:0]	Длительность первой фазы доступа (ADDSET+1 циклов HCLK для записи).

Режим D, чтение.



Режим D, запись.



От режима 1 отличается переключением NOE после изменения NADV и независимыми времянками чтения и записи.

Таблица 120. Биты FSMC_BCRx.

Номер	Имя	Устанавливаемое значение
31-20	Резерв	0x000
19	CBURSTRW	0х0 (в асинхронном режиме не влияет)
18:16	CPSIZE	0х0 (в асинхронном режиме не влияет)
15	ASYNCWAIT	1 при поддержке памятью. Иначе 0.
14	EXTMOD	0x1
13	WAITEN	0х0 (в асинхронном режиме не влияет)
12	WREN	Как нужно
11	WAITCFG	Всё равно.
10	WRAPMOD	0x0
9	WAITPOL	Имеет смысл только при стоящем бите 15
8	BURSTEN	0x0
7	Резерв	0x1
6	FACCEN	Соответственно памяти.
5-4	MWID	Как нужно
3-2	MTYP[0:1]	Как нужно
1	MUXEN	0x0
0	MBKEN	0x1

Таблица 121. Биты FSMC_BTRx.


Номер	Имя	Устанавливаемое значение
31-30	Резерв	0x0
29-28	ACCMOD	0x3
27-24	DATLAT	Всё равно.
23-20	CLKDIV	Всё равно.
19-16	BUSTURN	Время между высоким и низким NEx (BUSTURN HCLK)
15-8	DATAST	Длительность второй фазы доступа (DATAST+3 циклов HCLK при чтении). Не может быть равным 0 (минимум 1).
7-4	ADDHLD	Длительность средней фазы чтения (ADDHLD+1 циклов HCLK).
3-0	ADDSET[3:0]	Длительность первой фазы доступа (ADDSET+1 циклов HCLK).

Таблица 122. Биты FSMC_BWTRx.


Номер	Имя	Устанавливаемое значение
31-30	Резерв	0x0
29-28	ACCMOD	0x3
27-24	DATLAT	0x0
23-20	CLKDIV	0x0
19-16	BUSTURN	Время между высоким и низким NEx (BUSTURN HCLK)
15-8	DATAST	Длительность второй фазы доступа (DATAST+3 циклов HCLK при записи). Не может быть равным 0 (минимум 1).
7-4	ADDHLD	Длительность средней фазы записи (ADDHLD+1 циклов HCLK).
3-0	ADDSET[3:0]	Длительность первой фазы доступа (ADDSET+1 циклов HCLK для записи).

Мультиплексный режим - мультиплексированный асинхронный доступ к NOR Flash памяти.

Мультиплексный режим, чтение.



Мультиплексный режим, запись.



От режима D отличается управлением младшей частью адреса на шине данных.

Таблица 123. Биты FSMC_BCRx.

Номер	Имя	Устанавливаемое значение
31-21	Резерв	0x000
19	CBURSTRW	0х0 (в асинхронном режиме не влияет)
18:16	CPSIZE	0х0 (в асинхронном режиме не влияет)
15	ASYNCWAIT	1 при поддержке памятью. Иначе 0.
14	EXTMOD	0x0
13	WAITEN	0х0 (в асинхронном режиме не влияет)
12	WREN	Как нужно
11	WAITCFG	Всё равно.
10	WRAPMOD	0x0
9	WAITPOL	Имеет смысл только при стоящем бите 15
8	BURSTEN	0x0
7	Резерв	0x1
6	FACCEN	0x1
5-4	MWID	Как нужно
3-2	MTYP[0:1]	0x2 (NOR Flash memory)
1	MUXEN	0x0
0	MBKEN	0x1

Таблица 124. Биты FSMC_BTRx.

Номер	Имя	Устанавливаемое значение
31-30	Резерв	0x0
29-28	ACCMOD	0x0
27-24	DATLAT	Всё равно.
23-20	CLKDIV	Всё равно.
19-16	BUSTURN	Длительность последней фазы доступа (BUSTURN+1 HCLK)
15-8	DATAST	Длительность второй фазы доступа (DATAST+3 циклов HCLK при чтении, DATAST+1 циклов HCLK при записи). Не может быть равным 0 (минимум 1).
7-4	ADDHLD	Длительность средней фазы доступа (ADDHLD+1 циклов HCLK). Не может быть равным 0 (минимум 1).
3-0	ADDSET[3:0]	Длительность первой фазы доступа (ADDSET+1 циклов HCLK).

Управление ожиданием при асинхронном доступе.

Если асинхронная память умеет выставлять сигнал WAIT при своей неготовности к работе, то в регистре FSMC BCRx надо ставить бит ASYNCWAIT.

Если сигнал WAIT активен (в зависимости от бита WAITPOL), то вторая фаза доступа (установка данных), определённая битами DATAST, удлиняется вплоть до снятия сигнала WAIT. В отличие от фазы данных, первые фазы доступа (Установка и удержание адреса), определённые битами ADDSET[3:0] и ADDHLD, к сигналу WAIT не чувствительны.

Фазу установки данных (DATAST в регистре FSMC_BCRx) нужно определять так, чтобы сигнал WAIT соответствовал следующим условиям:

- Для чтения: WAIT можно обнаружить за 4 такта HCLK до считывания данных или за 6 тактов HCLK до снятия NOE.
- Для записи: WAIT можно обнаружить за 4 такта HCLK до снятия NWE.
- 1. Память выставляет сигнал WAIT выравненным к переключаемым NOE/NWE:

DATAST ≥ (4 × HCLK) + max_wait_assertion_time

2. Память выставляет сигнал WAIT выравненным к NEx (или NOE/NWE не переключаются): если

max_wait_assertion_time > фаза_адреса + фаза_удержания


DATAST $\geq (4 \times HCLK) + (max_wait_assertion_time - фаза_адреса - фаза_удержания)$

DATAST ≥ 4 × HCLK

где $max_wait_assertion_time$ это максимальное время установки сигнала WAIT по низкому уровню на NEx/NOE/NWE.


Рисунки ниже показывают число добавляемых тактов HCLK для доступа к памяти после снятия ею сигнала WAIT (независимо от приведённых случаев).

Асинхронное ожидание при чтении.



Полярность NWAIT зависит от бита WAITPOL в регистре FSMC_BCRx.

Асинхронное ожидание при записи.



Полярность NWAIT зависит от бита WAITPOL в регистре FSMC_BCRx.

21.5.5. Синхронные передачи

Кратность тактов памяти, СLK, и тактов HCLK задаётся параметром CLKDIV.

NOR Flash определяет минимальное время от выдачи NADV до переднего фронта CLK. Для его соблюдения FSMC не должен подавать такт на память во время первого цикла синхронного доступа (перед появлением NADV). Так гарантируется появление переднего фронта в середине импульса импульса NADV.

Задержки Данных и NOR Flash.

Задержка данных это число циклов ожидания перед считыванием данных. Значение DATLAT должно быть совместимым с значением в регистре конфигурации NOR Flash. При вычислении задержки данных FSMC не учитывает такты при низком NADV.

Внимание:

Некоторые устройства NOR Flash памяти не учитывают такты низкого NADV при подсчёте запаздывания данных. Так что точное соотношение запаздывания NOR Flash и параметром FMSC DATLAT может быть одним из двух:

- Запаздывание NOR Flash = (DATLAT + 2) тактов CLK
- Запаздывание NOR Flash = (DATLAT + 3) тактов CLK

Некоторые современные типы памяти выставляют NWAIT в фазе задержки. В таких случаях DATLAT может быть минимальным. В результате FSMC читает данные и ждёт достаточно долго для определения достоверности данных. Так FSMC определяет конец задержки памяти и достоверность данных.

Другие типы памяти во время запаздывания NWAIT не выставляют. В этом случае задержки и FSMC и памяти должны быть корректными, чтобы не терять данные в первой фазе доступа к памяти.

Однопакетная передача.

Если выбранный банк включён в пакетный синхронный доступ и, например, АНВ запросил однопакетный доступ к 16-бит памяти, то FSMC выполняет пакетную передачу длиной 1 (при 16-бит передаче АНВ) или длиной 2 (при 32-бит передаче АНВ) и снимает выбор чипа после стробирования последних данных.

Понятно, что такая передача не самая эффективная по сравнению с асинхронным чтением по затратам тактов. Тем не менее, асинхронное чтение с произвольным доступом потребует установки режима доступа к памяти, что в итоге много длиннее.

Переход границы страниц в Cellular RAM 1.5

Cellular RAM 1.5 не разрешает пакетному доступу пересекать границу страниц. FSMC позволяет автоматически автоматически разбивать пакетный доступ при достижении границы страниц установкой битов CPSIZE в регистре FSMC BCR1 следуя размеру страницы.

Управление ожиданием

Для синхронной NOR Flash памяти состояние NWAIT определяется после заданного периода задержки, (DATLAT+2) тактов CLK.

Если NWAIT активен (низкий при WAITPOL = 0, высокий при WAITPOL = 1), то вставляются такты ожидания до снятия NWAIT (высокий при WAITPOL = 0, низкий при WAITPOL = 1).

Если **NWAIT** неактивен, данные считаются достоверными либо немедленно (бит **WAITCFG** = 1), либо по следующему фронту такта (бит **WAITCFG** = 0).


Во время вставки тактов ожидания сигналом **NWAIT** контроллер продолжает посылать такты памяти, сохраняет выбор чипа и разрешение вывода данных, но не рассматривает их достоверными.

Есть две конфигурации сигнала NWAIT для NOR Flash в пакетном режиме:


- Flash память выставляет сигнал **NWAIT** за один цикл до состояния ожидания (по умолчанию после сброса).
- Flash память выставляет сигнал NWAIT во время состояния ожидания.

Они поддерживаются FSMC раздельно для каждого выбора чипа битом WAITCFG в регистрах FSMC_BCRx (x = 0..3).

Конфигурации ожидания.



Синхронное мультиплексное чтение - NOR, PSRAM (CRAM).



- 1. Выходы байтовых линий BL не показаны; для NOR они высокие, для PSRAM (CRAM) низкие.
- 2. Полярность NWAIT ставится в 0.


Таблица 125. Биты FSMC_BCRx.

Номер	Имя	Устанавливаемое значение
31-21	Резерв	0x000
19	CBURSTRW	При синхронном чтении не влияет
18:16	CPSIZE	Как нужно (0x1 для CRAM 1.5)
15	ASYNCWAIT	0x0
14	EXTMOD	0x0
13	WAITEN	1, если память поддерживает, иначе 0.
12	WREN	При синхронном чтении не влияет
11	WAITCFG	Соответственно памяти.
10	WRAPMOD	0x0
9	WAITPOL	Соответственно памяти.
8	BURSTEN	0x1
7	Резерв	0x1
6	FACCEN	Соответственно памяти (NOR Flash).
5-4	MWID	Как нужно
3-2	MTYP[0:1]	0х1 или 0х2
1	MUXEN	0x0
0	MBKEN	0x1

Таблица 126. Биты FSMC_BTRx.

Номер	Имя	Устанавливаемое значение
31-30	Резерв	0x0
29-28	ACCMOD	0x0
27-24	DATLAT	Задержка данных.
23-20	CLKDIV	0x0 для CLK = HCLK (не поддерживается) 0x1 для CLK = 2 × HCLK
19-16	BUSTURN	Не влияет.
15-8	DATAST	Всё равно.
7-4	ADDHLD	Всё равно.
3-0	ADDSET[3:0]	Всё равно.

Синхронная мультиплексная запись - PSRAM (CRAM).



- 1. Память должна выдавать NWAIT на такт раньше и WAITCFG должен быть равен 0.
- 2. Полярность NWAIT ставится в 0.
- 3. Байтовые линии (NBL) не показаны, при активном NEx удерживается низким.

Таблица 127. Биты FSMC_BCRx.

Номер	Имя	Устанавливаемое значение
31-20	Резерв	0x000
19	CBURSTRW	0x1
18:16	CPSIZE	Как нужно (0x1 для CRAM 1.5)
15	ASYNCWAIT	0x0
14	EXTMOD	0x0
13	WAITEN	1, если память поддерживает, иначе 0.
12	WREN	0x1
11	WAITCFG	0x0
10	WRAPMOD	0x0
9	WAITPOL	Соответственно памяти.
8	BURSTEN	На синхронную запись не влияет.

Номер	Имя	Устанавливаемое значение
7	Резерв	0x1
6	FACCEN	Соответственно памяти.
5-4	MWID	Как нужно
3-2	MTYP[0:1]	0x1
1	MUXEN	Как нужно
0	MBKEN	0x1

Таблица 128. Биты FSMC_BTRx.

Номер	Имя	Устанавливаемое значение
31-30	Резерв	0x0
29-28	ACCMOD	0x0
27-24	DATLAT	Задержка данных.
23-20	CLKDIV	0x0 для CLK = HCLK (не поддерживается) 0x1 для CLK = 2 × HCLK
19-16	BUSTURN	Время между высоким и низким NEx (BUSTURN HCLK)
15-8	DATAST	Всё равно.
7-4	ADDHLD	Всё равно.
3-0	ADDSET[3:0]	Всё равно.

21.5.6. Регистры управления NOR/PSRAM

Они доступны словами.

Регистры выбора чипов SRAM/NOR-Flash 1..4 (FSMC_BCR1..4)

Смещение адреса: $0xA000\ 0000 + 8 * (x - 1), x = 1...4$

По сбросу: 0x0000 30DB для Банка 1 и 0x0000 30D2 для Банков 2 - 4 Управляющая информация банков SRAM, PSRAM и NOR Flash памяти.

31 30 29 28 27 26 25 24 23 22 21 20 19 18 17 16 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0

Reserved	CBURSTRW	CPS	iZE[i	2:0]	ASCYCWAIT	EXTMOD	WAITEN	WREN	WAITCFG	WRAPMOD	WAITPOL	BURSTEN	Reserved	FACCEN	MM/IDE4-01	ייייין בייייי	[0.1]QATM	WI I I I [1.0]	MUXEN	MBKEN
	rw				rw	rw	rw	rw	rw	rw	rw	rw		rw	rw	rw	rw	rw	rw	rw

- <u>Биты 31:20</u>
 Резерв, не трогать.
- <u>Бит 19</u> **CBURSTRW:** Разрешение синхронной пакетной записи Cellular RAM (PSRAM). Синхронное пакетное чтение разрешается битом BURSTEN в регистре FSMC_BCRx.
 - 0: Запись асинхронная
 - 1: Запись синхронная.
- <u>Биты 18:16</u> **CPSIZE[2:0]:** Размер страницы CRAM.

Используется Cellular RAM 1.5, не позволяющей пересечения границы страниц пакетными передачами. При установке этих битов FSMC автоматически разбивает пакетные передачи при достижении границы страниц.

000: Без автоматического разделения пакетов (по умолчанию после сброса)

001: 128 байт 010: 256 байт 011: 512 байт 100: 1024 байта Остальные: резерв.

— <u>Бит 15</u> **ASYNCWAIT**: Разрешение сигнала ожидания при асинхронных передачах.

0: В асинхронном протоколе сигнал NWAIT не учитывается (по умолчанию после сброса)

1: Сигнал NWAIT учитывается

— <u>Бит 14</u> **ЕХТМОD:** Разрешение расширенного режима.

Разрешает учитывать биты времянки записи немультиплексного асинхронного доступа в регистре FSMC_BWTR, устанавливая различные времянки чтения и записи.

- 0: Значения FSMC_BWTR не учитываются (по умолчанию после сброса)
- 1: Значения FSMC BWTR учитываются

NB: При выключенном расширенном режиме FSMC может работать в Режимах 1 или 2:

- Режим 1 используется по умолчанию для SRAM/PSRAM памяти (MTYP [0:1]=0x0 or 0x01)
- Режим 2 используется по умолчанию для NOR памяти (MTYP [0:1]= 0x10).
- <u>Бит 13</u>
 WAITEN: Разрешение ожидания.

Разрешает вставку тактов ожидания по сигналу NWAIT при синхронном доступе к Flash памяти.

- 0: Сигнал NWAIT не учитывается, такты ожидания после периода задержки Flash не вставляются
- 1: Сигнал NWAIT учитывается, вставляются такты ожидания после периода задержки Flash (по умолчанию после сброса)
- <u>Бит 12</u> **WREN**: Разрешение записи FSMC в банк памяти.
 - 0: Запись запрещена, выдаётся ошибка АНВ,
 - 1: Запись разрешена.
- <u>Бит 11</u> **WAITCFG**: Конфигурация времянки ожидания.

Сигнал NWAIT показывает достоверность данных из памяти, или необходимость вставки состояний ожидания при доступе к Flash памяти в синхронном режиме. Этот бит определяет установку NWAIT за один такт до состояния ожидания или во время его:

- 0: Сигнал NWAIT ставится за один такт до состояния ожидания (по умолчанию после сброса),
- 1: Сигнал NWAIT Ставится во время состояния ожидания (не используется в PRAM).
- <u>Бит 10</u> WRAPMOD: Поддержка закольцованных пакетов.

Определяет разбиение закольцованного пакета АНВ на два последовательных обращения. Действует только при пакетном доступе.

- 0: Прямой закольцованный пакет запрещён (по умолчанию после сброса),
- 1: Прямой закольцованный пакет разрешён.

NB: Бит не имеет значения если CPU и DMA не могут выдавать такие запросы.

— <u>Бит 9</u>
 WAITPOL: Полярность сигнала ожидания.

Действует только при пакетном доступе:

- 0: NWAIT активен низким (по умолчанию после сброса),
- 1: NWAIT активен высоким.
- <u>Бит 8</u> **BURSTEN**: Разрешение пакетов.

Разрешает синхронный доступ при чтении в пакетном режиме:

- 0: Пакеты запрещены (по умолчанию после сброса). Чтение в асинхронном режиме.
- 1: Пакеты разрешены. Чтение в синхронном режиме.

NB: При выключенном расширенном режиме FSMC может работать в Режимах 1 или 2:

- Режим 1 используется по умолчанию для SRAM/PSRAM памяти (MTYP [0:1]=0x0 or 0x01)
- Режим 2 используется по умолчанию для NOR памяти (МТҮР [0:1]= 0x10).
- Бит 7Резерв, не трогать.
- <u>Бит 6</u> **FACCEN:** Разрешение доступа к NOR Flash
 - 0: Доступ к NOR Flash запрещён
 - 1: Доступ к NOR Flash разрешён (по умолчанию после сброса).
- <u>Биты 5:4</u> **MWID[1:0]**: Ширина шины данных памяти.
 - 00: 8 бит,
 - 01: 16 бит (по умолчанию после сброса),
 - 10: Резерв, не трогать.
 - 11: Резерв, не трогать.

— <u>Биты 3:2</u> **МТҮР[1:0]:** Тип памяти.

Тип внешней памяти в банке:

00: SRAM (по умолчанию после сброса для Банков 2...4)

01: PSRAM (CRAM)

10: NOR Flash(по умолчанию после сброса для Банка 1)

11: Резерв, не трогать.

— <u>Бит 1</u> **МИХЕN**: Разрешение мультиплекса Адреса/Данных.

Стоящий бит разрешает мультиплексирование Адреса/Данных на шине данных для NOR и PSRAM памяти:

0: Адрес/Данные не мультиплексируются

1: Адрес/Данные мультиплексируются (по умолчанию после сброса).

— <u>Бит 0</u> **МВКЕN**: Разрешение банка памяти.

После сброса разрешён Банк 1, остальные запрещены.

Доступ к запрещённому банку вызывает Ошибку на шине АНВ.

0: Соответствующий банк выключен

1: Соответствующий банк включен.

Регистры времянки выбора чипов 1.4 SRAM/NOR-Flash (FSMC_BTR1..4).

Смещение адреса: 0xA000 0000 + 0x04 + 8 * (x - 1), x = 1..4

По сбросу: 0x0FFF FFFF

Биты FSMC_BTRх программно добавляют задержку в конец передач чтения/записи. Она позволяет согласовать минимальное время между последовательными передачами (t_{EHEL} от высокого NEx до низкого FSMC_NEx) и максимального времени освобождения шины данных памятью после операции чтения (t_{EHQZ}).

Содержат управляющую информацию для всех банков SRAM, PSRAM и NOR Flash. Если бит EXTMOD в регистре FSMC_BCRx стоит, то появляются 2 регистра: для чтения (этот регистр) и для записи (FSMC_BWTRx).

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
	Reserved	10.1700	- ACCIMOD[1:0]		10.01 10.01	DAILAI[3:0]			[KDIVID:0]	OENDIV[3:0]			יסיפוואםן ודמוום	- BUSTURIN[3:0]					10.57+0	DAIA3 [7.0]					יסיפיט וחחחי	. ลบบทเมโจ.ข			ADDOCTES:01	ADD3E [[3:0]	
		rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw

– <u>Биты 31:30</u>
 Резерв, не трогать.

— <u>Биты 29:28</u> ACCMOD[1:0]: Режим доступа

Определяет режим асинхронного доступа. Работает только при стоящем бите EXTMOD в регистре FSMC BCRx.

00: Режим А 01: Режим В 10: Режим С 11: Режим D

— Биты 27:24 **DATLAT[3:0]:** Задержка данных для синхронной NOR Flash памяти

Определяет число тактов (+2) синхронной NOR Flash памяти, подаваемых на память перед чтением/ записью первых данных.

Выражается не в периодах HCLK, а в периодах FSMC_CLK. В случае PSRAM (CRAM) это поле должно быть нулевым. В асинхронных NOR Flash, SRAM или PSRAM это поле никого не волнует.

0000: Задержка в 2 такта CLK перед первым доступом пакета

1111: Задержка в 17 тактов СLK перед первым доступом пакета (по умолчанию после сброса)

— <u>Биты 23:20</u> **СLKDIV[3:0]:** Делитель частоты сигнала FSMC_CLK в тактах HCLK

0000: Резерв

0001: Период FSMC_CLK = 2 × HCLK периодов

0010: Период FSMC_CLK = 3 × HCLK периодов

1111: Период FSMC_CLK = 16 × HCLK периодов (по умолчанию после сброса)

В асинхронных NOR Flash, SRAM или PSRAM это поле никого вообще не волнует.

— <u>Биты 19:16</u> **BUSTURN[3:0]:** Длительность фазы реверса шины

Эти биты программно добавляют задержку в конец передач чтение/запись и запись/чтение. Программируемая задержка вставляется между асинхронными чтением (мультиплекс или режим D) или записью и любым другим асинхронно/синхронным доступом к статическому банку (при чтении банк может быть тем же или другим; при записи банк может быть различным исключая мультиплекс и режим D).

В некоторых случаях, задержка реверса шины фиксирована при любом значении BUSTURN:

- Задержка реверса шины не вставляется между двумя последовательными записями в один банк статической памяти, исключая мультиплекс и режим D.
- Задержка реверса шины в 1 такт FSMC вставляется между:
 - Двумя последовательными асинхронными чтениями из одного банка статической памяти, исключая мультиплекс и режим D.
 - Асинхронным чтением и асинхронной или синхронной записью в любой статический или динамический банк, исключая мультиплекс и режим D.
 - Асинхронным чтением (режимы 1, 2, A, B or C) и чтением из другого статического банка.
- Задержка реверса шины в 2 такта FSMC вставляется между:
 - Двумя последовательными синхронными записями (пакетными или одиночными) в один банк
 - Синхронной записью (пакетной или одиночной) и асинхронным обменом с статическим банком памяти (банк может быть тем же или другим в случае чтения).
 - Двумя последовательными синхронными чтениями (пакетными или одиночными) с последующим синхронным/асинхронным обменом с другим банком статической памяти.
- Задержка реверса шины в 3 такта FSMC вставляется между:
 - Двумя последовательными синхронными записями (пакетными или одиночными) в разные статические банки.
 - Синхронной записью (пакетной или одиночной) и синхронным чтением из одного или разных банков.

0000: Длительность фазы BUSTURN = 1 добавленный такт HCLK

. . .

1111: Длительность фазы BUSTURN = 16 × HCLK тактов (по умолчанию после сброса)

– <u>Биты 15:8</u>
 DATAST[7:0]: Длительность фазы данных асинхронного доступа.

0000 0000: Резерв.

0000 0001: Длительность фазы DATAST = 2 × HCLK тактов

0000 0010: Длительность фазы DATAST = 3 × HCLK тактов

. . .

1111 1111: Длительность фазы DATAST = 256 × HCLK тактов (по умолчанию после сброса)

Пример: Режим 1, чтение, DATAST=1: Фаза данных = DATAST+3 = 4 HCLK тактов.

NB: При синхронном доступе никого не волнует.

— <u>Биты 7:4</u> **ADDHLD[3:0]:** Длительность фазы удержания адреса.

Используется при мультиплексе и режиме D:

0000: Резерв

0001: Длительность фазы ADDHLD = 2 × HCLK тактов

0010: Длительность фазы ADDHLD = 3 × HCLK тактов

. . .

1111: Длительность фазы ADDHLD = 16 × HCLK тактов (по умолчанию после сброса)

Пример: Режим D, чтение, ADDHLD=1: Фаза удержания адреса = ADDHLD + 1 = 2 HCLK такта.

NB: При синхронном доступе не используется, фаза всегда равна 1 такту памяти.

— <u>Биты 3:0</u> **ADDSET[3:0]:** Длительность фазы установки адреса.

Используется в SRAM, ROM и асинхронных NOR Flash и PSRAM:

0000: Длительность фазы ADDSET = 1 x HCLK тактов

. . .

1111: Длительность фазы ADDSET = x HCLK тактов (по умолчанию после сброса)

Пример: Режим 2, чтение, ADDSET=1: Фаза установки адреса = ADDSET + 1 = 2 HCLK тактов.

NB: При синхронном доступе к NOR Flash и PSRAM никому не интересно.

NB: PSRAM (CRAM) имеет переменную задержку из-за внутренней регенерации. Так что эта память выдаёт сигнал NWAIT на всё нужное время.

С памятью PSRAM (CRAM) поле DATLAT должно быть обнулено, так что FSMC вскоре выходит из задержки и смотрит на сигнал NWAIT от памяти memory, затем при готовности читает или пишет в память.

Этот метод можно использовать и с позднейшими поколениями Flash памяти, выдающими сигнал NWAIT, в отличие от старой Flash памяти.

Регистры времянки записи 1..4 SRAM/NOR-Flash (FSMC_BWTR1..4).

Смещение адреса: $0xA000\ 0000 + 0x104 + 8*(x-1), x = 1..4$

По сбросу: 0x0FFF FFFF

Содержит управляющую информацию всех банков памяти SRAM, PSRAM и NOR Flash. Регистр работает только при асинхронной записи (стоит бит EXTMOD в регистре FSMC BCRx).

31 30 29 28 27 26 25 24 23 22 21 20 19 18 17 16 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 (

Res.	ACCM OD[2:0]	Reserved	BU	STU	RN[3	3:0]	DATAST[7:0]								Α[DDHI	LD[3	:0]	ADDSET[3:0]			
	rw rw		rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw

– <u>Биты 31:30</u>
 Резерв, не трогать.

— <u>Биты 29:28</u> ACCMOD[1:0]: Режим доступа

Определяет режим асинхронного доступа. Работает только при стоящем бите EXTMOD в регистре FSMC_BCRx.

00: Режим А 01: Режим В 10: Режим С 11: Режим D

– <u>Биты 27:20</u>
 Резерв, не трогать.

— <u>Биты 19:16</u> **BUSTURN[3:0]:** Длительность фазы реверса шины

Программируемая задержка вставляется между асинхронной записью и любым другим асинхронно/ синхронным доступом к статическому банку (при чтении банк может быть тем же или другим; при записи банк может быть различным, исключая мультиплекс и режим D).

В некоторых случаях, задержка реверса шины фиксирована при любом значении BUSTURN:

- Задержка реверса шины не вставляется между двумя последовательными записями в один банк статической памяти, исключая мультиплекс и режим D.
- Задержка реверса шины в 2 такта FSMC вставляется между:
 - Двумя последовательными синхронными записями (пакетными или одиночными) в один банк
 - Синхронной записью (пакетной или одиночной) и асинхронным обменом с статическим банком памяти (банк может быть тем же или другим в случае чтения).
- Задержка реверса шины в 3 такта FSMC вставляется между:
 - Двумя последовательными синхронными записями (пакетными или одиночными) в разные статические банки.
 - Синхронной записью (пакетной или одиночной) и синхронным чтением из одного или разных банков.

0000: Длительность фазы BUSTURN = 1 добавленный такт HCLK

. .

1111: Длительность фазы BUSTURN = 16 × HCLK тактов (по умолчанию после сброса)

— <u>Биты 15:8</u> **DATAST[7:0]:** Длительность фазы данных асинхронного доступа.

0000 0000: Резерв.

0000 0001: Длительность фазы DATAST = $2 \times HCLK$ тактов 0000 0010: Длительность фазы DATAST = $3 \times HCLK$ тактов

- -

1111 1111: Длительность фазы DATAST = 256 × HCLK тактов (по умолчанию после сброса)

Пример: Режим 1, чтение, DATAST=1: Фаза данных = DATAST+3 = 4 HCLK тактов.

NB: При синхронном доступе никого не волнует.

— <u>Биты 7:4</u> **ADDHLD[3:0]:** Длительность фазы удержания адреса.

Используется при мультиплексе и режиме D:

0000: Резерв

0001: Длительность фазы ADDHLD = 2 × HCLK тактов

0010: Длительность фазы ADDHLD = 3 × HCLK тактов

..

1111: Длительность фазы ADDHLD = 16 × HCLK тактов (по умолчанию после сброса)

Пример: Режим D, чтение, ADDHLD=1: Фаза удержания адреса = ADDHLD + 1 = 2 HCLK такта.

NB: При синхронном доступе не используется, фаза всегда равна 1 такту памяти.

— <u>Биты 3:0</u> **ADDSET[3:0]:** Длительность фазы установки адреса.

Используется в SRAM, ROM и асинхронных NOR Flash и PSRAM:

0000: Длительность фазы ADDSET = 1 × HCLK тактов

...

1111: Длительность фазы ADDSET = x HCLK тактов (по умолчанию после сброса)

Пример: Режим 2, чтение, ADDSET=1: Фаза установки адреса = ADDSET + 1 = 2 HCLK тактов.

NB: При синхронном доступе к NOR Flash и PSRAM никому не интересно.

21.6. Контроллер NAND Flash/PC Card

FSMC выдаёт нужную времянку сигналов для следующих типов памяти:

- NAND Flash
 - 8-бит
 - 16-бит
- 16-bit PC Card совместимые устройства

Контроллер NAND/PC Card управляет тремя внешними банками. Банк 2 и банк 3 поддерживают NAND Flash устройства. Банк 4 поддерживает устройства PC Card.

Каждый банк конфигурируется своими регистрами. Программируемые параметры памяти включают времянку доступа и конфигурацию контроля ошибок (ECC).

Таблица 129. Па	раметры доступа	NAND	Flash/PC Card.

Параметр памяти	Функция	Режим доступа	Единицы	Min.	Max.
Время установки	Число тактов HCLK установки адреса перед подачей команды	4/3	HCLK	1	255
Ожидание	Минимальная длительность подачи команды	4/3	HCLK	2	256
Удержание	Число тактов удержания адреса (и данных при записи) после снятия команды	4/3	HCLK	1	254
Ні-Z шины данных	Число тактов удержания шиной данных high-Z состояния после начала записи	3	HCLK	0	255

21.6.1. Сигналы интерфейса внешней памяти

Внимание: При использовании PC Card или CompactFlash в режиме I/O, входная ножка NIOS16 должна быть заземлена, а не подключаться к карте, иначе FSMC забастует, откажется работать и пр.

Теоретически ограничений ёмкости нет, так как FSMC может использовать произвольное число тактов адреса.

NB: Префикс "N" указывает на активный низкий уровень сигнала.

Таблица 130. 8-бит NAND Flash

Сигнал FSMC	Вв./Выв.	Функция
A[17]	Ы	Разрешение защёлки адреса NAND Flash (ALE)
A[16]	Ы	Разрешение защёлки команды NAND Flash (CLE)
D[7:0]	В/Ы	8-бит мультиплексная, двунаправленная шина адреса/данных
NCE[x]	Ы	Выбор чипа, х = 2, 3
NOE(= NRE)	Ы	Разрешение выхода (в памяти: разрешение чтения, NRE)
NWE	Ы	Разрешение записи
NWAIT/INT[3:2]	В	Сигнал готов/занят NAND Flash для FSMC

Таблица 131. 16-бит NAND Flash

Сигнал FSMC	Вв./Выв.	Функция
A[17]	Ы	Разрешение защёлки адреса NAND Flash (ALE)
A[16]	Ы	Разрешение защёлки команды NAND Flash (CLE)
D[7:0]	В/Ы	16-бит мультиплексная, двунаправленная шина адреса/данных
NCE[x]	Ы	Выбор чипа, х = 2, 3
NOE(= NRE)	Ы	Разрешение выхода (в памяти: разрешение чтения, NRE)
NWE	Ы	Разрешение записи
NWAIT/INT[3:2]	В	Сигнал готов/занят NAND Flash для FSMC

Таблица 132. 16-бит PC Card

Сигнал FSMC	Вв./Выв.	Функция
A[10:0]	0	Address bus
NIOS16	1	Data transfer in I/O space. It must be shorted to GND (16-bit transfer only)
NIORD	0	Output enable for I/O space
NIOWR	0	Write enable for I/O space
NREG	0	Register signal indicating if access is in Common or Attribute space
D[15:0]	I/O	Bidirectional databus
NCE4_1	0	Chip select 1
NCE4_2	0	Chip select 2 (indicates if access is 16-bit or 8-bit)
NOE	0	Output enable in Common and in Attribute space
NWE	0	Write enable in Common and in Attribute space
NWAIT	1	PC Card wait input signal to the FSMC (memory signal name IORDY)
INTR	1	PC Card interrupt to the FSMC (only for PC Cards that can generate an interrupt)
CD	I	PC Card presence detection. Active high. If an access is performed to the PC Card banks while CD is low, an AHB error is generated.

21.6.2. Поддерживаемая память и передачи NAND Flash / PC Card

В таблице ниже неразрешённые передачи указаны красным цветом.

Уст-во	Режим	Ч/3	Размер данных АНВ	Размер данных памяти	Можно	Комментарии
	Асинхр.	Ч	8	8	Д	
	Асинхр.	3	8	8	Д	
NAND 8-бит	Асинхр.	Ч	16	8	Д	За два обращения FSMC
NAND 8-OUT	Асинхр.	3	16	8	Д	За два обращения FSMC
	Асинхр.	Ч	32	8	Д	За 4 обращения FSMC
	Асинхр.	3	32	8	Д	За 4 обращения FSMC
	Асинхр.	Ч	8	16	Д	
	Асинхр.	3	8	16	Н	
NAND 40 6	Асинхр.	Ч	16	16	Д	
NAND 16-бит	Асинхр.	3	16	16	Д	
	Асинхр.	Ч	32	16	Д	За два обращения FSMC
	Асинхр.	3	32	16	Д	За два обращения FSMC

21.6.3. Временные диаграммы NAND Flash / PC Card

Банки памяти PC Card/CompactFlash и NAND Flash управляются регистрами:

• Управления: FSMC PCRx

• Состояния прерываний: FSMC SRx

• Коррекции ошибок (ECC): FSMC ECCRX


• Времянки Общей памяти: FSMC РМЕМх

• Времянки памяти Атрибутов: FSMC PATTx

• Времянки памяти Вв./Выв.: FSMC_PIOx

Регистры времянки содержат три параметра, определяющих число тактов HCLK для трёх фаз доступа к PC Card/CompactFlash NAND Flash, плюс ещё один, задающий время начала управления шиной данных при записи. Ниже показаны параметры доступа к Общей памяти, так как для памяти Атрибутов и Вв./Выв. (только для PC Card) они такие же.

Времянки доступа к Общей памяти NAND/PC Card.



- 1. NOE остаётся высоким (неактивным) при записи. NWE остаётся высоким (неактивным) при чтении.
- 2. NCEx ставится низким при запросе доступа к NAND и держится до обращения к другому банку.


21.6.4. Операции NAND Flash


Сигналы разрешения защёлок команды (CLE) и адреса (ALE) у NAND управляются сигналами адреса FSMC. То есть, CPU пишет команды или адреса в определённые области NAND Flash памяти. Вот типичное чтение из NAND Flash:

- 1. Регистрами FSMC_PCRx и FSMC_PMEMx (иногда и FSMC_PATTx) выбрать банк NAND Flash в соответствии с его характеристиками (битами PWID ширину шины данных, и как нужно PTYP = 1, PWAITEN = 0 или 1).
- 2. CPU пишет один байт команды в общую память (например 0x00 для Samsung NAND Flash). Во время строба записи (низкий импульс на NWE) сигнал на входе CLE активен, и байт рассматривается как команда. Теперь при последующих чтениях страницы команду подавать не нужно.
- 3. Теперь CPU может послать адрес начала чтения (STARTAD) записью байтов (например, STARTAD[7:0], STARTAD[15:8], STARTAD[23:16] и, наконец, STARTAD[25:24] для 64 Мb х 8 бит NAND Flash) в общую память или пространство атрибутов. Во время строба записи (низкий импульс на NWE) сигнал на входе ALE активен, и байты рассматриваются как начальный адрес чтения. Использование памяти атрибутов позволяет FSMC включать разные времянки вроде предожидания в некоторых NAND Flash.
- 4. Контроллер ждёт готовности NAND Flash (высокий сигнал R/NB) перед новым обращением (в тот же или другой банк). При этом контроллер держит сигнал NCE активным (низким).
- 5. Теперь CPU может байт за байтом читать из общей памяти страницу NAND Flash (поле данных + резервное поле).
- 6. Следующую страницу NAND Flash можно читать без записи команд и адреса тремя способами:
 - просто выполняя операцию шага 5
 - писать новый адрес, начиная с шага 3
 - послать новую команду, начиная с шага 2.

21.6.5. Предожидание NAND Flash

Некоторые устройства NAND Flash требуют чтобы после записи последней части адреса контроллер ждал падения сигнала R/NB.





- 1. СРU записал байт 0x00 по адресу 0x7001 0000.
- 2. СРU записал байт A7-A0 по адресу 0x7002 0000.
- 3. СРU записал байт A15-A8 по адресу 0x7002 0000.
- 4. CPU записал байт A23-A16 по адресу 0x7002 0000.
- 5. CPU записал байт A25-A24 по адресу 0x7802 0000: FSMC выполняет запись используя определение FSMC_PATT2, где ATTHOLD ≥ 7 (обеспечивая (7+1) × HCLK = 112 ns > t_{WB} max). так гарантируется что NCE остаётся низким вплоть до падения и подъёма R/NB (требуется для NAND Flash, безразличным к NCE).

При надобности это достигается установкой MEMHOLD для соответствия t_{WB} . Но у чтения NAND Flash задержка удержания равна (MEMHOLD + 2) х HCLK тактов, а запись имеет задержку удержания (MEMHOLD) х HCLK тактов.

Чтобы обойти это можно использовать память атрибутов установив **ATTHOLD** для получения времянки t_{WB} , и оставив **MEMHOLD** минимальной. Тогда при всех обменах с NAND Flash надо использовать общую память, но последний байт адреса нужно писать а память атрибутов.

21.6.6. Вычисление кода коррекции ошибки (ECC) NAND Flash

Контроллер FSMC PC-Card имеет два блока аппаратного вычисления коррекции ошибок, по одному на блоки памяти 2 и 3. С блоком 4 аппаратное вычисление ECC невозможно. Оба регистра идентичны.

Использованный алгоритм позволяет исправлять ошибку в 1 бите и обнаруживать ошибки 2 битов в 256, 512, 1 024, 2 048, 4 096 и 8 192 передачах. Он основан на кодах Хэмминга с вычислением чётности строк и колонок.

Модули ECC отслеживают шину данных и сигналы NCE и NWE активного банка памяти NAND Flash.

Они работают так:

- При доступе к банкам 2 и 3 NAND Flash перехваченные данные на шине D[15:0] запоминаются для последующих вычислений.
- При доступе по любым другим адресам логика ЕСС отдыхает, так что команды и сами адреса в вычислениях не участвуют.

После передачи желаемого числа байт из регистров FSMC_ECCR2/3 читается результат вычисления и они сбрасываются обнулением бита ECCEN. Для вычисления нового блока бит ECCEN в регистре FSMC_PCR2/3 нужно поставить.

Вычисляем ЕСС:

- 1. Ставим бит ECCEN в регистре FSMC PCR2/3.
- 2. Пишем данные в страницу памяти NAND Flash. Блок ECC в это время вычисляет ECC.
- 3. Сохраняем значение ECC из FSMC ECCR2/3 в переменной.
- 4. Снимаем и снова ставим бит ECCEN в регистре FSMC_PCR2/3 для обратного чтения данных. Блок ECC в это время вычисляет ECC.
- 5. Читаем новое значение ECC из регистра FSMC_ECCR2/3.
- 6. Если оба значения ЕСС равны, то можно спокойно вздохнуть, иначе программа исправления ошибок скажет вам, может ли она это сделать.

21.6.7. Операции PC Card/CompactFlash

Адресные пространства и доступ к памяти

FSMC поддерживает Compact Flash и PC Cards в режимах Памяти и I/O (но не True IDE). Compact Flash и PC Card имеют 3 пространства памяти:

- Общее
- Атрибутов
- Память І/О

Ножки nCE2 и nCE1 (FSMC_NCE4_2 и FSMC_NCE4_1) выбирают карту и словный или байтовый доступ: nCE2 выбирает нечётный байт на D15-8 и nCE1 выбирает чётный байт на D7-0 при A0=0 или нечётный байт на D7-0 при A0=1. Полное слово на D15-0 выбирается при обоих низких nCE2 и nCE1.

Пространство памяти выбирается низким nOE при чтении или низким nWE при записи, в сочетании с низкими nCE2/nCE1 и nREG.

- Если при доступе к памяти nREG=1, то используется общая память
- Если при доступе к памяти nREG=0, то используется память атрибутов

Пространство I/O выбирается низким nIORD при чтении или низким nIOWR при записи [вместо nOE/nWE для пространства памяти], в сочетании с nCE2/nCE1. При этом nREG должен быть низким. Для 16-бит PC Card есть три вида доступа:

- К общей памяти: 8-бит по чётным адресам или 16-бит АНВ. 8-бит доступ по нечётным адресам не поддерживается и не ведёт к выставлению низкого nCE2. 32-бит запросы АНВ транслируются в два 16-бит обращения к памяти.
- К памяти атрибутов с конфигурацией РС Card по 8-бит запросу АНВ по чётным адресам. 16-бит доступ АНВ преобразуется в одно 8-бит обращение к памяти: nCE1 будет низким, а nCE2 высоким и достоверным будет только байт на D7-0. 32-бит доступ АНВ преобразуется в два 8-bit обращения к памяти по чётным адресам: nCE1 будет низким, а nCE2 будет высоким и достоверным будет только чётный байт.
- Доступ к пространству I/O выполняется 8- или 16-бит запросами АНВ.

Таблица 134. Сигналы и типы доступа 16-бит PC Card.

nCE2	nCE1	nREG	nOE/nWE	nIORD /nIOWR	A10	A9	A7-1	Α0	Space	Access Type	Allowed/not Allowed
1	0	1	0	1	Х	Х	X-X	Χ	Common	Read/Write byte on D7-D0	YES
0	1	1	0	1	Х	Х	X-X	Χ	Memory	Read/Write byte on D15-D8	Not supported
0	0	1	0	1	Х	Х	X-X	0	Space	Read/Write word on D15-D0	YES
Х	0	0	0	1	0	1	X-X	0	Attribute	Read or Write Configuration Registers	YES
Х	0	0	0	1	0	0	X-X	0	Space	Read or Write CIS (Card Information Structure)	YES
1	0	0	0	1	Х	Х	X-X	1	Attribute	Invalid Read or Write (odd address)	YES
0	1	0	0	1	х	х	X-X	х	Space	Invalid Read or Write (odd address)	YES
1	0	0	1	0	Х	Х	X-X	0		Read Even Byte on D7-0	YES
1	0	0	1	0	Х	Х	X-X	1		Read Odd Byte on D7-0	YES
1	0	0	1	0	Х	Х	X-X	0		Write Even Byte on D7-0	YES
1	0	0	1	0	Х	Х	X-X	1	I/O space	Write Odd Byte on D7-0	YES
0	0	0	1	0	Х	Х	X-X	0	1/O space	Read Word on D15-0	YES
0	0	0	1	0	Х	Х	X-X	0		Write word on D15-0	YES
0	1	0	1	0	Х	Х	X-X	Х		Read Odd Byte on D15-8	Not supported
0	1	0	1	0	Х	Х	X-X	Χ		Write Odd Byte on D15-8	Not supported

Банк 4 FSMC позволяет доступ к этим 3 пространствам. См. Секцию 21.4.2 и Таблицу 102.

Ожидание

Если ожидание разрешено битом PWAITEN в регистре FSMC_PCRx, то CompactFlash и PC Card могут запросить у FSMC расширение фазы доступа, указанное битами у MEMWAITx/ATTWAITx/ IOWAITx, выставляя сигнал nWAIT после активации nOE/nWE или nIORD/nIOWR. Для правильного определения nWAIT биты MEMWAITx/ATTWAITx/IOWAITx нужно определять так:

xxWAITx >= 4 + max_wait_assertion_time/HCLK

где $max_wait_assertion_time$ максимальное время падения nWAIT после падения nOE/nWE или nIORD/nIOWR.

После снятия nWAIT FSMC Расширяет фазу ожидания на 4 такта HCLK.

21.6.8. Управляющие регистры NAND Flash/PC Card

Они доступны словами (32 бита).

Регистры управления 2..4 NAND Flash/PC Card (FSMC_PCR2..4).

Смещение адреса: 0xA0000000 + 0x40 + 0x20 * (x - 1), x = 2..4

По сбросу: 0х0000 0018

31 30 29 28 27 26 25 24 23 22 21 20 19 18 17 16 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0

Reserved	ECC	CPS[2:0]		TAR	[2:0]		-	ГСLF	R[2:0]	Res.	ECCEN	10. FJUING	2	PTYP	PBKEN	PWAITEN	Reserved
	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw		rw	rw	rw	rw	rw	rw	Ч

– Биты 31:20
 Резерв, не трогать.

— <u>Биты 19:17</u> **ECCPS[2:0]:** Размер страницы расширенного ECC.

000: 256 байт 001: 512 байт 010: 1024 байта 011: 2048 байт 100: 4096 байт 101: 8192 байта

— <u>Биты 16:13</u> **TAR[2:0]:** Задержка от ALE до RE в тактах AHB (HCLK).

Время: t_ar = (TAR + SET + 4) × THCLK где THCLK это период такта HCLK

0000: 1 так HCLK (по умолчанию)

1111: 16 тактов HCLK

NB: SET это MEMSET или ATTSET в зависимости от пространства адресов.

— <u>Биты 12:9</u> **TCLR[2:0]:** Задержка от CLE до RE в тактах АНВ (HCLK).

Время: $t_clr = (TCLR + SET + 4) \times THCLK$ где THCLK это период такта HCLK

0000: 1 так HCLK (по умолчанию)

1111: 16 тактов HCLK

NB: SET это MEMSET или ATTSET в зависимости от пространства адресов.

– <u>Биты 8:7</u>
 Резерв, не трогать.

— <u>Бит 6</u> **ЕССЕN**: Разрешение работы ЕСС

0: Логика ЕСС отключена и сброшена (по умолчанию после сброса),

1: Логика ЕСС включена.

— <u>Биты 5:4</u> **PWID[1:0]:** Ширина шины данных внешней памяти.

00: 8 бит

01: 16 бит (по умолчанию после сброса). Для PC Card обязательно.

10: Резерв, не трогать.

11: Резерв, не трогать.

— Бит 3 РТҮР: Тип памяти банка.

0: PC Card, CompactFlash, CF+ или PCMCIA

1: NAND Flash (по умолчанию после сброса)

— <u>Бит 2</u> **РВКЕ**N: Включение банка памяти PC Card/NAND Flash.

Обращение к отключённому банку вызывает ERROR на шине AHB.

0: Выключен (по умолчанию после сброса)

1: Включён

– <u>Бит 1</u>
 PWAITEN: Разрешение ожидания.

0: Нельзя

1: Можно

NB: Для PC Card биты MEMWAITx/ATTWAITx/IOWAITx должны ставиться так:

xxWAITx ≥ 4 + max_wait_assertion_time/HCLK

где max_wait_assertion_time это максимальное время между падением nWAIT и падением nOE/nWE или nIORD/nIOWR.

– <u>Бит 0</u>
 Резерв, не трогать.

rw rw rw rw rw rw

Регистр 2..4 состояния и прерываний FIFO (FSMC SR2..4)

Смещение адреса: $0xA000\ 0000 + 0x44 + 0x20 * (x-1), x = 2..4$

По сбросу: 0х0000 0040

FSMC использует FIFO при записи в память для хранения до 16 слов данных от AHB. При этом АНВ быстро освобождается для передач другой периферии пока FSMC сливает FIFO в память. При вычислении ECC надо использовать один бит состояния FIFO.

ECC вычисляется при записи в память, так что достоверное значение получается при пустом FIFO.

31 30 29 28 27 26 25 24 23 22 21 20 19 18 17 16 15 14 13 12 11 10 9 FEMPT NEN EN ILEN IREN Reserved LS RS

— Биты 31:20 Резерв, не трогать. — Бит 6 FEMPT: FIFO пуст.

Только чтение. 0: Что-то есть

1: FIFO nyct

— Бит 5 **IFEN:** Разрешение определения заднего фронта прерывания

0: Нельзя 1: Можно

— Бит 4 **ILEN:** Разрешение определения высокого уровня прерывания

0: Нельзя 1: Можно

— Бит 3 **IREN:** Разрешение определения переднего фронта прерывания

0: Нельзя 1: Можно

— Бит 2 **IFS:** Флаг заднего фронта прерывания

Ставится аппаратно, снимается программно.

0: Не было 1: Случилось

NB: Ставится программно (ЛАЖА КАКАЯ-ТО, но там так и написано). Может снимается записью 1?

ILS: Флаг высокого уровня прерывания

Ставится аппаратно, снимается программно.

0: Не было 1: Случилось

IRS: Флаг переднего фронта прерывания — Бит 0

Ставится аппаратно, снимается программно.

0: Не было 1: Случилось

NB: Ставится программно (ОПЯТЬ ЛАЖА, но там ИМЕННО ТАК). Может снимается записью 1?

Регистр 2..4 времянки общей памяти (FSMC_PMEM2..4)

Смещение адреса: $0xA000\ 0000 + 0x48 + 0x20 * (x - 1), x = 2..4$

По сбросу: 0xFCFC FCFC

Каждый регистр чтения/записи FSMC РМЕМх (x = 2..4) содержит определение времянки банка X PC Card или NAND Flash, используемой при доступе к общей памяти 16-бит PC Card/CompactFlash, или при записи команд и адреса NAND Flash и при чтении/записи данных.

31 30 29 28 27 26 25 24 23 22 21 20 19 18 17 16 15 14 13 12 11 10 9 8 2 1

		М	EMF	IIZ[7:	:0]					ME	MHC	DLD[7:0]					ME	MW	AIT[7	7 :0]					MI	EMS	ET[7	:0]		
rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw

— <u>Биты 31:24</u> **МЕМНІZх[7:0]:** Время состояния HiZ шины данных общей памяти X.

Число тактов HCLK (+1 только для NAND) удержания состояния HiZ на шине данных после старта записи в общее пространство (сокет X) PC Card/NAND Flash. Работает только при записи:

0000 0000: 1 такт HCLK 1111 1110: 255 тактов HCLK 1111 1111: Резерв

– <u>Биты 23:16</u>
 МЕМНОLDx[7:0]: Время удержания общей памяти X.

При чтении общей памяти NAND Flash определяют число тактов (HCLK+2) удержания адреса после снятия команды (NWE, NOE).

При записи общей памяти NAND Flash определяют число тактов (HCLK) удержания данных после снятия команды (NWE, NOE).

0000 0000: Резерв.

0000 0001: 1 такт HCLK при записи, 3 такта HCLK при чтении.

1111 1110: 254 такта НСЬК при записи, 256 тактов НСЬК при чтении.

1111 1111: Резерв.

— <u>Биты 15:9</u> **МЕМWAITx[7:0]:** Время ожидания общей памяти X.

При чтении и записи общей памяти PC Card/NAND Flash определяют минимальное число тактов HCLK (+1) выдачи команд (NWE, NOE) для сокета X. Длительность команд может расширяться сигналом ожидания (NWAIT) после заданного значения HCLK:

0000 0000: Резерв

0000 0001: 2 такта HCLK (+ такт ожидания, вставленный снятием NWAIT)

1111 1110: 255 тактов HCLK (+ такт ожидания, вставленный снятием NWAIT)

1111 1111: Резерв.

— <u>Биты 8:0</u> **MEMSETx[7:0]:** Время установки общей памяти X.

При чтении и записи общей памяти PC Card/NAND Flash определяют число тактов HCLK (+1 для PC Card, +2 для NAND) установки адреса перед подачей команд (NWE, NOE) для сокета X:

0000 0000: 1 такт HCLK 1111 1110: 255 тактов HCLK

1111 1111: Резерв

Регистр 2..4 времянки памяти атрибутов (FSMC PATT2..4)

Смещение адреса: $0xA000\ 0000 + 0x4C + 0x20 * (x - 1), x = 2..4$

По сбросу: 0xFCFC FCFC

Каждый регистр чтения/записи $FSMC_PATTx$ (x = 2..4) содержит определение времянки банка X PC Card/CompactFlash или NAND Flash, используемой при 8-бит доступе x памяти атрибутов PC Card/CompactFlash, или при записи последней части адреса NAND Flash, если при этом времянка должна отличаться от предыдущих стадий.

31 30 29 28 27 26 25 24 23 22 21 20 19 18 17 16 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0

		Α	TTH	IZ[7:	0]					AT	THO	LD[7	':0]					AT	TWA	AIT[7	:0]					A	TTSE	T[7:	0]		
rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw

— <u>Биты 31:24</u>
 ATTHIZx[7:0]: Время состояния НіZ шины данных памяти атрибутов X.

Число тактов HCLK (+1 только для NAND) удержания состояния HiZ на шине данных после старта записи в пространство атрибутов (сокет X) PC Card/NAND Flash. Работает только при записи:

0000 0000: 0 тактов HCLK 1111 1110: 255 тактов HCLK 1111 1111: Резерв

— <u>Биты 23:16</u> **АТТНОLDx[7:0]**: Время удержания памяти атрибутов X.

При чтении памяти атрибутов PC Card/NAND Flash определяют число тактов (HCLK+2) удержания адреса после снятия команды (NWE, NOE).

При записи памяти атрибутов PC Card/NAND Flash определяют число тактов (HCLK) удержания данных после снятия команды (NWE, NOE).

0000 0000: Резерв.

0000 0001: 1 такт HCLK при записи, 3 такта HCLK при чтении.

1111 1110: 254 такта НСЬК при записи, 256 тактов НСЬК при чтении.

1111 1111: Резерв.

— <u>Биты 15:9</u> **АТТWAITx[7:0]:** Время ожидания памяти атрибутов X.

При чтении и записи памяти атрибутов PC Card/NAND Flash определяют минимальное число тактов HCLK (+1) выдачи команд (NWE, NOE) для сокета X. Длительность команд может расширяться сигналом ожидания (NWAIT) после заданного значения HCLK:

0000 0000: Резерв

0000 0001: 2 такта HCLK (+ такт ожидания, вставленный снятием NWAIT)

1111 1110: 255 тактов HCLK (+ такт ожидания, вставленный снятием NWAIT)

1111 1111: Резерв.

— <u>Биты 8:0</u> **ATTSETx[7:0]:** Время установки памяти атрибутов X.

При чтении и записи памяти атрибутов PC Card/NAND Flash определяют число тактов HCLK (+1) установки адреса перед подачей команд (NWE, NOE) для сокета X:

0000 0000: 1 такт HCLK 1111 1110: 255 тактов HCLK

1111 1111: Резерв

Регистр 4 времянки пространства Вв./Выв. (FSMC_PIO4)

Смещение адреса: 0хА000 0000 + 0хВ0

По сбросу: 0xFCFCFC

Регистр чтения/записи **FSMC_PIO4** содержит данные времянки доступа к пространству I/O 16-бит PC Card/CompactFlash.

31 30 29 28 27 26 25 24 23 22 21 20 19 18 17 16 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0

		I	OHIZ	Z[7:0]]					IC	HOL	.D[7:	0]					IC	OWA	IT[7:	0]					ŀ	OSE	T[7:0]		
rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw

— <u>Биты 31:24</u> **IOHIZx[7:0]:** Время состояния HiZ шины данных I/O X.

Число тактов HCLK удержания состояния HiZ на шине данных после старта записи в пространство I/O (сокет X) PC Card. Работает только при записи:

0000 0000: 0 тактов HCLK

1111 1111: 255 тактов НСЬК (по умолчанию после сброса)

— <u>Биты 23:16</u> **IOHOLDx[7:0]**: Время удержания I/O X.

При чтении/записи памяти I/O PC Card определяют число тактов (HCLK+2) удержания адреса (и данных при записи) после снятия команды (NWE, NOE).

0000 0000: Резерв. 0000 0001: 1 такт HCLK.

1111 1111: 255 тактов HCLK (по умолчанию после сброса).

— <u>Биты 15:9</u> **IOWAITx[7:0]:** Время ожидания I/O X.

При чтении и записи памяти I/O PC Card определяют минимальное число тактов HCLK (+1) выдачи команд (SMNWE, SMNOE) для сокета X. Длительность команд может расширяться сигналом ожидания (NWAIT) после заданного значения HCLK:

0000 0000: Резерв

0000 0001: 2 такта HCLK (+ такт ожидания, вставленный снятием NWAIT)

1111 1111: 255 тактов HCLK (+ такт ожидания, вставленный Картой снятием NWAIT)

– Биты 8:0IOSETx[7:0]: Время установки I/O X.

При чтении и записи памяти I/O PC Card определяют число тактов HCLK (+1) установки адреса перед подачей команд (NWE, NOE) для сокета X:

0000 0000: 1 такт HCLK

1111 1111: 256 тактов HCLK (по умолчанию после сброса)

Регистры 2/3 результата ECC (FSMC_ECCR2/3)

Смещение адреса: $0xA000\ 0000 + 0x54 + 0x20 * (x - 1), x = 2$ или 3

По сбросу: 0х0000 0000

Они содержат текущий код коррекции ошибки от модулей ЕСС. При чтении/записи данных из страницы NAND Flash по нормальному адресу они автоматически обрабатываются модулем этого банку. По концу чтения X байтов (в соответствии с полем ECCPS в регистре FSMC_PCRx) нужно прочитать число из регистра FSMC_ECCx и сравнить его с ранее сохранённым числом для тех же данных чтобы узнать о наличии ошибки и возможном её исправлении. Читать регистры FSMC_ECCRx нужно перед их очисткой снятием бита ECCEN. Для вычисления нового блока нужно установить бит ECCEN снова.

31 30 29 28 27 26 25 24 23 22 21 20 19 18 17 16 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0

ECCx[31:0]
г	

— <u>Биты 31:24</u> **ECCx[31:0]**: Результат ECC

Таблица 135. Релевантные биты результата ЕСС.

ECCPS[2:0]	Размер страницы в байтах	Биты ЕСС
000	256	ECC[21:0]
001	512	ECC[23:0]
010	1024	ECC[25:0]
011	2048	ECC[27:0]
100	4096	ECC[29:0]
101	8192	ECC[31:0]

21.6.9. Карта регистров FSMC

Offset	Register	30	29	27 26 25 24	22 21 21 22	19	18	11	16	15	4	13	12	7	10	6	8	7	9	2	4	က	7	-	0
0000	FSMC_BCR1			Reserved		CBURSTRW	OBS[2E[3:0]	CPSIZE[Z:U]	Have	ASYNCWAIT	EXTMOD	WAITEN	WKEN	WAITCFG	WRAPMOD	WAITPOL	BURSTEN	Reserved	FACCEN	MWID[1:0]	•	MTVD[0.41		MUXEN	MBKEN
0008	FSMC_BCR2			Reserved		CBURSTRW	CBCIZED-01	CP3 ZE[Z:U]	History	ASYNCWAIT	DOWLER	WAITEN	WKEN	WAITCFG	WRAPMOD	WAITPOL	BURSTEN	Reserved	FACCEN	MWID[1:0]	•	MTVD[0:41	MI 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1	MUXEN	MBKEN
0010	FSMC_BCR3			Reserved		CBURSTRW	00017570-01	CP3 ZE[Z:U]	FI STATE OF	ASYNCWAIT	EXTMOD	WAITEN	WKEN	WAITCFG	WRAPMOD	WAITPOL	BURSTEN	Reserved	FACCEN	MWID[1:0]	•	MTVDIO.41	MI 1 P[0.1]	MUXEN	MBKEN
0018	FSMC_BCR4			Reserved		CBURSTRW	CBC1ZE12-01	CPSIZE[Z:U]	History	ASYNCWAIT	EXTMOD	WAITEN	WKEN	WAITCFG	WRAPMOD	WAITPOL	BURSTEN	Reserved	FACCEN	MWID[1:0]	•	MTVD[0:41	[] []	MUXEN	MBKEN
0004	FSMC_BTR1	Res.	ACCMOD[1:0]	DATLAT[3:0]	CLKDIV[3:0]		BUSTURN[3:0]						DATAST[7:0]		·				ADDHL DI3:01			А	DDS	ET[3	:0]
000C	FSMC_BTR2	Res.	ACCMOD[1:0]	DATLAT[3:0]	CLKDIV[3:0]		BUSTURN[3:0]						DATAST[7:0]	1					ADDHL DI3:01			А	DDS	ЕТ[3	:0]
0014	FSMC_BTR3	Res.	ACCMOD[1:0]	DATLAT[3:0]	CLKDIV[3:0]		BUSTURN[3:0]						DATAST[7:0]						ADDHLD[3:0]			А	DDS	ET[3	:0]
001C	FSMC_BTR4	Res.	ACCMOD[1:0]	DATLAT[3:0]	CLKDIV[3:0]		BUSTURN[3:0]						DATAST[7:0]	1					ADDHLD[3:0]			А	DDS	ET[3	:0]
0104	FSMC_BWTR	Res.	ACC MOD [1:0]	R	es.		BUSTURN[3:0]						DATAST[7:0]	1					ADDHLD[3:0]				ADDSETI3:01		
010C	FSMC_BWTR 2	Res.	ACC MOD [1:0]	R	es.		BUSTURN[3:0]						DATAST[7:0]	1					ADDHL DI3:01				ADDSET[3:0]	[5:5]	

Продолжение...

Offset	Register	31	29	27	26	24	23	22	21	20	19	17	16	15	14	13	12	1	10	၈ (∞ ι	۷	5	٧	r ო	,	1 -	- 0
0114	FSMC_BWTR	Res.	ACC MOD [1:0]			Re	S.				·	BUSTURN[3:0]					DATAST[7:0]	•				3	ADDHLD[3:0]				ADDSET[3:0]	
011C	FSMC_BWTR 4	Res.	ACC MOD [1:0]			Re	S.					BUSTURN[3:0]					DATAST[7:0]	•				2	ADDHLD[3:0]				ADDSET[3:0]	
0xA000 0060	FSMC_PCR2			Re	serve	ed					ECCPS[2:0]			TAR[2:0]	[0:3]\171			TCLR[2:0]			Res	ECCEN	נסיאטוויים	FWID[1.0]	РТҮР	PBKEN	PWAITEN	Reserved
0xA000 0080	FSMC_PCR3			Re	serve	ed					ECCPS[2:0]			TAP[2:0]	[5:5]			TCLR[2:0]			Res	ECCEN	נסיאום	PWID[1.0]	PTYP	PBKEN	PWAITEN	Reserved
0xA000 00A0	FSMC_PCR4			Re			ECCPS[2:0]			TAP[2:0]	[5:0]			TCLR[2:0]			Res	ECCEN	10.71	[0.1]CINA	PTYP	PBKEN	PWAITEN	Reserved				
0xA000 0064	FSMC_SR2									R	eserve	ed										FEMPT	IFEN	ILEN	IREN	IFS	ILS	IRS
0xA000 0084	FSMC_SR3									R	eserve	ed										FEMPT	IFEN	ILEN	IREN	FS	S	IRS
0xA000 00A4	FSMC_SR4									R	eserve	ed										FEMPT	IFEN	ILEN	IREN	IFS	S	IRS
0xA000 0068	FSMC_PMEM 2		МЕМН	IZ[7:0	0]			ı	MEN	ЛΗС	OLD[7:	:0]				MEI	ИWA	AIT[7	7:0]				N	ΛΕΝ	/ISE	T[7:	0]	
0xA000 0088	FSMC_PMEM 3		МЕМН	IZ[7:0	0]			ı	MEN	ЛΗС	OLD[7:	:0]				MEI	ИWA	AIT[7	7:0]				N	ΛEΝ	/ISE	T[7:	0]	
0xA000 00A8	FSMC_PMEM 4		МЕМН	IZ[7:0	0]			ı	MEN	ЛΗС	OLD[7:	:0]				MEI	MWA	AIT[7	7:0]				N	ΛEΝ	/ISE	T[7:	0]	
0xA000 006C	FSMC_PATT2		ATTHI	Z[7:0]				ATT	НС)LD[7:	0]				ΑT	ΓWΑ	JT[7	:0]				,	ATT	SET	[7:0]	
0xA000 008C	FSMC_PATT3		ATTHI	Z[7:0]				ATT	НС)LD[7:0	0]				AT	ΓWΑ	JT[7	:0]				,	ATT	SET	[7:0]	
0xA000 00AC	FSMC_PATT4		ATTHI	Z[7:0]				ATT	НС)LD[7:	0]				AT	ΓWΑ	JT[7	:0]				,	ATT	SET	[7:0]	
0xA000 00B0	FSMC_PIO4		IOHIZ	Z[7:0]					IOI	HOI	LD[7:0)]				IO'	WAI	T[7:	0]					10	SET	[7:0]		
0xA000 0074	FSMC_ECCR2												E	CC[3	1:0]													
0xA000 0094	FSMC_ECCR3												E	CC[3	1:0]													

22. Интерфейс Secure digital (SDIO)

22.1. Основные свойства SDIO

Xост-интерфейс SD/SDIO MMC card (SDIO) соединяет периферийную шину АНВ и MultiMediaCards (MMCs), карты памяти SD, карты SDIO и устройства CE-ATA.

Спецификация системы MultiMediaCard от технического комитета MMCA доступна на сайте MultiMediaCard Association www.mmca.org.

Спецификация системы карт памяти SD и карт SD I/O доступна на сайте SD card Association www.sdcard.org.

Спецификация системы CE-ATA доступна на сайте CE-ATA workgroup www.ce-ata.org.

Свойства SDIO:

- Полное соответствие *MultiMediaCard System Specification Version 4.2*. Поддержка трёх режимов шины данных карты: 1-бит (по умолчанию), 4-бит и 8-бит
- Полная совместимость с предыдущими версиями MultiMediaCards
- Полное соответствие SD Memory Card Specifications Version 2.0
- Полное соответствие SD I/O Card Specification Version 2.0: Поддержка двух режимов шины данных карты: 1-бит (по умолчанию) и 4-бит
- Полная поддержка СЕ-АТА (полное соответствие CE-ATA digital protocol Rev 1.1)
- Передача данных до 48 МНz в 8-бит режиме
- Сигналы разрешения вывода команд и данных для внешних двунаправленных драйверов.

NB: SDIO не имеет SPI-совместимого режима связи.

Протокол карт памяти SD это надстройка протокола MultiMediaCard, определённого в *MultiMediaCard system specification V2.11*. Некоторые команды устройств памяти SD не поддерживаются SD I/O-только картами или блоками I/O комбинированных карт. Некоторые из этих команд не используются в устройствах SD I/O, вроде команд стирания, и соответственно не поддерживаются SDIO. Кроме того, несколько команд карт памяти SD и карт SD I/O различаются и не поддерживаются SDIO. См. *SD I/O card Specification Version 1.0*. СЕ-АТА поддерживаются электрическим интерфейсом MMC по протоколу, использующему существующие примитивы доступа MMC. Определения электрических сигналов даны в руководствах MMC.

Шина MultiMediaCard/SD подключает карты к контроллеру.


Текущая версия SDIO поддерживает только одну карту SD/SDIO/MMC4.2 одновременно и стек MMC4.1 или ранее.

22.2. Топология шины SDIO


Связь по шине основана на передаче команд и данных в режиме команда/ответ. Информация передаётся внутри структур команды и ответа. Кроме того, некоторые операции имеют токены данных.

Данные карт памяти SD/SDIO передаются блоками. Данные MMC передаются блоками или потоком. Данные устройств CE-ATA передаются блоками.


Операции "без ответа" и "без данных" SDIO.



Блоковое чтение SDIO.




Блоковая запись SDIO.




NB: При стоящем сигнале Busy (SDIO_D0 низкий) SDIO данные не посылает.

Последовательное чтение SDIO.



Последовательная запись SDIO.




22.3. Функциональное описание SDIO

SDIO состоит из двух частей:

- Блок адаптера SDIO обеспечивает функции карт MMC/SD/SD I/O вроде тактов и передач.
- Интерфейс АНВ для доступа к регистрам адаптера SDIO, выдачи прерываний и запросов DMA.

Блок-схема SDIO.



По умолчанию SDIO_D0 используется для передачи данных. После инициализации хост может менять ширину шины данных.

С картами MultiMediaCard для передачи данных можно использовать SDIO_D0, SDIO_D[3:0] или SDIO_D[7:0]. MMC V3.31 и ранее поддерживают только 1 бит данных на SDIO_D0.

С картами SD SD I/O для передачи данных можно использовать SDIO_D0 или SDIO_D[3:0]. Все линии данных работают в двухтактном режиме.

SDIO_CMD работает в двух режимах:

- Открытый сток при инициализации (только для MMCV3.31 и ранее)
- Двухтактный для передачи команд (SD/SD I/O карты MMC4.2 используют двухтактный режим и при инициализации)

SDIO_CK тактирует карту: по одному такту на один бит на линиях команд и данных. Частота может меняться от 0 MHz до 20 MHz (для MultiMediaCard V3.31), от 0 до 48 MHz для MultiMediaCard V4.0/4.2, и от 0 до 25 MHz (для SD/SD I/O карт).

SDIO использует два тактовых сигнала:

- Такты адаптера SDIO (SDIOCLK = HCLK)
- Такты шины AHB (HCLK/2)

Частоты PCLK2 и SDIO_CK должны быть:


 $Frequency(PCLK2) \ge \frac{3}{8} \cdot Frequency(SDIO_CK)$

Таблица 137. Определения I/O SDIO.

Ножка	Направление	Описание	
SDIO_CK	Вывод	Такты карт MultiMediaCard/SD/SDIO. Из хоста карте.	
SDIO_CMD	Двунаправленная	Команда/ответ карты MultiMediaCard/SD/SDIO.	
SDIO_D[7:0]	Двунаправленная	Данные от/для карты MultiMediaCard/SD/SDIO.	

22.3.1. Адаптер SDIO

Блок-диаграмма.



Состоит из пяти под-блоков:

- Блок регистров адаптера
- Блок управления
- Путь команд
- Путь данных
- FIFO данных

NB: Регистры адаптера и FIFO используют домен тактов шины АНВ (HCLK/2). Блок управления, путь команд и путь данных используют домен тактов адаптера SDIO (SDIOCLK).

Блок регистров адаптера


Содержит все системные регистры и генерирует сигналы очистки статических флагов карт мультимедиа по записи 1 в соответствующий бит регистра очистки SDIO.

Блок управления

Содержит управление питанием и делитель тактов для карт памяти.

Есть три фазы питания:

- Выключено
- Подъём
- Подача




В фазах выключенного и поднимающегося питания блок управления питанием отключает выходные сигналы карты.

Блок тактирования выдаёт сигнал SDIO_CK, который можно получить делением тактов или обходом. Выход тактов неактивен:

- после сброса
- во время фаз выключенного и поднимающегося питания
- в режиме низкого энергопотребления и Простое шины карты (восемь тактов после перехода путей команд и данных в Простой)


Путь команд

Путь команд посылает картам команды и принимает их ответы.



- Машина состояния пути машин (CPSM)
- Передача команды начинается после записи регистра и стоящем бите разрешения. Если ответ не требуется, то после передачи команды CPSM ставит флаг и переходит в Простой. Иначе она дожидается ответа. По получении ответа полученный CRC сравнивается с полученным внутри и ставится и ставится соответствующий флаг.

Машина состояния пути команд (CPSM)




При переходе в Ожидание запускается таймер команды на 64 такта SDIO_CK. Если он истекает до перехода CPSM в Приём, то ставится флаг таймаута и CPSM переходит в Простой.

Если стоит флаг прерывания, то таймер выключается и CPSM ждёт прерывания от одной из карт. Если стоит бит удержания, то CPSM переходит в Удержание и ждёт сигнала CmdPend от пути данных. При обнаружении CmdPend CPSM переходит в состояние Посылки. Этим счётчику данных разрешается остановка передачи команд.

NB: CPSM остаётся в простое не меньше восьми периодов SDIO_CK ради удовлетворения требований NCC и NRC. NCC это минимальная задержка между двумя командами хоста, а NRC это минимальная задержка между командой хоста и ответом карты.

Передача команды.



- Формат команды
- Команда: это токен пуска операции. Она посылается хостом одной (адресная команда) или всем подключённым картам (широковещательные команды доступны для ММС V3.31 и раньше).
 Команды передаются последовательно по линии СМD. Они имеют длину 48 бит. Общий формат токена команд для MultiMediaCards, карт памяти SD и карт SDIO приведён в таблице 138.
 Команды СЕ-АТА это расширение команд ММС V4.2 с тем же форматом.

Путь команд работает в полудуплексном режиме, так что команды и ответы можно посылать и принимать. При CPSM не в режиме Посылки выход SDIO_CMD уходит в состояние Hi-Z. Данные на SDIO CMD синхронны с передним фронтом SDIO CK.

 Ответ: это токен ответа адресованной карты (или синхронно от всех подключённых карт для MMC V3.31 или раньше) на переданную хостом команду. Ответы передаются последовательно по линии CMD.

SDIO поддерживает два типа ответов, оба с контролем CRC:

- короткий 48-бит
- длинный 136-бит

NB: Если ответ не содержит CRC (ответ CMD1), то драйвер должен игнорировать сбой CRC.

Таблица 138. Формат команды.

Позиция бита	Ширина	Значение	Описание
47	1	0	Стартовый бит
46	1	1	Бит передачи
[45:40]	6	-	Индекс команды
[39:8]	32	-	Аргумент
[7:1]	7	-	CRC7
0	1	1	Концевой бит

Таблица 139. Формат короткого ответа.

Позиция бита	Ширина	Значение	Описание
47	1	0	Стартовый бит
46	1	0	Бит передачи
[45:40]	6	-	Индекс команды
[39:8]	32	-	Аргумент
[7:1]	7	-	CRC7(или 1111111)
0	1	1	Концевой бит

Таблица 140. Формат длинного ответа.

Позиция бита	Ширина	Значение	Описание
135	1	0	Стартовый бит
134	1	0	Бит передачи
[133:128]	6	111111	Резерв
[127:1]	127	-	CID или CSD (включая внутренний CRC7)
0	1	1	Концевой бит

Регистр команд содержит индекс команды (посылаемые карте шесть бит) и её тип. Они определяют необходимость ответа и его длину. Путь команд реализует флаги состояния:

Таблица 141. Флаги состояния пути команд.


Флаг	Описание			
CMDREND	Нормальный CRC ответа.			
CCRCFAIL	бойный CRC ответа.			
CMDSENT	Команда послана (ответа не надо)			
CTIMEOUT	Таймаут ответа.			
CMDACT	Команда передаётся.			

Генератор CRC вычисляет контрольную сумму всех битов перед кодом CRC. Включаются стартовый бит, бит передачи, индекс команды и её аргумент (или состояние карты). В длинном ответе контрольная сумма вычисляется для первых 120 бит CID или CSD. Стартовый бит, бит передачи и шесть резервных бит в вычислении CRC не участвуют.

Контрольная сумма CRC это 7-бит значение:

СRC[6:0] = Остаток [(M(x) *
$$x^7$$
) / G(x)]
G(x)= x^7+x^3+1
M(x) = (начальный бит) * $x^{39}+...+$ (последний бит перед CRC) * x^0 , или
M(x) = (начальный бит) * $x^{119}+...+$ (последний бит перед CRC) * x^0

Путь данных.




Ширина шины данных карты определяется в регистре управления тактами. При 4-бит шине данные передаются по четыре бита на такт по сигналам SDIO_D[3:0]. При 8-бит шине данные передаются по восемь битов на такт по сигналам SDIO_D[7:0]. При отключённой ширине шины данные передаются по одному биту на такт по SDIO D0.

В зависимости от направления передачи машина состояния пути данных (DPSM) переходит в состояние Wait_S или Wait_R, если можно:

- Передача: DPSM идёт в Wait_S. Если в FIFO есть данные, то DPSM переходит в состояние Посылки и начинает посылать карте данные.
- Приём: DPSM идёт в Wait_R и ждёт стартового бита. При его появлении DPSM переходит в состояние Приёма и начинает принимать данные от карты.

Машина состояния пути данных (DPSM)

DPSM работает с частотой SDIO_CK. Сигналы данных на шине карты синхронны с передним фронтом SDIO CK. DPSM имеет шесть состояний.



- **Простой**: путь данных неактивен, выходы SDIO_D[7:0] в Hi-Z. После записи регистра управления данных и установки бита разрешения DPSM пишет новое число в счётчик данных и в зависимости от направления передачи переходит в Wait_S или Wait_R.
- Wait_R: если счётчик данных нулевой, то при пустом FIFO DPSM идёт в Простой. Если счётчик данных не нулевой, то DPSM ждёт стартового бита на SDIO_D. При получении его до таймаута DPSM уходит в Приём и заполняет счётчик данных блока. При достижении таймаута до стартового бита или его ошибке он уходит в Простой и ставит бит таймаута.
- **Приём**: принятые последовательные данные пишутся в FIFO данных. В зависимости от бита в регистре управления режим передачи может быть блоками или потоком:
 - В режиме блоков, при исчерпании счётчика данных блока DPSM дожидается приёма CRC. При его совпадении с вычисленным DPSM идёт в Wait_R. Иначе ставится флаг сбоя CRC с уходом в Простой.
 - В режиме потока DPSM принимает данные до исчерпания счётчика. Тогда остаток данных в регистре сдвига пишется в FIFO и DPSM идёт в Wait_R.
 - При переполнении FIFO DPSM ставит флаг ошибки FIFO и идёт в Простой.
- Wait_S: При нулевом счётчике данных DPSM уходит в Простой. Иначе он ждёт снятия флага пустого FIFO данных и идёт в Посылку.
 - **NB**: DPSM остаётся в Wait_S не менее двух тактов для соблюдения N_{WR} , где N_{WR} это число тактов от приёма ответа карты и стартом передачи данных от хоста.
- **Посылка**: DPSM начинает передачу данных карте. В зависимости от бита в регистре управления режим передачи может быть блоками или потоком:
 - В режиме блоков, при исчерпании счётчика данных блока DPSM посылает вычисленный CRC с битом конца и уходит в Занят.
 - В режиме потока DPSM посылает данные карте пока стоит бит разрешения и счётчик не нулевой. Затем спокойно уходит в Простой.

При исчерпании FIFO DPSM ставит флаг ошибки FIFO и идёт в Простой.

- Занят: DPSM ждёт флага состояния CRC:
 - Если он появляется плохим, то уходит в Простой и ставит флаг сбоя CRC.
 - При хорошем CRC и высоком SDIO D0 (карта не занята) идёт в Wait_S.

При появлении таймаута в этом состоянии DPSM ставит флаг таймаута данных и уходит в Простой.

В режимах DPSM Wait_R и Занят таймер данных включён и выдаёт ошибку таймаута данных когда:

- При передаче данных DPSM остаётся Занятым дольше периода таймаута
- При приёме данных не достигнут конец данных и DPSM стоит в Wait_R дольше периода таймаута.
- Данные: передача по линиям данных работает. Они хранятся в FIFO из 32 слов по 32 бита.

Таблица 142. Формат токена данных.

Описание	Стартовый бит	Данные	CRC16	Бит конца
Блок данных	0	-	Да	1
Поток	0	-	Нет	1

FIFO данных

Это буфер данных с блоками приёма и передачи из 32-х 32-бит слов. Тактируется от домена АНВ (HCLK/2), так что сигналы в домен SDIO (SDIOCLK) ресинхронизируются.

Битами **TXACT** и **RXACT** FIFO может отключаться, включаться приём или передача.Взаимно исключающие **TXACT** и **RXACT** управляются путём данных:

- FIFO передачи:
 - При стоящем **TXACT** FIFO является логикой и буфером передачи
 - При стоящем **RXACT** FIFO является логикой и буфером приёма

В передающий FIFO данные пишутся по интерфейсу АНВ при разрешении передач SDIO.

Передающий FIFO доступен по 32 последовательным адресам с указателями чтения и записи. Указатель чтения инкрементируется при загрузке путём данных своего регистра сдвига.

При выключенном FIFO все флаги состояния снимаются. Путь данных ставит **TXACT** во время передачи.

Таблица 143. Флаги состояния FIFO передачи.

Флаг	Описание
TXFIFOF	Все 32 слова FIFO имеют данные.
TXFIFOE	Данных в FIFO нет.
TXFIFOHE	Половина или больше слов FIFO пусты. Может стать запросом DMA.
TXDAVL	Данные в FIFO есть. Инверсия флага TXFIFOE.
TXUNDERR	Ошибка исчерпания. Снимается записью в регистр очистки SDIO.

• FIFO приёма

После получения слова данных путь данных выставляет его на на шину записи. Указатель записи инкрементируется после завершения операции. На стороне чтения слово FIFO по текущему указателю чтения выставляется на шину чтения. При выключенном FIFO чтения все флаги снимаются и указатели чтения и записи сбрасываются. Путь данных выставляет RXACT во время приёма. Доступен приёмный FIFO по 32 последовательным адресам.

Таблица 144. Флаги состояния FIFO приёма.

Флаг	Описание
RXFIFOF	Все 32 слова FIFO имеют данные.
RXFIFOE	Данных в FIFO нет.
RXFIFOHF	Половина или больше слов FIFO полны. Может стать запросом DMA.
RXDAVL	Данные в FIFO есть. Инверсия флага RXFIFOE.
RXOVERR	Ошибка переполнения. Снимается записью в регистр очистки SDIO.

22.3.2. АНВ интерфейс SDIO

Интерфейс АНВ выдаёт прерывания и запросы DMA, обращается к регистрам адаптера SDIO и FIFO. Состоит из пути данных, декодера регистров и логики прерываний/DMA.

Прерывания SDIO

Прерывания вызываются стоящим флагом состояния, при стоящем соответствующем бите в регистре маски.

Интерфейс SDIO/DMA: процедура передачи данных

Ниже приведена передача из хост контроллера SDIO в MMC (512 байт с использованием CMD24 (WRITE BLOCK)). FIFO SDIO заполняется данными из памяти контроллером DMA.

- 1. Идентифицировать карту
- 2. Увеличить частоту SDIO_CK
- 3. Выбрать карту посылкой СМD7
- 4. Сконфигурировать DMA2:
 - а) Включить контроллер DMA2 и очистить удерживаемые прерывания
 - b) Поставить адрес источника DMA2_Channel4 на память и адрес получателя на адрес регистра SDIO FIFO
 - с) Установить регистр управления DMA2_Channel4 (инкремент памяти, периферия без инкремента, ширина источника и получателя слово)
 - d) Включить DMA2 Channel4
- 5. Послать CMD24 (WRITE BLOCK):
 - а) Записать регистр длины данных SDIO (Регистр таймера данных SDIO надо писать перед идентификацией карты)
 - b) Записать в регистр аргумента SDIO адрес в памяти карты (куда писать)
 - c) Установить регистр команд SDIO: "24" в CmdIndex (WRITE_BLOCK); "1" в WaitResp (хост SDIO карты ждёт ответа); "1" в CPSMEN (хост SDIO может посылать команду). Другие поля остаются в состоянии сброса.
 - d) Дождаться прерывания SDIO_STA[6] = CMDREND, записать регистр управления данными SDIO: '1' в DTEN (хост SDIO может посылать данные); '0' в DTDIR (из контроллера в карту); '0' в DTMODE (передача блока); '1' в DMAEN (DMA включён); 0х9 в DBLOCKSIZE (512 байт). Иные поле не волнуют.
 - e) Дождаться SDIO STA[10] = DBCKEND
- 6. Опросить регистр состояния каналов DMA на предмет ещё включённых каналов.

22.4. Функциональное описание карты

22.4.1. Режим идентификации карт

Тут хост сбрасывает все карты на шине, определяет диапазон рабочего напряжения, идентифицирует карты и устанавливает из относительные адреса (RCA) на шине. Все данные передаются только по линии команд (CMD).

22.4.2. Сброс карт

Команда сброса GO_IDLE_STATE (CMD0) переводит MultiMediaCard и карты памяти SD в Простой. Команда IO_RW_DIRECT (CMD52) сбрасывает карты SD I/O. После подачи питания или CMD0 все драйверы шины переводятся в высокоимпедансное состояние и карты инициализируются с относительным адресом (RCA=0x0001) и установками каскадов драйверов (наименьшая скорость, наибольший ток) по умолчанию.

22.4.3. Определение рабочего напряжения

Все карты беседуют с хостом SDIO на рабочем уровне напряжения V_{DD} , определённом в регистре условий работы (OCR) карты.

Карты, хранящие идентификационный номер (CID) и специфичные данные карты (CSD) в памяти данных, могут обмениваться этой информацией только в условиях V_{DD} . При различных уровнях V_{DD} хоста SDIO и карты она не может закончить цикл идентификации и послать данные CSD. Для целей идентификации и извлечения карт, не попадающих в требуемое окно V_{DD} , придуманы специальные команды: SEND_OP_COND (CMD1), SD_APP_OP_COND (ACMD41 для памяти SD) и IO_SEND_OP_COND (CMD5 для SD I/O). Хост SDIO посылает требуемое окно V_{DD} в операндах этих команд. Карты, которые не могут этого выполнить, отключаются от шины и переходят в неактивное состояние.

Этими командами без диапазона напряжений в параметрах хост SDIO может опросить все карты для определения общего диапазона и перевода неподходящих карт в неактивное состояние. Кроме того, этим можно по требованию пользователя определить неиспользуемые карты.

22.4.4. Процесс идентификации карт

Он различен для MultiMediaCard и SD карт.

Для MultiMediaCard процесс стартует на частоте F_{od} . Выходной каскад линии SDIO_CMD стоит в режиме открытого стока, разрешая параллельную работу карт. Регистрация идёт так:

- 1. Активируется шина.
- 2. Хост SDIO широковещает SEND OP COND (CMD1) для приёма условий работы.
- 3. Ответ это проводное AND регистров условий работы.
- 4. Несовместимые карты уходят в неактивное состояние.
- 5. Хост SDIO широковещает ALL_SEND_CID (CMD2) всем активным картам.
- 6. Активные карты одновременно шлют свои CID номера по последовательной линии. Карты с отдельными битами CID, не совпадающими с битами на командной линии, останавливают передачу и должны ждать следующего цикла идентификации. Одна карта, успешно передавшая полный CID, идёт в состояние Идентификации.
- 7. Хост SDIO посылает ей SET_RELATIVE_ADDR (CMD3) с адресом. Это относительный адрес карты (RCA); он короче CID. Обозначенная карта уходит в Дежурство (Standby) и не реагирует на следующие циклы идентификации. Выходной каскад переключается из открытого стока в двухтактный режим.
- 8. Хост SDIO повторяет шаги 5-7 до получения таймаута.

У SD карт процесс стартует на частоте F_{od} и выходной каскад линии SDIO_CMD стоит в двухтактном режиме вместо режиме открытого стока. Регистрация идёт так:

- 1. Активируется шина.
- 2. Xoct SDIO широковещает SD APP OP COND (ACMD41).
- 3. Карты отвечают содержимым их регистров условий работы.
- 4. Несовместимые карты уходят в неактивное состояние.
- 5. Хост SDIO широковещает ALL SEND CID (CMD2) всем активным картам.
- 6. Карты шлют свои CID и уходят в Идентификацию.
- 7. Хост SDIO посылает активной карте SET_RELATIVE_ADDR (CMD3) с адресом. Это относительный адрес карты (RCA); он короче CID. Обозначенная карта уходит в Дежурство (Standby). Этой командой хост SDIO может изменять RCA карт.
- 8. Хост SDIO повторяет шаги 5-7 со всеми активными картами.

Для карт SD I/O регистрация идёт так:

- 1. Активируется шина.
- 2. Xoct SDIO посылает IO SEND OP COND (СМD5).
- 3. Карты отвечают содержимым их регистров условий работы.
- 4. Несовместимые карты уходят в неактивное состояние.
- 5. Хост SDIO посылает активной карте SET_RELATIVE_ADDR (CMD3) с адресом. Это относительный адрес карты (RCA); он короче CID. Обозначенная карта уходит в Дежурство (Standby). Этой командой хост SDIO может изменять RCA карт.

22.4.5. Запись блоками

Во время блоковой записи (CMD24 – 27) хост посылает карте, поддерживающей такой режим, один или несколько блоков данных с добавленным в конце CRC блока. Длина блока определена в WRITE_BL_LEN. При сбое CRC карта показывает его на линии SDIO_D, отбрасывает передаваемые данные и игнорирует остальные передаваемые блоки многоблоковой передачи.

Если хост использует неполные блоки с общей длиной не кратной длиной блока и невыравненные блоки не разрешены (параметр CSD WRITE_BLK_MISALIGN не стоит), то карта обнаружит ошибку перед началом первого невыравненного блока (бит ADDRESS_ERROR в регистре состояния. Также операция записи будет прервана при попытки записи в защищённую область. При этом ставится бит WP VIOLATION.

Запись регистров CID и CSD не требует предварительной установки длины блока. Передаваемые данные также защищены CRC. Если часть регистра CSD или CID хранится в ROM, то эта часть сравнивается с соответствующими данными в приёмном буфере. При несовпадении карта сообщает от ошибке и не меняет остальную часть регистров. Некоторые карты требуют долгого и непредсказуемого времени для записи блока данных. После приёма блока и проверки CRC карта начинает запись и держит линию SDIO_D низкой вплоть до готовности приёма новой команды WRITE_BLOCK. Хост может в любое время опросить состояние карт командой SEND_STATUS (CMD13). Бит READY_FOR_DATA показывает готовность к приёму данных. Задумчивую карту можно перевести в режим Отключки (Disconnect) командой CMD7, не прерывая её записи. При этом линии SDIO_D освобождаются для других карт. При повторном выборе карты она показывает свою занятость состоянием SDIO_D (низкий при продолжающейся записи и недоступном буфере).

22.4.6. Чтение блоками

Максимальный размер блока передачи определён в CSD (READ_BL_LEN). При стоящем бите READ_BL_PARTIAL можно передавать блоки меньшего размера, чьи адреса начала и конца лежат внутри физического блока. В конце каждого блока добавляется CRC. Команда CMD17 (READ_SINGLE_BLOCK) инициирует чтение одного блока с возвращением состояние Передачи.

Команда CMD18 (READ_MULTIPLE_BLOCK) запускает передачу нескольких последовательных блоков. Командой остановки передачи хост может прервать такое чтение в любое время, независимо от типа.

Если во время множественной передачи (обоих типов) возникает ошибка (выход за границы, невыравненный адрес или внутренняя ошибка), то карта прекращает передачу и возвращается в состояние Данных. Хост должен послать команду остановки передачи. Ошибка чтения возвращается в ответ на эту команду.

После передачи предопределённого числа блоков карта выходит из состояния Данных и присылаемая команда остановки передачи является незаконной, о чём и сообщается хосту. При неразрешённой передаче невыравненных блоков ошибка выявляется в начале первого невыравненного блока (бит ошибки ADDRESS ERROR в регистре состояния).

22.4.7. Потоковые чтение и запись (только MultiMediaCard)

В потоковом режиме данные передаются байтами без добавления CRC в конце каждого блока. **Потоковая запись (только MultiMediaCard)**

WRITE_DAT_UNTIL_STOP (CMD20) пускает передачу данных от хоста SDIO карте, начиная с заданного адреса, вплоть до команды останова от хоста. Если разрешены неполные блоки (параметр CSD WRITE_BLK_MISALIGN стоит), то поток данных может начинаться и заканчиваться на любом адресе внутри адресного пространства карты, иначе только на границе блока. Поскольку количество

данных заранее определить невозможно, то CRC использовать невозможно. Если во время передачи достигнут конец диапазона памяти, то все поступающие данные выбрасываются вплоть до получения команды останова.

Максимальная частота тактов потока использует регистры карты и вычисляется по формуле:

$$\label{eq:maximumspeed} \begin{aligned} & \text{Maximumspeed= MIN(TRANSPEED,} \\ & \frac{(8 \times 2^{\text{writebllen}})(-\text{NSAC})}{\text{TAAC} \times \text{R2WFACTOR}}) \end{aligned}$$

- Maximumspeed = максимальная частота записи
- TRANSPEED = максимальная частота передачи данных
- writebllen = максимальный размер блока записи
- NSAC = время 2 чтения в тактах CLK
- ТААС = время 1 чтения
- R2WFACTOR = множитель скорости записи

Попытка хоста использовать частоту, большую, чем доступная карте, то она останавливает запись, ставит в регистре состояния ошибку OVERRUN и плюёт на все поступающие данные (в состоянии приёма данных) вплоть до получения команды останова. Операция записи прерывается также при записи в защищённую область. В этом случае ставится бит WP VIOLATION.

Потоковое чтение (только MultiMediaCard)

READ_DAT_UNTIL_STOP (CMD11) запускает чтение данных карты начиная с указанного адреса вплоть до посылки хостом команды **STOP_TRANSMISSION** (CMD12). Команда остановки передаётся последовательно и передача данных останавливается после получения конечного бита команды. Если во время передачи достигнут конец диапазона памяти, то вплоть до получения команды остановки посылается всякая ерунда.

Максимальная частота тактов потока использует регистры карты и вычисляется по формуле:

$$\label{eq:maximumspeed} \begin{aligned} & \text{Maximumspeed= MIN(TRANSPEED,} \\ & \frac{(8 \times 2^{\text{readbllen}})(-\text{NSAC})}{\text{TAAC} \times \text{B2WFACTOR}}) \end{aligned}$$

- Maximumspeed = максимальная частота чтения
- TRANSPEED = максимальная частота передачи данных
- readbllen = максимальный размер блока чтения
- NSAC = время 2 чтения в тактах CLK
- ТААС = время 1 чтения
- R2WFACTOR = множитель скорости записи

Попытка хоста использовать частоту, большую, чем доступная карте, то она останавливает передачу, ставит в регистре состояния ошибку UNDERRUN и в состоянии Данных ждёт получения команды останова.

22.4.8. Стирание: групповое и сектора

Группа Стирания MultiMediaCard измеряется в блоках записи, основной единицы записи карты. Размер группы определён в CSD. Хост может стирать непрерывный диапазон групп стирания. Процесс запускается последовательностью из трёх шагов.

Сначала хост командой ERASE_GROUP_START (CMD35) указывает адрес начала диапазона, затем командой ERASE_GROUP_END (CMD36) задаёт последний адрес диапазона и наконец запускает стирание командой ERASE (CMD38). Поле адреса в команде стирания содержит адрес группы стирания в байтах. Карта выравнивает этот адрес на границу группы, игнорируя его младшие биты.

При подаче команды стирания вне последовательности в регистре состояния ставится бит ERASE SEQ ERROR и сбрасывается вся последовательность.

Если внутри последовательности появляется неположенная команда (кроме SEND_STATUS), то карта ставит в регистре состояния бит ERASE_RESET, сбрасывает последовательность и выполняет последнюю команду.

Попадающие в диапазон стирания защищённые блоки остаются нетронутыми и ставится бит WP ERASE SKIP.

Во время стирания линия SDIO_D удерживается низкой. Хост может освободить её, отменив выбор карты командой CMD7.

22.4.9. Широкая шина

Режим широкой шины (4 бита) включается и выключается командой SET_BUS_WIDTH (ACMD6). По включению питания и команде GO_IDLE_STATE (CMD0) используется 1 бит. SET_BUS_WIDTH (ACMD6) допустима только в состоянии передачи, то есть после её выбора командой SELECT/DESELECT CARD (CMD7).

22.4.10. Управление защитой записи

Хост SDIO поддерживает три метода защиты записи:

- 1. Внутренняя защита (ответственность карты)
- 2. Механический переключатель (ответственность хоста SDIO)
- 3. Защита карты паролём

Внутренняя защита

Биты в CSD включают постоянную или временную защиту записи всей карты. Некоторые карты битом WP_GRP_ENABLE в CSD позволяют включать защиту групп секторов памяти и изменять её программно. Объём защищённой памяти измеряется в единицах WP_GRP_SIZE секторов из CSD. Команды SET_WRITE_PROT и CLR_WRITE_PROT управляют защитой адресованных групп. Команда SEND_WRITE_PROT подобна чтению одного блока. Карта посылает блок данных с 32 битами защиты записи, представляющими 32 защищённые группы, начиная с указанного адреса, сопроводив это 16 битами CRC. Поле адреса в команде защиты это байтовый адрес группы.

Карта игнорирует биты, младше размера группы.

Механический переключатель

Он расположен сбоку карты и доступен только хосту. Так что вся ответственность за запись возлагается на хост.

Защита паролём

Пароль, замыкающий доступ к карте, хранится в 128-бит регистре PWD, а его длина в 8-бит регистре PWD_LEN. Они энергонезависимые. Замкнутая карта отвечает и выполняет сброс инициализацию, выбор и выдаёт состояние, но без доступа к данным карты. При установленном пароле (ненулевая PWD_LEN) после подачи питания карта замыкается автоматически. Как и команды записи регистров CSD и CID, команды замыкания/размыкания доступны только в состоянии Передачи. Здесь они у них нет аргумента адреса и выбрать карту нужно заранее. Они имеют структуру и тип передачи по шине регулярной команды записи блока. Вся требуемая информация (режим установки пароля, сам пароль и замыкание/размыкание) передаётся в блоке данных. Размер блока данных команды определяется хостом до посылки команды. См. *Таблицу 158*.

Установки битов:

- ERASE: стирание. остальные биты должны быть нулевыми, посылается только бит команды
- LOCK_UNLOCK: замок карты. LOCK_UNLOCK может стоять одновременно с SET_PWD, но не с CLR_PWD
- CLR_PWD: очистка пароля
- SET PWD: пишет пароль в память
- PWD_LEN: длина пароля в байтах
- PWD: пароль (новый или старый)

Установка пароля

- 1. Выбрать карту (SELECT/DESELECT_CARD, CMD7), если ещё нет.
- 2. Задать длину блока посылки (SET_BLOCKLEN, CMD16). Включает 8-бит режима замыкания, 8-бит PWD LEN, число байтов нового пароля и, при замене пароля, длину старого.
- 3. Послать LOCK/UNLOCK (CMD42) с блоком данных и 16-бит CRC. Блок данных задаёт режим (SET_PWD = 1), длину (PWD_LEN) и сам пароль (PWD). При замене пароля PWD_LEN задаёт длину обоих паролей, а поле PWD старый и затем новый.
- 4. При совпадении паролей, новый пароль и его длина пишутся в поля PWD и PWD_LEN. Иначе просто ставится бит ошибки LOCK_UNLOCK_FAILED в регистре состояния.

Замкнуть карту можно сразу при записи пароля, установив бит LOCK_UNLOCK или послав команду замыкания.

Сброс пароля

- 1. Выбрать карту (SELECT/DESELECT CARD, CMD7), если ещё нет.
- 2. Задать длину блока посылки (SET_BLOCKLEN, CMD16). Включает 8-бит режима замыкания и 8-бит PWD LEN.
- 3. Послать LOCK/UNLOCK (CMD42) с блоком данных и 16-бит CRC. Блок данных задаёт режим (CLR PWD = 1), длину (PWD LEN) и сам пароль (PWD). Бит LOCK UNLOCK игнорируется.
- 4. При совпадении паролей, поля PWD и PWD_LEN обнуляются. Иначе просто ставится бит ошибки LOCK UNLOCK FAILED в регистре состояния.

Блокировка карты

- 1. Выбрать карту (SELECT/DESELECT CARD, CMD7), если ещё нет.
- 3. Послать LOCK/UNLOCK (CMD42) с блоком данных и 16-бит CRC. Блок данных задаёт режим (LOCK UNLOCK = 1), длину (PWD LEN) и сам пароль (PWD).
- 4. При совпадении паролей, карта замыкается и ставится бит CARD_IS_LOCKED в регистре состояния. Иначе просто ставится бит ошибки LOCK UNLOCK FAILED в регистре состояния.

Замкнуть карту можно сразу при записи нового пароля, дополнительно установив бит **LOCK UNLOCK** режима.

При стоящем пароле (PWD_LEN не 0), карта автоматически замыкается по сбросу питания. Попытка замкнуть уже замкнутую карту или карту без пароля ставит бит ошибки LOCK UNLOCK FAILED в регистре состояния.

Разблокировка карты

- 1. Выбрать карту (SELECT/DESELECT CARD, СМD7), если ещё нет.
- 2. Задать длину блока посылки (SET_BLOCKLEN, CMD16). Включает 8-бит режима замыкания (байт 0 в T аблице 158.), 8-бит PWD_LEN и число байтов текущего пароля.
- 3. Послать LOCK/UNLOCK (CMD42) с блоком данных и 16-бит CRC. Блок данных задаёт режим (LOCK UNLOCK = 1), длину (PWD LEN) и сам пароль (PWD).
- 4. При совпадении паролей, карта размыкается и снимется бит CARD_IS_LOCKED в регистре состояния. Иначе просто ставится бит ошибки LOCK_UNLOCK_FAILED в регистре состояния.

Разблокировка действует только в текущем включении питания. При стоящем пароле (PWD_LEN не 0), карта автоматически замыкается по сбросу питания. Попытка разомкнуть уже открытую карту ставит бит ошибки LOCK UNLOCK FAILED в регистре состояния.

Насильственное стирание

Если пароль забыт напрочь, то использовать карту можно только после полного стирания её содержимого. Для этого надо:

- 1. Выбрать карту (SELECT/DESELECT CARD, CMD7), если ещё нет.
- 2. Задать длину блока посылки (SET_BLOCKLEN, CMD16) 1 байт для команды замыкания 8-бит карт (байт 0 в Tаблице 158.).
- 3. Послать LOCK/UNLOCK (CMD42) с байтом данных режима (ERASE = 1) и 16-бит CRC. Остальные биты байта равны нулю.
- 4. При единственном стоящем бите **ERASE** в поле данных стирается вся информация карты, включая регистры **PWD** и **PWD_LEN**, и она разблокируется. Если стоят и другие биты, то просто ставится бит ошибки **LOCK_UNLOCK_FAILED** в регистре состояния, карта остаётся нетронутой и блокированной.

Попытка стирания открытой карты ставит бит ошибки LOCK_UNLOCK_FAILED в регистре состояния.

22.4.11.Регистр состояния карты

32-бит поле состояния карты формата R1 относится к предыдущей команде (если не сказано иное). В *Таблице 145*. используются следующие аббревиатуры:

Тип:

- Е: бит ошибки
- S: бит состояния
- R: обнаружено и установлено для этого ответа
- X: обнаружено и установлено при исполнении команды. Для чтения этих битов хост SDIO должен опрашивать карту командой.

Чистка:

- А: в соответствии с текущим состоянием карты
- В: всегда относится к предыдущей команде. Приём правильной команды чистит их (с задержкой в одну команду)
- С: чистка чтением

Таблица 145. Состояние карты

1 a	Таолица 145. Состояние карты					
Биты	Имя	Тип	Значение	Описание	Чистка	
31	ADDRESS_ OUT_OF_RANGE	ER X	0= чисто 1= ошибка	Аргумент адреса в команде не годится для этой карты. Очередное чтение/запись блока или потока выходит за допустимые пределы для карты.	С	
30	ADDRESS_MISALIGN	-	0= чисто 1= ошибка	Адрес первого блока не выравнен на границу физического блока карты. Очередное чтение/запись блока не выравнено на границу физического блока карты.	С	
29	BLOCK_LEN_ERROR	1	0= чисто 1= ошибка	Один из аргументов команды SET_BLOCKLEN превышает допустимое значение для карты или ранее заданная длина блока недопустима для команды (например, при запрещённой записи частями, длина блока меньше длины блока карты)	С	
28	ERASE_SEQ_ERROR	-	0= чисто 1= ошибка	Ошибка последовательности команд стирания.	С	
27	ERASE_PARAM	EX	0= чисто 1= ошибка	Недопустимый выбор групп стирания.	С	
26	WP_VIOLATION	EX	0= чисто 1= ошибка	Попытка записи в защищённый блок.	С	
25	CARD_IS_LOCKED	SR	0 =открыто 1 =закрыто	Карта замкнута хостом.	А	
24	LOCK_UNLOCK_ FAILED	EX	0= чисто 1= ошибка	Ошибка последовательности или пароля команд блокировки/разблокировки карты.	С	
23	COM_CRC_ERROR	ER	0= чисто 1= ошибка	Сбой CRC предыдущей команды.	В	
22	ILLEGAL_COMMAND	ER	0= чисто 1= ошибка	Команда недопустима с таким состоянием карты.	В	
21	CARD_ECC_FAILED	EX	0= успех 1= сбой	Неисправимая ошибка ЕСС данных карты.	С	
20	CC_ERROR	ER	0= чисто 1= ошибка	Ошибка карты, не относящаяся к командам (в стандарт нет).	С	
19	ERROR	EX	0= чисто 1= ошибка	Ошибка карты, относящаяся к командам или при выполнении последней команды (в стандарт нет).	С	
18	Резерв					
17	Резерв	-				
16	CID/CSD_OVERWRITE	EX	0= чисто 1= ошибка	Одна из ошибок: – Регистр CID уже записан – Неизменяемая часть CSD не соответствует данным карты – Попытка реверса копии или постоянно защищённых битов	С	
15	WP_ERASE_SKIP	EX	0=всё 1=часть	Стирание только незащищённых частей памяти.	С	

Биты	Имя	Тип	Значение	Описание	Чистка	
DNIBI	PIWA	1 1111			чистка	
14	CARD_ECC_DISABLED	SX	0= выкл. 1= вкл.	Команда выполнилась без внутренней коррекции данных (ECC).	А	
13	ERASE_RESET	1	0= нету 1= стоит	Сброс последовательности стирания из-за неверной последовательности команд (не CMD35, CMD36, CMD38 или CMD13)	С	
12:9	CURRENT_STATE	SR	0 = Idle 1 = Ready 2 = Ident 3 = Stby 4 = Tran 5 = Data 6 = Rcv 7 = Prg 8 = Dis 9 = Btst 10-15 = резерв	Состояние карты при приёме команды. Хост увидит изменение состояния на следующей команде.	В	
8	READY_FOR_DATA	SR	0= не готов 1 = готов	Соответствует пустоте буфера.	-	
7	SWITCH_ERROR	EX	0= чисто 1= ошибка	По команде SWITCH карта не перешла в требуемый режим	В	
6	Резерв					
5	APP_CMD	SR	0 = Выкл. 1 = Вкл.	Карта подождёт ACMD или команда воспринималась как ACMD.	С	
4	Резерв для карт SD I/O					
3	AKE_SEQ_ERROR	ER	0= чисто 1= ошибка	Ошибка последовательности аутентификации.	С	
2	Резерв для особых команд.					
1						
0	Резерв для тестов прои	зводи	пеля.			

22.4.12.Регистр состояния SD

Содержит собственную информацию SD карт памяти одним блоком из 512 бит. Передаётся хосту SDIO по команде ACMD13 (CMD55 и за ней CMD13). ACMD13 посылается только в режиме Передачи (карта выбрана).

В Таблице 146. используются следующие аббревиатуры:

Тип:

- Е: бит ошибки
- S: бит состояния
- R: обнаружено и установлено для этого ответа
- X: обнаружено и установлено при исполнении команды. Для чтения этих битов хост SDIO должен опрашивать карту командой.

Чистка:

- А: в соответствии с текущим состоянием карты
- В: всегда относится к предыдущей команде. Приём правильной команды чистит их (с задержкой в одну команду)
- С: чистка чтением

Таблица 146. Состояние карты SD

Биты	Имя	Тип	Значение	Описание	Чистка	
511: 510	DAT_BUS_WIDTH	SR	00'= 1 бит (по умолчанию) '01'= резерв '10'= 4 бита '11'= резерв	Shows the currently defined databus width that was defined by SET_BUS_WIDTH command	А	
509	SECURED_MODE	SR	0'= Не в режиме '1'= В безопасном режиме	Card is in Secured Mode of operation (refer to the "SD Security Specification").	A	
508: 496	Резерв.					
495: 480	SD_CARD_TYPE	SR	'00xxh'= SD Memory Card ('x'= не волнуют). Сейчас есть: '0000'= Регулярная SD RD/WR. '0001'= SD ROM	In the future, the 8 LSBs will be used to define different variations of an SD memory card (each bit will define different SD types). The 8 MSBs will be used to define SD Cards that do not comply with current SD physical layer specification.	A	
479: 448	SIZE_OF_PROTE CT ED_AREA	SR	Размер защищённой области (См. ниже)	(См. ниже)	А	
447: 440	SPEED_CLASS	SR	Класс скорости. (См. ниже)	(См. ниже)	А	
439: 432	PERFORMANCE_ MOVE	SR	Скорость перемещения с шагом [MB/s]. (См. ниже)	(См. ниже)	А	
431: 428	AU_SIZE	SR	Размер AU (См. ниже)	(См. ниже)	А	
427: 424	Резерв.					
423: 408	ERASE_SIZE	SR	Число стираемых за раз AU	(См. ниже)	А	
407: 402	ERASE_TIMEOUT	SR	Таймаут стирания областей из UNIT_OF_ERASE_AU	(См. ниже)	Α	
401: 400	ERASE_OFFSET	SR	Фиксированная добавка к времени стирания.	(См. ниже)	А	
399: 312						
311:0	Резерв для произв	одител	я.			

SIZE_OF_PROTECTED_AREA

У карт стандартной плотности ёмкость защищённой области задаётся как:

Защищённая область = SIZE_OF_PROTECTED_AREA * MULT*BLOCK_LEN. SIZE OF PROTECTED AREA определяется в единицах MULT*BLOCK LEN.

У карт высокой плотности ёмкость защищённой области задаётся как:

Защищённая область = SIZE_OF_PROTECTED_AREA SIZE_OF_PROTECTED_AREA определяется в байтах.

SPEED_CLASS

Это 8-бит поле, указывающее класс скорости устройства и определяемое как $P_W/2$ (где P_W это производительность записи).

Таблица 147. Класс скорости

SPEED_CLASS	Определение
00h	Class 0
01h	Class 2
02h	Class 4
03h	Class 6
04h – FFh	Резерв

PERFORMANCE_MOVE

Это 8-бит поле показывает P_M (производительность пересылки) с шагом 1 [MB/sec]. Если карта не использует блоки записи (RU), то P_M должно рассматриваться как бесконечность.

PERFORMANCE_MOVE	Определение
00h	Не определено
01h	1 [MB/sec]
02h	02h 2 [MB/sec]
FEh	254 [MB/sec]
FFh	Бесконечность

AU SIZE

Это 4-бит поле показывает размер AU как степень 2 от 16 KB.

AU_SIZE	Определение
00h	Not defined
01h	16 KB
02h	32 KB
03h	64 KB
04h	128 KB
05h	256 KB
06h	512 KB
07h	1 MB
08h	2 MB
09h	4 MB
Ah – Fh	Резерв

Максимальный размер AU зависит от ёмкости карты. Карта может содержать любой размер AU от размера RU до максимального AU.

Ёмкость	16-64 MB	128-256 MB	512 MB	1-32 GB
Макс. размер AU	512 KB	1 MB	2 MB	4 MB

ERASE SIZE

Это 16-бит поле с N_{ERASE} . После стирания N_{ERASE} числа AU берётся таймаут из $ERASE_TIMEOUT$. Хост должен определять правильное число стираемых за одну операцию AU, чтобы правильно показывать прогресс стирания. Если поле равно 0, то таймаут не вычисляется.

ERASE_SIZE	Определение
0000h	Таймаут не вычисляется.
0001h	1 AU
0002h	2 AU
0003h	3 AU
FFFFh	65535 AU

ERASE_TIMEOUT

Это 6-поле содержит T_{ERASE}, значение таймаута от смещения после стирания ERASE_SIZE AU. Диапазон ERASE_TIMEOUT определяет до 63 секунд. Производитель может выбрать любую комбинацию ERASE_SIZE и ERASE_TIMEOUT. Определение ERASE_TIMEOUT определяет ERASE SIZE.

ERASE_TIMEOUT	Определение
0	Таймаут не вычисляется.
1	1 [sec]
2	2 [sec]
3	3 [sec]
63	63 [sec]

ERASE OFFSET

Это 2-бит поле содержит Toffset. Бессмысленно при нулевых ERASE SIZE и ERASE TIMEOUT.

ERASE_OFFSET	Определение
0h	0 [sec]
1h	1 [sec]
2h	2 [sec]
3h	3 [sec]

22.4.13.Режим SD I/O

Прерывание SD I/O

Карта SD I/O может прерывать модуль MultiMediaCard/SD с помощью ножки 8 (SDIO_D1) SD интерфейса при работе в 4-бит режиме SD. Эта функция необязательная для карт и их функций. Прерывание SD I/O чувствительно по уровню, то есть линия прерывания должна удерживаться низкой до её распознавания о обработки модулем MultiMediaCard/SD или истечения периода прерывания. После обработки прерывания модуль MultiMediaCard/SD операцией записи снимает соответствующий бит состояния внутреннем регистре карты SD I/O. Все линии данных (SDIO_D[3:0]) должны иметь внешние резисторы подпорки. Модуль MultiMediaCard/SD передаёт уровень 8 ножки (SDIO_D/IRQ) на детектор прерывания только во время периода прерывания, всё остальное время он на неё плюёт.

Период прерывания работает при работе памяти и І/О. При работе с одним блоком и множественными передачами период прерывания определяется по разному.

Задержка и восстановление SD I/O

При работе с некоторыми многофункциональными картами модуль MMC/SD может временно приостанавливать передачу данных и освобождать шину для обслуживания более приоритетных функций. Работа возобновляется с прерванного места. Для этого модуль MMC/SD:

- 1. Определяет функцию, использующую линии SDIO D [3:0]
- 2. Требует задержки низкоприоритетной или медленной передачи
- 3. Ждёт завершения операции задержки
- 4. Начинает высокоприоритетную передачу
- 5. Ждёт её завершения
- 6. Восстанавливает задержанную передачу

SD I/O ReadWait

Необязательная операция ReadWait (RW) (IO_RW_EXTENDED, CMD53) определена только в 1-бит и 4-бит режимах SD. Ей модуль MMC/SD говорит карте, что это чтение нескольких регистров должно приостановить передачу данных карты для посылки команд другим функциям карты SD I/O. Поддержка протокола ReadWait отмечена в регистрах карты. Времянка ReadWait основана на периоде прерывания.

22.4.14.Команды и ответы

Общие и специфичные команды

В стандарте определены два типа команд: общие (GEN_CMD) и специфичные для конкретной системы (ACMD).

Команда ACMD предваряется посылкой команды APP_CMD (CMD55) и имеет структуру регулярной команды MultiMediaCard и может иметь тот же номер CMD. Если после APP_CMD (CMD55) приходит не ACMD, то выполняется обычная команда. Например, если у карты есть определение SD_STATUS (ACMD13), и она приходит сразу после APP_CMD (CMD55), то выполняется SD_STATUS (ACMD13). Но, если после APP_CMD (CMD55) приходит CMD7, а определения для ACMD7 нет, то выполняется стандартная (SELECT/DESELECT CARD) CMD7.

Для выполнения ACMD карты SD хост:

1. Шлёт APP CMD (CMD55)

Карта отвечает, что бит APP CMD стоит и ожидается ACMD.

2. Шлёт нужную АСМО

Карта отвечает, что бит APP_CMD стоит и принята ACMD. Если послана не ACMD, то она выполняется как обычная и бит APP_CMD остаётся чистым.

Присланная недопустимая команда (ни ACMD, ни CMD) обрабатывается обычным путём.

Передача по шине для GEN_CMD соответствует чтению или записи одного блока (WRITE_BLOCK, CMD24 или READ_SINGLE_BLOCK,CMD17). В этом случае, аргумент определяет направление передачи, а не адрес, и блок данных имеет формат и назначение от производителя.

Перед посылкой GEN_CMD (CMD56) карта должна быть выбрана (в состоянии Передачи state). Размер блока данных определён командой SET_BLOCKLEN (CMD16). Ответ на GEN_CMD (CMD56) выдаётся в формате R1b.

Типы команд

Оба вида команд разделены на 4 типа:

- широковещательная (ВС): всем картам, отвечать не нужно.
- широковещательная с ответом (BCR): всем картам, ответы принимаются одновременно от всех карт.
- адресная (point-to-point) (AC): выбранной карте без передачи данных по линиям SDIO D.
- адресная (point-to-point) с передачей данных (ADTC): выбранной карте с передачей данных по линиям SDIO D.

Форматы команд

См. Таблицу 138.

Команды модуля MultiMediaCard/SD Таблица 154. Блоковая запись

CMD	Тип	Аргумент	Формат ответа	Имя	Описание
CMD23	ac	[31:16] = 0 [15:0] число блоков	R1	SET_BLOCK_COUNT	Число блоков для передачи по следующей команде.
CMD24	adtc	[31:0] адрес данных	R1	WRITE_BLOCK	Пишет блок длиной из команды SET_BLOCKLEN.
CMD25	adtc	[31:0] адрес данных	R1		Постоянно пишет блоки до получения команды STOP_TRANSMISSION или исчерпания заданного числа блоков.
CMD26	adtc	[31:0] заполн.	R1	PROGRAM_CID	Пишет регистр идентификации карты. Выдаётся единожды и обычно производителем.
CMD27	adtc	[31:0] заполн.	R1	PROGRAM_CSD	Пишет изменяемые биты CSD.

Таблица 155. Блоковая запись защиты (если есть у карты)

CMD	Тип	Аргумент	Формат ответа	Имя	Описание
CMD28	ac	[31:0] адрес данных	R1b	SET_WRITE_PROT	Ставит бит защиты записи адресованной группы. Свойства защиты описаны в специфичных данных (WP_GRP_SIZE).
CMD29	ac	[31:0] адрес данных	R1b	CLR_WRITE_PROT	Снимает бит защиты записи адресованной группы.
CMD30	adtc	[31:0] адрес данных защиты	R1	SEND_WRITE_PROT	Запрос на отсылку состояния битов защиты.
CMD31	Резе	рв			

Таблица 156. Команды стирания

CMD	Тип	Аргумент	Формат ответа	Имя	Описание	
CMD32 CMD34	Резерв. Это команды старых версий MultiMediaCard.					
CMD35	ac	[31:0] адрес данных	R1	ERASE_GROUP_START	Ставит адрес первой группы диапазона стирания.	
CMD36	ac	[31:0] адрес данных	R1	ERASE_GROUP_END	Ставит адрес последней группы диапазона стирания.	
CMD37	MD37 Резерв. Это команды старых версий MultiMediaCard.					
CMD38	ac	[31:0] заполн.	R1	ERASE	Стереть выбранные блоки.	

Таблица 157. Команды режима І/О

CMD	Тип	Аргумент	Формат ответа	Имя	Описание		
CMD39	ac	[31:16] RCA [15:15] флаг записи [14:8] адрес регистра [7:0] данные	R4	FAST_IO	Чтение/запись 8-бит регистра карты. При стоящем флаге записи пишет в адресованный регистр данные из команды, при чтении данные из адресованного регистра выдаются в ответе R4. В стандарте MultiMediaCard этой команды нет.		
CMD40	bcr	[31:0] заполн.	R5	GO_IRQ_STATE	Переключает систему в режим прерывания.		
CMD41	Резерв						

Таблица 158. Замок карты

CMD	Тип	Аргумент	Формат ответа	Имя	Описание
CMD42	adtc	[31:0] заполн.	R1b	וווווו איזרווווו	Ставит/снимает пароль или замок карты. Размер блока данных из команды SET_BLOCK_LEN.
CMD43 CMD54	Резе	ОВ			

Таблица 159. Специфичные команды

CMD	Тип	Аргумент	Формат ответа	Имя	Описание			
CMD55	ac	[31:16] RCA [15:0] заполн.	R1	APP_CMD	Говорит карте, что следующая команда специфичная			
CMD56	adtc	[31:1] заполн. [0]: RD/WR	ı	-	Чтение/запись блока из/в карту для специфичных команд или общего назначения. Размер блока данных из команды SET_BLOCK_LEN.			
CMD57 CMD59	Резерв							
CMD60 CMD63	Резерв для производителя							

22.5. Форматы ответа

Все ответы посылаются по линии команд SDIO_CMD MCCMD. Передача начинается с левого бита кодового слова ответа. Длина кода зависит от типа ответа.

Ответ начинается с стартового бита (всегда 0) и бита направления передачи (карта = 0). Переменное значение в таблицах обозначено как X. Все ответы, кроме R3, сопровождаются CRC. Командное слово команд завершается конечным битом (всегда 1).

Есть пять типов команд:

22.5.1. R1 (нормальный ответ)

Длина = 48 бит.

Позиция бита	Ширина	Значение	Описание
47	1	0	Бит старта
46	1	0	Бит передачи
[45:40]	6	×	Индекс команды
[39:8]	32	х	Состояние карты
[7:1]	7	х	CRC7
0	1	1	Бит конца

22.5.2. R1b

Идентичен R1 с возможной передачей сигнала занятости по линии данных. Карта может стать занятой после приёма команд, в зависимости от своего состояния перед её приёмом.

22.5.3. R2 (регистры CID, CSD)

Длина = 136 бит. Содержимое регистра CID отсылается в ответ на команды CMD2 и CMD10. Содержимое регистра CSD отсылается в ответ на CMD9. Передаются только биты [127...1] CID и CSD, резервный бит [0] заменяется битом конца ответа. Карта показывает процесс стирания, удерживая низким MCDAT. Стирание может быть долгим и карту можно отключить командой CMD7.

Позиция бита	Ширина	Значение	Описание							
135	1	0	Бит старта							
134	1	0	Бит передачи							
[133:128]	6	111111'	Индекс команды							
[127:1]	127	Х	Состояние карты							
0	1	1	Бит конца							

22.5.4. R3 (регистр OCR)

Длина: 48 бит. Состояние регистра OCR отсылается в ответ на команду CMD1. Уровень кодирования: ограниченно окно напряжения = низкий, карта занята = низкий.

Позиция бита	Ширина	Значение	Описание								
47	1	0	Бит старта								
46	1	0	Бит передачи								
[45:40]	6	111111'	Резерв								
[39:8]	32	Х	Регистр OCR								
[7:1]	7	11111111	Резерв								
0	1	1	Бит конца								

22.5.5. R4 (Быстрый I/O)

Длина: 48 бит. Поле аргумента содержит RCA адресованной карты, адрес регистра и его данные.

Позиция бы	1 та	Ширина	Значение	Описание					
47		1	0	Бит старта					
46		1	0	Бит передачи					
[45:40]		6	100111'	CMD39					
	[31:16]	16	Х	RCA					
[39:8] Аргумент	[15:8]	8	Х	Адрес регистра					
	[7:0]	8	Х	Содержимое регистра					
[7:1]		7	Х	CRC7					
0		1	1	Бит конца					

22.5.6. R4b

Только SD I/O: карта SDIO после CMD5 ответит одним R4. Формат:

Позиция бита	Ширина	Значение	Описание
47	1	0	Бит старта
46	1	0	Бит передачи
[45:40]	6	Х	Резерв

Позиция би	іта	Ширина	Значение	Описание
	39	16	X	Карта готова
	[38:36]	3	X	Число функций I/O
[39:8] Аргумент	35	1	Х	Память есть
	[34:32]	3	Х	Заполнитель
	[31:8]	24	Х	I/O ORC
[7:1]		7	Х	Резерв
0		1	1	Бит конца

Команда СМD5 включает I/O часть карты. Она остаётся включённой вплоть до сброса, цикла питания или команды СМD52 с записью в I/O сброс. Причём карты только с памятью SD могут отвечать на СМD5. Они должны ответить Π амять есть = 1 and Ψ исло функций Π 0 = 0. Карты памяти SD спецификации 1.0 должны опознавать СМD5 как недопустимую команду и не отвечать на неё. Осведомлённый хост I/O пошлёт СМD5. По полученному ответу R4, если есть, он определит конфигурацию карты.

22.5.7. R5 (запрос прерывания)

Только MultiMediaCard. Длина: 48 бит. Если ответ выдаётся хостом, то поле RCA аргумента будет равно 0x0.

Позиция бі	ита	Ширина	Значение	Описание
47		1	0	Бит старта
46		1	0	Бит передачи
[45:40]		6	101000'	CMD40
[20:0] Appropri	[31:16]	16	Х	RCA [31:16] победившей карты или хоста
[39:8] Аргумент	[15:0]	16	Х	He определено. Можно использовать для данных IRQ
[7:1]		7	Х	CRC7
0		1	1	Бит конца

22.5.8. R6

Только SD I/O. Нормальный ответ карты памяти на CMD3.

Позиция би	та	Ширина	Значение	Описание
47		1	0	Бит старта
46		1	0	Бит передачи
[45:40]		6	101000'	CMD40
[00.01 A	[31:16]	16	Х	RCA [31:16] победившей карты или хоста
[39:8] Аргумент	[15:0]	16	Х	He определено. Можно использовать для данных IRQ
[7:1]		7	Х	CRC7
0		1	1	Бит конца

У карт только І/О биты состояния [23:8] другие, они содержат:

- Бит [15] COM CRC ERROR
- **But [14] ILLEGAL COMMAND**
- Бит [13] **ERROR**
- Бит [12:0] Резерв.

22.6. Специфичные операции SDIO I/O

Это:

- SDIO ReadWait сигналом SDIO D2
- SDIO ReadWait остановкой тактов SDIO СК
- SDIO задержка/восстановление (чтение и запись)
- SDIO прерывания

SDIO поддерживает эти операции только при стоящем бите SDIO_DCTRL[11], кроме задержки чтения, для которой аппаратная поддержка не нужна.

22.6.1. SDIO I/O ReadWait сигналом SDIO_D2

Интервал ReadWait можно запустить перед приёмом первого блока данных: если путь данных включён (стоит бит SDIO_DCTRL[0]), разрешены специфичные операции (бит SDIO_DCTRL[11]), ReadWait стартует (SDIO_DCTRL[10]=0 и SDI_DCTRL[8]=1) и направление от карты к SDIO (SDIO_DCTRL[1]=1), то DPSM напрямую идёт из Простоя в ReadWait. В ReadWait DPSM уводит SDIO_D2 в 0 после 2 тактов SDIO_CK. В этом состоянии при установке бита RWSTOP (SDIO_DCTRL[9]) DPSM остаётся в Ожидании ещё на 2 такта SDIO_CK для переключения SDIO_D2 в 1 на 1 такт (в соответствии с спецификацией SDIO). Затем DPSM снова ждёт приёма данных от карты.

DPSM не стартует интервал ReadWait во время приёма блока даже при стоящем бите старта: он запустится после приёма CRC. Для запуска новой операции ReadWait бит RWSTOP надо чистить. Во время интервала ReadWait прерывания SDIO ищут на SDIO_D1.

22.6.2. SDIO ReadWait остановкой тактов SDIO_CK

Если карта SDIO не поддерживает предыдущий метод ReadWait, то его можно добиться остановкой SDIO_CK (SDIO_DCTRL должен стоять как в Секции 22.6.1, но SDIO_DCTRL[10]=1): DSPM останавливает SDIO_CK на два такта после конечного бита принимаемого блока и пускает его снова после установки бита старта ReadWait.

После такой остановки SDIO_CK карте можно выдавать команды. Во время интервала ReadWait прерывания SDIO ищут на SDIO_D1.

22.6.3. Задержка/ восстановление SDIO

SDIO может задержать работающую операцию записи в карту. Бит SDIO_CMD[11] показывает CPSM, что операция задержана. CPSM анализирует ответ и при получении от карты ACK он извещает DPSM, который после приёма CRC текущего блока уходит в Простой.

Аппаратура не сохраняет число оставшихся блоков для завершения задержаной операции.

Операция записи может быть задержана программно простым отключением DPSM (SDIO_DCTRL[0]=0) при получении ACK задержанной команды от карты. DPSM идёт в Простой.

Задержка чтения: DPSM ждёт в состоянии Wait_r, тогда как задерживаемая функция посылает полный пакет непосредственно перед остановкой передачи данных. Система продолжает чтение RxFIFO до опустения FIF0 и DPSM автоматически уходит в Простой.

22.6.4. Прерывания SDIO

Прерывания SDIO ищут на линии SDIO D1 при установке бита SDIO CMD[11].

22.7. Специфичные операции СЕ-АТА

Это:

• посылка СЕ-АТА запрещения сигнала завершения команды

- приём от СЕ-АТА сигнала завершения команды
- извещение CPU о завершении команды CE-ATA битом состояния/прерыванием.

SDIO использует команду CMD61 CE-ATA, если стоит SDIO CMD[14].

22.7.1. Запрещение сигнала завершения команды

Запрещение сигнала завершения команды посылается через 8 битовых циклов после приёма **короткого** ответа если бита 'Разрешить завершение CMD', SDIO_CMD[12], нет, а бит 'Без прерывания', SDIO_CMD[13], стоит.

CPSM Идёт в режим Удержания, пишет в регистр сдвига команды последовательность выключения "00001" и 43 в счётчик команды. Через 8 циклов триггер переводит CPSM в состояние Посылки. При достижении счётчиком команды 48 CPSM переходит в Простой не ожидая ответа.

22.7.2. Разрешение сигнала завершения команды

Если стоят биты 'Разрешить завершение CMD' SDIO_CMD[12] и 'Без прерывания' SDIO_CMD[13], то CPSM ждёт сигнала завершения команды в состоянии Waitcpl.

После приёма '0' на линии CMD, CPSM идёт в Простой. Новый команды можно присылать через 7 битовых циклов. Затем, на последние 5 циклов (вне 7) линия CMD уходит в '1' в двухтактном режиме.

22.7.3. Прерывание СЕ-АТА

Завершение команды отмечается битом состояния SDIO_STA[23]. Снимается он битом очистки SDIO_ICR[23].

Бит SDIO_STA[23] может генерировать прерывание на любой линии, в зависимости от маски SDIO MASKx[23].

22.7.4. Прекращение СМD61

Если запрещения сигнала завершения команды не посылалось и нужно прервать CMD61, то надо отключить машину состояния команд. Она идёт в Простой и можно посылать CMD12. В это время Запрещение сигнала завершения команды не посылают.

22.8. Аппаратное управление (HW)

Используется для предотвращения исчерпания (режим TX) и переполнения (режим RX) FIFO.

Надо остановить SDIO_CK и стопорнуть машину состояний SDIO. Пока FIFO не может принимать или передавать данные, они останавливаются. Стопорится только машина состояний (SDIOCLK), интерфейс AHB ещё живёт и можно заполнять или опустошать FIFO.

Работа HW разрешается стоящим битом SDIO_CLKCR[14]. После сброса управление HW отключено.

22.9. Регистры SDIO

32-бит регистры доступны через АНВ словами.

22.9.1. Управление питанием SDIO (SDIO_POWER)

Смещение адреса: 0x00 По сбросу: 0x0000 0000

31 30 29 28 27 26 25 24 23 22 21 20 19 18 17 16 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0

•	 	 	 	 		 	 		. •	 	 	. •	 	 	 •	 		
							Res	erve	d								PW TF	RC RL
																	rw	rw

- <u>Биты 31:2</u>
 Резерв, не трогать.
- <u>Биты 1:0</u> **PWRCTRL**: Управление питанием.

Текущее функциональное состояние тактов карты:

00: Выкл: тактов нет.

01: Резерв

10: Резерв, подача

11: Вкл: такты есть.

NB: Между двумя записями в этот регистр должно быть не менее семи тактов HCLK.

22.9.2. Управление тактами SDI (SDIO_CLKCR)

Смещение адреса: 0x04 По сбросу: 0x0000 0000

31 30 29 28 27 26 25 24 23 22 21 20 19 18 17 16 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0

NEGEDGE **BYPASS** WID HWFC_ **CLKDIV BUS** Reserved rw
– <u>Биты 31:2</u>
 Резерв, не трогать.

— <u>Бит 14</u> **HWFC_EN**: Разрешение управления HW

0b: Нельзя 1b: Можно

Сигналы прерываний TXFIFOE и RXFIFOF при разрешённом HW описаны в Секции 22.9.11.

– <u>Бит 13</u>
 NEGEDGE: Выбор фазы SDIO_CK

0b: SDIO_CK выдаётся по переднему фронту SDIOCLK 1b: SDIO_CK выдаётся по заднему фронту SDIOCLK

— <u>Биты 12:11</u> **WIDBUS:** Ширина шины

00: По умолчанию, 1 бит: SDIO_D0

01: 4-бита: SDIO_D[3:0] 10: 8-бит: SDIO_D[7:0]

— <u>Бит 10</u> **BYPASS**: Шунт делителя тактов

0: Выкл: SDIOCLK делится на CLKDIV для выдачи SDIO_CK.

1: Вкл: SDIOCLK напрямую идёт на SDIO_CK.

— <u>Бит 9</u> **PWRSAV**: Экономия питания

Такты SDIO_СК при простое шины:

0: SDIO_CK включены всегда

1: SDIO_CK включены при активной шине

— <u>Бит 8</u> **CLKEN:** Разрешение тактов

0: SDIO_CK выключены 1: SDIO CK включены

— <u>Биты 7:0</u> **СLKDIV**: Делитель тактов

Делитель входных (SDIOCLK) для получения выходных тактов (SDIO_CK):

Частота SDIO_CK = SDIOCLK / [CLKDIV + 2].

NB: При идентификации SD/SDIO и MultiMediaCard частота SDIO_CK должна быть меньше 400 kHz.

Повысить частоту шины можно только после назначения относительных адресов всем картам.

Между двумя записями в этот регистр должно пройти не менее 7 тактов HCLK.

Остановить SDIO_CK можно на время интервала ReadWait SD I/O карт: тогда SDIO_CLKCR не влияет на SDIO_CK.

22.9.3. Регистр аргумента SDIO (SDIO_ARG)

Смещение адреса: 0x08 По сбросу: 0x0000 0000

32-бит аргумент посылаемой карте команды.

31 30 29 28 27 26 25 24 23 22 21 20 19 18 17 16 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0

															CMD	ARG	;														
rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw

– <u>Биты 31:0</u> **CMDARG:** Аргумент команды

Аргумент пишется в этот регистр до записи кода команды в регистр команды.

22.9.4. Регистр команды SDIO (SDIO_CMD)

Смещение адреса: 0x0C По сбросу: 0x0000 0000

Регистр SDIO_CMD содержит биты индекса и типа команды. Биты индекса посылаются карте, биты типа управляют машиной состояния пути команды (CPSM).

31 30 29 28 27 26 25 24 23 22 21 20 19 18 17 16 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0

•	 	 	 				 	 	 	 					•	•	•	•	•	•	•	_	•	·
				R	eserv	ed 'ed				CE-ATACMD	nIEN	ENCMDcompl	SDIOSuspend	CPSMEN	WAITPEND	WAITINT	dSHQTIV///	_			YACINICAN	CINIDINDEX		
										rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw

– <u>Биты 31:15</u>
 Резерв, не трогать.

— <u>Бит 14</u> **АТАСМО:** Команда СЕ-АТА

Если ATACMD стоит, то CPSM передаёт CMD61.

— <u>Бит 13</u> **nIEN:** Не-разрешение прерываний

Если равен 0, то прерывания в СЕ-АТА разрешены.

— <u>Бит 12</u> **ENCMDcompl**: Разрешение завершения команды

Если стоит, то сигнал завершения команды разрешён.

– <u>Бит 11</u>
 SDIOSuspend: Задержка SD I/O

Если стоит, то передаётся команда задержки (только карты SDIO).

— <u>Бит 10</u> **CPSMEN:** Разрешение машины состояния пути команд (CPSM)

Если стоит, то CPSM разрешена.

— <u>Бит 9</u> **WAITPEND:** CPSM ждёт конца передачи данных (CmdPend внутренний сигнал).

Если стоит, то CPSM ждёт конца передачи данных перед посылкой команды.

— <u>Бит 8</u> **WAITINT:** CPSM ждёт запроса прерывания

Если стоит, то CPSM выключает таймаут команды и ждёт запроса прерывания.

— <u>Биты 7:6</u> **WAITRESP**: Ожидание ответа

00: Без ответа, ожидается флаг CMDSENT

01: Короткий ответ, ожидается флаг CMDREND или CCRCFAIL

10: Без ответа, ожидается флаг CMDSENT

11: Длинный ответ, ожидается флаг CMDREND или CCRCFAIL

– <u>Биты 5:0</u>
 СМDINDEX: Индекс посылаемой команды.

NB: Между двумя записями в этот регистр должно пройти не менее 7 тактов HCLK.

MultiMediaCards посылают два вида ответов: короткий (48 бит) и длинный (136 бит). Карты SD и SD I/O посылают только короткий ответ. Устройства CE-ATA посылают только короткий ответ. Аргумент может меняться по типу ответа: это определяется по типу команды.

22.9.5. Регистр отвечаемой команды SDIO (SDIO_RESPCMD)

Смещение адреса: 0x10 По сбросу: 0x0000 0000

Регистр SDIO_RESPCMD содержит поле индекса команды последнего принятого ответа. Если ответ не содержит поле индекса команды (длинный ответ или OCR), то содержимое RESPCMD неизвестно, хоть и должно содержать 111111b (резервное поле из ответа).

31 30 29 28 27 26 25 24 23 22 21 20 19 18 17 16 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0

Reserved		R	RESP	CME)	
Reserved	r	r	r	r	r	r

– <u>Биты 31:6</u>
 Резерв, не трогать.

— <u>Биты 5:0</u> **RESPCMD:** Индекс отвечаемой команды.

Только чтение.

22.9.6. Регистры 1..4 ответа SDIO (SDIO_RESPx)

Смещение адреса: $(0x10 + (4 \times x))$; x = 1..4

По сбросу: 0х0000 0000

Регистры SDIO RESP1/2/3/4 содержат состояние карты из принятого ответа.

CARDSTATUSX:

Регистр	Короткий ответ	Длинный ответ
SDIO_RESP1	Биты[31:0]	Биты[127:96]
SDIO_RESP2	Не используется	Биты[95:64]
SDIO_RESP3	Не используется	Биты[63:32]
SDIO_RESP4	Не используется	Биты[31:1]0b

Старший значащий бит состояния принимается первым. Младший бит регистра SDIO_RESP3 всегда 0b.

22.9.7. Регистр таймера данных SDIO (SDIO_DTIMER)

Смещение адреса: 0x24 По сбросу: 0x0000 0000

32-бит регистр SDIO_DTIMER содержит период таймаута данных (DATATIME) в единицах тактов шины карты. Декрементный счётчик грузит это значение при переходе DPSM в состояние Wait_R или Занят. При обнулении счётчика ставится флаг таймаута.

NB: Регистры таймера и длины данных надо писать до записи регистра управления данными.

22.9.8. Регистр длины данных SDIO (SDIO_DLEN)

Смещение адреса: 0x28 По сбросу: 0x0000 0000

32-бит регистр SDIO_DLEN содержит число байтов передаваемых данных (DATALENGTH) в единицах тактов шины карты. Декрементный счётчик грузит это значение при старте передачи.

NB: При блоковой передаче длина передаваемых данных должна быть кратной размеру блока (см. SDIO_DCTRL). Регистры таймера и длины данных надо писать до записи регистра управления данными.

22.9.9. Регистр управления данными SDIO (SDIO_DCTRL)

Смещение адреса: 0x2C По сбросу: 0x0000 0000

Управляет машиной состояния пути данных (DPSM).

– <u>Биты 31:12</u>
 Резерв, не трогать.

— <u>Бит 11</u> **SDIOEN:** Разрешение функций SD I/O

Если стоит, то DPSM выполняет функции SD I/O.

— Бит 10 RWMOD: Режим ReadWait

0: Останов ReadWait по SDIO D2

1: Работа ReadWait по SDIO_CK

— <u>Бит 9</u> **RWSTOP:** Останов ReadWait

0: ReadWait активен, если стоит RWSTART

1: Разрешение останова ReadWait при стоящем RWSTART

— <u>Бит 8</u> **RWSTART:** Запуск ReadWait

Если стоит, то запускается ReadWait.

— <u>Биты 7:4</u> **DBLOCKSIZE:** Размер блока данных в байтах.

Размер блока = 2^{DBLOCKSIZE} байт, значение 1111: резерв.

— <u>Бит 3</u> **DMAEN:** Разрешение DMA

0: Нельзя. 1: Можно.

– <u>Бит 2</u>
 DTMODE: Режим передачи данных

0: Блоковая передача

1: Поток или мультибайт SDIO для устройств STM32F10xxx XL-плотности. Поток для устройств STM32F10xxx высокой плотности.

— <u>Бит 1</u> **DTDIR:** Направление передачи данных

0: От контроллера карте.1: От карты контроллеру.

<u>Бит 0</u>
 DTEN: Разрешение передачи данных

Передача данных начинается при записи 1 в бит DTEN. В зависимости от бита DTDIR, DPSM переходит состояние Wait_S, Wait_R или Readwait если RW Start ставится сразу после начала передачи. После конца передачи чистить его не надо, но для начала новой передачи SDIO_DCTRL нужно обновить.

NB: Между двумя записями в этот регистр должно пройти не менее 7 тактов HCLK.

22.9.10.Счётчик данных SDIO (SDIO_DCOUNT)

Смещение адреса: 0x30 По сбросу: 0x0000 0000

При переходе DPSM из Простоя в состояние Wait_R или Wait_S, регистр SDIO_DCOUNT загружается из SDIO_DLEN. При чтении выдаёт число оставшихся байтов передачи, запись не имеет смысла. При обнулении SDIO DCOUNT DPSM переходит простой и ставится флаг DATAEND.

 $31 \quad 30 \quad 29 \quad 28 \quad 27 \quad 26 \quad 25 \quad 24 \quad 23 \quad 22 \quad 21 \quad 20 \quad 19 \quad 18 \quad 17 \quad 16 \quad 15 \quad 14 \quad 13 \quad 12 \quad 11 \quad 10 \quad 9 \quad 8 \quad 7 \quad 6 \quad 5 \quad 4 \quad 3 \quad 2 \quad 1 \quad 0$

Reserved												DAT	ACO	UNT											
Neserveu	r	r	r	r	r	r	r	r	r	r	r	r	r	r	r	r	r	r	r	r	r	r	r	r	r

– <u>Биты 31:25</u>
 Резерв, не трогать.

— Биты 24:0 **DATACOUNT:** Счётчик данных.

NB: Регистр должно читать при завершённом цикле передачи данных.

22.9.11. Peructp coctonhun SDIO (SDIO_STA)

Смещение адреса: 0x34 По сбросу: 0x0000 0000

Только читаемый регистр SDIO STA содержит два типа флагов:

- Статические (биты [23:22,10:0]): они снимаются записью в регистр очистки прерываний (SDIO_ICR)
- Динамические (биты [21:11]): они отражают состояние нижележащей логики (например, флаги заполнения и опорожнения FIFO).

3	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
			Reserved					CEATAEND	SDIOIT	RXDAVL	TXDAVL	RXFIFOE	TXFIFOE	RXFIFOF	TXFIFOF	RXFIFOHF	TXFIFOHE	RXACT	TXACT	CMDACT	DBCKEND	STBITERR	DATAEND	CMDSENT	CMDREND	RXOVERR	TXUNDERR	DTIMEOUT	CTIMEOUT	DCRCFAIL	CCRCFAIL
			Re	s.				r	r	r	r	r	r	r	r	r	r	r	r	r	r	r	r	r	r	r	r	r	r	r	r

– <u>Биты 31:24</u>
 Резерв, не трогать.

— <u>Бит 23</u> **СЕАТАЕND:** Принят сигнал СЕ-АТА завершения команды СМD61

Бит 22
 Бит 21
 Бит 20
 SDIOIT: Принято прерывание SDIO
 RXDAVL: В приёмном FIFO есть данные
 ТXDAVL: В передающем FIFO есть данные

– <u>Бит 19</u>
 – <u>Бит 18</u>
 RXFIFOE: Приёмный FIFO пуст
 – <u>Бит 18</u>
 ТXFIFOE: Передающий FIFO пуст

При разрешённом HW Flow Control, TXFIFOE ставится при наличии в FIFO двух слов.

найден
F

22.9.12.Регистр очистки прерываний SDIO (SDIO_ICR)

Смещение адреса: 0x38 По сбросу: 0x0000 0000

<u> Бит 2</u>

Бит 1Бит 0

Только запись. Запись 1 в бит чистит соответствующий бит в регистре SDIO_STA. Запись 0 ничего не изменяет.

СТІМЕОИТ: Таймаут ответа команды (64 такта SDIO_CK).

DCRCFAIL: Блок данных послан/принят (сбой CRC)

CCRCFAIL: Ответ команды принят (сбой CRC)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	1	ь	5	4	3	2	1	U
			Rese	erved	l			CEATAENDC	SDIOITC					Re	eserv	red					DBCKENDC	STBITERRC	DATAENDC	CMDSENTC	CMDRENDC	RXOVERRC	TXUNDERRC	DTIMEOUTC	CTIMEOUTC	DCRCFAILC	CCRCFAILC
								rw	rw												rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw

		ST	<u>ර</u> ් ව්	S	8	ΙX	DT	СТ	DC	S
	rw rw rw rw r	rw r	w rw	rw	rw	rw	rw	rw	rw	rw
— <u>Биты 31:24</u>	Резерв, не трогать.									
— <u>Бит 23</u>	CEATAENDC: Принят сигнал CE-ATA завершения ком	анд	ы СМ	1D61						
— <u>Бит 22</u>	SDIOITC: Принято прерывание SDIO									
— <u>Биты 21:11</u>	Резерв, не трогать.									
— <u>Бит 10</u>	DBCKENDC: Блок данных послан/принят (CRC прове	рен)							
— <u>Бит 9</u>	STBITERRC: В широком режиме шины во всех сигнал	ах ,	данны	ых б	ит с	тар	та	не н	айд	цен
— <u>Бит 8</u>	DATAENDC: Конец данных (SDIDCOUNT обнулился)									
— <u>Бит 7</u>	CMDSENTC: Команда послана (отвэт нэ нада)									
— <u>Бит 6</u>	CMDRENDC: Ответ команды принят (CRC проверен)									
— <u>Бит 5</u>	RXOVERRC: Переполнение приёмного FIFO									
— <u>Бит 4</u>	TXUNDERRC: Исчерпание передающего FIFO									
— <u>Бит 3</u>	DTIMEOUTC: Таймаут данных									
— <u>Бит 2</u>	CTIMEOUTC: Таймаут ответа команды (64 такта SDIC	O_C	K).							

22.9.13.Регистр маски прерываний SDIO (SDIO_MASK)

Смещение адреса: 0x3C По сбросу: 0x0000 0000

— <u>Бит 1</u>

<u> Бит 0</u>

Запись 1 в бит разрешает прерывание по стоящему соответствующему биту в регистре SDIO_STA. Запись 0 запрещает прерывание.

DCRCFAILC: Блок данных послан/принят (сбой CRC)

CCRCFAILC: Ответ команды принят (сбой CRC)

3 I	30	29	20	21	20	25	24	23	22	21	20	19	10	17	10	15	14	13	12	11	10	9	0	1	О	Э	4	3	2	- 1	U
			Rese	erved	t			CEATAENDIE	SDIOITIE	RXDAVLIE	TXDAVLIE	RXFIFOEIE	TXFIFOEIE	RXFIFOFIE	TXFIFOFIE	RXFIFOHFIE	TXFIFOHEIE	RXACTIE	TXACTIE	CMDACTIE	DBCKENDIE	STBITERRIE	DATAENDIE	CMDSENTIE	CMDRENDIE	RXOVERRIE	TXUNDERRIE	DTIMEOUTIE	CTIMEOUTIE	DCRCFAILIE	CCRCFAILIE
								rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw

— <u>Биты 31:24</u>	Резерв, не трогать.
— <u>Бит 23</u>	CEATAENDIE: Принят сигнал CE-ATA завершения команды CMD61
— <u>Бит 22</u>	SDIOITIE: Принято прерывание SDIO
— <u>Бит 21</u>	RXDAVLIE: В приёмном FIFO есть данные
— <u>Бит 20</u>	TXDAVLIE: В передающем FIFO есть данные
— <u>Бит 19</u>	RXFIFOEIE: Приёмный FIFO пуст
— <u>Бит 18</u>	TXFIFOEIE: Передающий FIFO пуст
— <u>Бит 17</u>	RXFIFOFIE: Приёмный FIFO полон
— <u>Бит 16</u>	TXFIFOFIE: Передающий FIFO полон
— <u>Бит 15</u>	RXFIFOHFIE: Приёмный FIFO наполовину полон, осталось не менее 8 слов
— <u>Бит 14</u>	TXFIFOHEIE: Передающий FIFO наполовину пуст, можно записать до 8 слов
— <u>Бит 13</u>	RXACTIE: Данные принимаются
— <u>Бит 12</u>	TXACTIE : Данные передаются
— <u>Бит 11</u>	CMDACTIE: Команда передаётся
— <u>Бит 10</u>	DBCKENDIE: Блок данных послан/принят (CRC проверен)
— <u>Бит 9</u>	STBITERRIE : В широком режиме шины во всех сигналах данных бит старта не найден
— <u>Бит 8</u>	DATAENDIE: Конец данных (SDIDCOUNT обнулился)
— <u>Бит 7</u>	CMDSENTIE: Команда послана (отвэт нэ нада)
— <u>Бит 6</u>	CMDRENDIE: Ответ команды принят (CRC проверен)
— <u>Бит 5</u>	RXOVERRIE: Переполнение приёмного FIFO
— <u>Бит 4</u>	TXUNDERRIE: Исчерпание передающего FIFO
— <u>Бит 3</u>	DTIMEOUTIE: Таймаут данных

22.9.14.Счётчик FIFO SDIO (SDIO_FIFOCNT)

Смещение адреса: 0x48 По сбросу: 0x0000 0000

Бит 2Бит 1

— Бит 0

Perистр SDIO_FIFOCNT содержит количество оставшихся слов для записи или чтения из FIFO. Загружается из регистра SDIO_DLEN при установке бита DTEN в регистре SDIO_DCTRL и DPSM в режиме Простоя. Если длина данных не кратна 4, то остаток (1-3 байта) признаётся словом.

CTIMEOUTIE: Таймаут ответа команды (64 такта SDIO_CK).

DCRCFAILIE: Блок данных послан/принят (сбой CRC)

CCRCFAILIE: Ответ команды принят (сбой CRC)

31 30 29 28 27 26 25 24 23 22 21 20 19 18 17 16 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0

Reserved													OUN											
Reserved	r	r	r	r	r	r	r	r	r	r	r	r	r	r	r	r	r	r	r	r	r	r	r	r

– <u>Биты 31:24</u>
 Резерв, не трогать.

— <u>Биты 23:0</u> **FIFOCOUNT:** Число оставшихся слов для записи или чтения из FIFO.

22.9.15.Регистры данных FIFO SDIO (SDIO_FIFO)

Смещение адреса: 0x80 По сбросу: 0x0000 0000

Оба FIFO (приёмный и передающий) доступны как 32 смежных регистра по 32 бита по адресу от SDIO base + 0x080 до SDIO base + 0xFC. Так CPU может обращаться к ним командами с множеством операндов.

22.9.16. Карта регистров SDIO

0x00 0x04 0x04 0x06 0x04 0x06	Offset	Register	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	6	&	7	9	5	4	3	2	_	0
OxOC SDIO_CMD	0x00	SDIO_POWER																Reserved															PWRCTRI	
Ox0C SDIO_CMD	0x04	SDIO_CLKCR									Reserved									HWFC_EN	NEGEDGE	WIDBLIS		BYPASS	PWRSAV	CLKEN				אומאוט				
Ox10	0x08	SDIO_ARG																СМІ	DAF	₹Ġ														
Ox30	0x0C	SDIO_CMD									Reserved									CE-ATACMD	nIEN	ENCMDcompl	SDIOSuspend	CPSMEN	WAITPEND	WAITINT	WAITPESP				YACINICINIC	CINIDINO		
UX14 SDIO_HESP1 UX18 SDIO_HESP2 UX1C SDIO_HESP3 UX2C SDIO_DTIM- ER UX2B SDIO_DTEN UX2B SDIO_DTEN ER UX3B SDIO_DTEN ER UX	0x10														Res	erve	ed													R	RES	PCN	1D	
OXC SDIO_HESP3 OX20 SDIO_HESP4 OX24 SDIO_DIM- ER OX28 SDIO_DEN OX28 SDIO_DEN OX28 SDIO_DEN OX20 SDIO_DEN OX30 SDIO_DEN	0x14																CA	RDS	STA	TUS	1													
DX2C SDIO_HESP4 Ox2C SDIO_DCRN Ox3C SDIO_DCRN Ox3C SDIO_LCR Ox																																		
DATATIME DATA SDIO_DEN DATA SDIO_DEN DATA SDIO_DEN DATA SDIO_DEN DATA SUBJECTE DATA SUBJEC																																		
DX2C SDIO_DCRN OX3C SDIO_DCRN	-																				4													
Ox3C SDIOTIE REServed Reserved RESERVED CEATAEND CAMBEND COMBENIE CAMBEND COMBENIE CAMBEND COMBENIE CAMBEND COMBENIE CAMBEND COMBENIE CAMBEND COMBENIE CAMBEND DIMAGEN CONDITION DIMAGEN CONDITION DIMAGEN CONDITION CONDITION DIMAGEN CONDITION CONDITION DIMAGEN CONDITION	0x24	ER															[DAT	ATI	ИE														
0x30 COUDT RATHFORIE RASERVED CATARNOIS STRITERRE STBITERRE STBITE	0x28	SDIO_DLEN			Re	ser	/ed													D	ATA	KLE	NGT	Н										
OX3C SDIOITE REServed Reserved Reserved RESERVED SDIOIT TXFIFOHE RXFIFOH TXFIFOHE TXFIFOHE TXFIFOHE TXFIFOHE TXFIFOHE TXFIFOHE TXFIFOHE TXFIFOHE STBITERRC S	0x2C	SDIO_DCTRL											Keserved										SDIOEN	RWMOD	RWSTOP	RWSTART		DBI OCKSIZE			DMAEN	DTMODE	DTDIR	DTEN
RESERVED RES	0x30	SDIO_D- COUNT		•	Re	ser	/ed				•			•	•		•	•	•		DAT	ACC	UN	Т		•	•	•	•	•	•	•	•	•
CEATAENDIE RXFIFORIE CMDRENDIE	0x34	SDIO_STA				Reserved					CEATAEND	SDIOIT	RXDAVL	TXDAVL	RXFIFOE	TXFIFOE	RXFIFOF	TXFIFOF	RXFIFOHF	TXFIFOHE	RXACT	TXACT	CMDACT	DBCKEND	STBITERR	DATAEND	CMDSENT	CMDREND	RXOVERR	TXUNDERR	DTIMEOUT	CTIMEOUT	DCRCFAIL	CCRCFAIL
Ov49 SDIO_FIFO- Poconied FIFOCOLINIT	0x38	SDIO_ICR				Reserved					CEATAENDC	SDIOITS						Reserved		•				DBCKENDC	STBITERRC	DATAENDC	CMDSENTC	CMDRENDC	RXOVERRC	TXUNDERRC	DTIMEOUTC	CTIMEOUTC	DCRCFAILC	CCRCFAILC
0x48 SDIO_FIFO- Reserved FIFOCOUNT	0x3C					Reserved					CEATAENDIE	SDIOITIE	RXDAVLIE	TXDAVLIE	RXFIFOEIE	TXFIFOEIE	RXFIFOFIE	TXFIFOFIE	RXFIFOHFIE	TXFIFOHEIE	RXACTIE	TXACTIE	CMDACTIE	DBCKENDIE	STBITERRIE	DATAENDIE	CMDSENTIE	CMDRENDIE	RXOVERRIE	TXUNDERRIE	DTIMEOUTIE	CTIMEOUTIE	DCRCFAILIE	CCRCFAILIE
	0x48	SDIO_FIFO- CNT			F	Rese	erve	d						•				•		•	FII	FOC	OU	NT		•		•	•		•	•	•	
0x80 SDIO_FIFO FIF0Data	0x80																	FIF	0Da	ta														

23. Полноскоростной интерфейс USB

23.1. Введение в USB

Блок управления (БУ) USB это интерфейс между полноскоростной шиной USB 2.0 и шиной APB1.


Остановка/восстановление USB останавливает тактирование устройств во имя экономии электроэнергии на благо окружающей среды.

23.2. Основные свойства USB

- Совместимость со спецификацией полноскоростной USB 2.0
- Число конечных точек от 1 до 8
- Генерация/проверка CRC, кодирование/декодирование NRZI и бит-заполнение
- Поддержка изохронных передач
- Поддержка двухбуферных пакетных/изохронных конечных точек
- Операции остановки/восстановления USB
- Генерация фиксированных тактов фреймов

В устройствах разной плотности USB и CAN совместно используют выделенные 512 байт SRAM и не могут использовать её параллельно. USB и CAN могут работать в одной системе, но не одновременно.

23.3. Функциональное описание USB



Для передачи данных между хостом PC и MCU выделяются буферы пакетов, напрямую доступные БУ USB. Размер памяти буферов должен соответствовать числу конечных точек и размеру пакетов. Для 16 однонаправленных или 8 двунаправленных конечных точек отводится до 512 байт. Форматирование передач, включая вычисление и проверку CRC выполняется аппаратно.

Каждая конечная точка связана с блоком описания буфера, показывающим адрес памяти, её размер или длину передачи. Когда БУ USB распознаёт допустимый токен пары функция/конечная

точка, он начинает запрошенную передачу сконфигурированной конечной точки. Данные в/из памяти проходят через внутренний 16-бит регистр БУ USB. После передачи всех данных, если надо, то генерируется или ожидается нужный пакет протокола, в зависимости от направления передачи.

В конце передачи выдаётся прерывание конечной точки. МСИ может определить:

- Обслуживаемую конечную точку
- В случае ошибки (битовое заполнение, формат, CRC, протокол, отсутствие АСК, исчерпание/ переполнение и пр.) тип прошедшей передачи.

Для изохронных и групповых передач поддерживается использование двух сменных буферов.

Через регистр управления можно поставить блок в высокоэкономичный, малопотребляющий режим (SUSPEND). В это время статическое рассеяние энергии снижается, а тактирование USB можно замедлить или остановить. Активность на входах USB пробуждает устройство асинхронно. К линии побудки можно подключить специальный источник прерывания, немедленно возобновляющий тактирование системы.

23.3.1. Описание блоков USB

БУ USB содержит следующие блоки:

- Машина последовательного интерфейса (SIE): Она выполняет: распознавание паттерна синхронизации, битовое заполнение, вычисление и сверку CRC, выдачу/сравнение PID и квитирование связи. Она работает с приёмопередатчиками USB и буферами пакетов в памяти. Также она генерирует сигналы протокола USB, вроде Начала фрейма (SOF), Сброса USB, Ошибки данных и т. д. и события конечных точек, типа конца передачи, правильного приёма пакета; эти сигналы используются для выдачи прерываний.
- Таймер: Он выдаёт фиксированный импульс Начала-Фрейма и обнаруживает глобальную задержку (от хоста) при отсутствии передачи более 3 ms.
- Интерфейс буфера пакетов: Он работает с буферами приёма и передачи по запросам от SIE и размещением в памяти из регистров конечных точек. Адрес инкрементируется после каждого слова до конца пакета, отслеживает число переданных байтов и предупреждает переполнение буферов.
- Регистры конечных точек: 8 регистров содержат тип точек и их текущее состояние. Один регистр может использоваться для двух однонаправленных однобуферных точек. Итого, до 16 однонаправленных однобуферных точек или до 7 двухбуферных* в любой комбинации. Например, 4 двухбуферных и 8 однонаправленных однобуферных точек.
- Регистры управления: Они содержат информацию о всём БУ USB и используются для выдачи некоторых событий USB, вроде восстановления и выключения питания.
- Регистры прерывания: Они содержат маски прерываний и запись событий. Используются для определения причины прерывания, его состояния и очистки удерживаемых прерываний.

NB: * Конечная точка 0 всегда используется для управляющих передач в однобуферном режиме. БУ USB подключён к шине APB1 через блоки:

- Память пакетов: Эта локальная память буферов пакетов, в которых создаются структуры пакетов. Доступна программно. Содержит 256 слов по 16 бит (512 байт).
- Арбитр: Принимает запросы от шины APB1 и интерфейса USB. Конфликты разрешаются приоритетностью доступов APB1, оставляя половину полосы пропускания памяти для завершения передач USB. Реализован как дуплексный канал с временным разделением, виртуальная двухпортовая SRAM с доступом к памяти от APB1 во время передач USB. Разрешены многословные передачи APB1.
- Картирование регистров: Собирает разнообразные битовые и байтовые регистры БУ USB в набор 16-бит слов, доступных APB1.
- Упаковщик APB1: Даёт доступ APB1 к памяти и регистрам. Отображает весь БУ USB в адресное пространство APB1.
- Коммутатор прерываний: Отображает возможные события USB на три линии NVIC:
 - Низкоприоритетное прерывание USB (Channel 20): Запускается всеми событиями USB (Правильная передача, Сброс USB, и т.д.). Перед обработкой источник надо проверять.

- Высокоприоритетное прерывание USB (Channel 19): Запускается только правильной изохронной и двухбуферной передачей.
- Прерывание побудки USB (Channel 42): Запускается событием побудки их режима Приостановки USB.

23.4. Обзор программирования

23.4.1. Общие вопросы

Здесь основные задачи программ обработки наиболее общих событий USB, двухбуферных конечных точек и изохронных передач. Кроме системного сброса, все действия инициируются БУ USB.

23.4.2. Сбросы: системы и включения питания

После сброса системы и включения питания сначала нужно подать всё тактирование на БУ USB и затем снять сигналы сброса для доступа к регистрам.

Первым делом надо активировать такты макроячейки регистров и снять её сигналы сброса.

После этого нужно включить питание аналоговой части приёмопередатчиков USB битом PDWN регистра CNTR, что требует особой заботы. Перед снятием сигналов сброса нужно подождать установленное время (t_{STARTUP}), во время которого поведение приёмопередатчиков USB не определено. После этого можно снять сброс цифровой части USB (очисткой бита FRES в регистре CNTR). Теперь очисткой регистра ISTR устраняем удерживаемые ложные прерывания перед включением других функций макроячейки.

После сброса системы MCU должен инициализировать все требуемые регистры и таблицы описания буферов пакетов, дабы БУ USB смог правильно генерировать прерывания и передавать данные. Регистры, не относящиеся к конечным точкам, нужно инициализировать сообразно требованиям системы (разрешённые прерывания, адреса буферов пакетов и пр.). Затем продолжаем шаги как после сброса USB.

Сброс USB (прерывание RESET)

После этого события связь отключена во всех регистрах конечных точек (БУ USB не отвечает ни на один пакет). Теперь надо включить USB функцию 0 (конечная точка тоже 0) установкой бита EF регистра USB_DADDR и записать в регистр EPOR адрес буфера пакетов. Во время перебора USB хост назначает этому устройству уникальный адрес, который должен быть записан в биты ADD [6:0] регистра USB DADDR, и конфигурирует нужные конечные точки.

После получения прерывания **RESET** программа должна в течении 10mS после завершения последовательности, вызвавшей прерывание, восстановить конечную точку по умолчанию USB функции 0.


Структура и использование буфера пакетов

Двунаправленная конечная точка может принимать и передавать данные хосту. Передаваемые и принимаемые данные хранятся в своих буферах памяти. Доступ к ним идёт через блок интерфейса буферов пакетов. Логика арбитража выделяет половину цикла APB1 для доступа MCU и половину для БУ USB. Так что память пакетов работает как двухпортовая SRAM, даже при непрерывном доступе MCU. БУ USB использует свои, определённые стандартом USB (48 MHz), обычно отличающиеся от тактов шины APB1. Они могут быть и выше и ниже частоты APB1.

NB: Во избежание переполнения или исчерпания памяти пакетов частота тактов APB1 должна быть больше 8 MHz.

Конечной точке выделяются два буфера пакетов (обычно один для ввода, другой для вывода). Буферы размещаются в памяти пакетов, их адреса и размеры определены в таблице описания буферов, хранящейся тоже там же. Её адрес лежит в регистре USB_BTABLE. Каждая строка таблицы ассоциирована с регистром конечной точки и состоит из четырёх 16-бит слов, так что адрес начала таблицы должен быть выравнен на границу 8 байт (три младших бита регистра USB_BTABLE всегда равны "000"). См. Секцию 23.4.3. Для однонаправленных однобуферных не-изохронных конечных точек нужен только один буфер, так что свободное место доступно программе. См. Секции 23.4.4. и 23.4.4.

Рис. 221. Области буферов пакетов и таблица описания буферов



Буфер пакета заполняется начиная с младшего адреса. БУ USB никогда не выходит за границы выделенной памяти буфера.

Инициализация конечной точки

Для начала заполняем регистры буферов ADDRn_TX/ADDRn_RX. Биты EP_TYPE в регистре USB_EPnR ставим в соответствии с типом точки, и, наконец, битом EP_KIND разрешаем специальные функции. На передающей стороне конечная точка включается битами STAT_TX регистра USB_EPnR при заполненном COUNTn_TX. На приёме биты STAT_RX разрешают приём, а COUNTn_RX должен содержать размер буфера, определяемый полями BL_SIZE и NUM_BLOCK. У однонаправленных точек, кроме изохронных и двухбуферных, надо ставить биты и регистры только нужного направления. После включения передачи регистр USB_EPnR и адреса со счётчиками ADDRn_TX/ADDRn_RX, COUNTn_TX/COUNTn_RX трогать нельзя, теперь это дело аппаратуры. После получения прерывания завершения операции CTR в них можно запустить новую операцию.

Пакеты IN (передача данных)

После получения пакета токена IN сравниваются присланные адрес и конечная точка. Если они совпадают с конфигурацией, то БУ USB пишет содержимое ADDRn_TX и COUNTn_TX из строки таблицы описания памяти пакетов во внутренние регистры ADDR и COUNT (они программно недоступны). Из памяти пакетов читается первое передаваемое слово и начинается передача DATA0 или DATA1 PID в соответствии с битом DTOG_TX в USB_EPnR. После завершения PID первый байт прочитанного слова уходит в регистр сдвига для передачи по шине USB. После передачи последнего байта посылается свежевычисленный CRC. Если адресованная конечная точка нерабочая, то вместо данных пересылается пакет NAK или STALL в соответствии с битами STAT_TX регистра USB_EPnR.

Внутренний регистр ADDR это указатель текущего адреса в буфере пакета, а COUNT считает число оставшихся байтов передачи. Слова из памяти пакетов передаются начиная с младшего значащего бита. Из буфера передачи читаются COUNTn_TX/2 слов, начиная с адреса ADDRn_TX. При нечётном количестве байтов в буфере используется младшая часть последнего слова.

По приёму квитка ACK от хоста регистр USB_EPnR обновляется: бит DTOG_TX перекидывается, конечная точка делается нерабочей установкой STAT_TX=10 (NAK) и ставится бит CTR_TX.

Программа сначала должна проверить биты EP_ID и DIR регистра USB_ISTR обратившейся точки. Обработка события CTR_TX начинается очисткой бита прерывания, затем программа готовит новый буфер передачи, обновляет COUNTn_TX в таблице описания и ставит STAT_TX в '11 (VALID) для возобновления передачи. Пока биты STAT_TX равны '10 (NAK), любой запрос IN к этой точке получает ответ NAK, чтобы хост USB присылал запрос снова вплоть до завершения передачи. Такая последовательность операций обязательна, дабы не терять извещения для следующей передачи IN после поставившей прерывание CTR.

Пакеты OUT и SETUP (приём данных)

Эти два токена обрабатываются БУ USB примерно одинаково, отличие обработки пакетов SETUP приведено ниже. После приёма OUT/SETUP PID рабочей конечной точки БУ USB пишет содержимое ADDRn_RX во внутренний регистр ADDR. Затем сбрасывается COUNT и внутренний 16-бит регистр BUF_COUNT, используемый для контроля переполнения буфера, заполняется на основе полей BL_SIZE и NUM_BLOCK из COUNTn_RX. БУ USB упаковывает принимаемые байты в слова (первый байт идёт младшим) и последовательно пишет их в буфер, начиная с адреса в ADDR, уменьшая BUF_COUNT и увеличивая COUNT на каждый принимаемый байт. При обнаружении конца пакета DATA проверяется CRC и, если всё в порядке, отсылается квиток ACK хосту.

При дурном CRC и других ошибках (нарушение бит-заполнения, ошибка фрейма и пр.), данные остаются в буфере пакетов, по меньшей мере данные до обнаружения ошибки, но квиток ACK не отсылается и ставится бит ERR в регистре USB_ISTR. От программы в этом случае ничего не требуется, БУ USB просто восстанавливает исходное состояние приёма и ждёт новой передачи.

Если адресована нерабочая конечная точка, то вместо ACK отсылается NAK или STALL в соответствии с битами STAT_RX в регистре USB_EPnR и данные в буфер не пишутся.

Приёмный буфер памяти принимает данные, начиная с адреса в ADDRn_RX, числом включая CRC (т.е. длина данных + 2), или до адреса защиты, определённого BL_SIZE и NUM_BLOCK. Если длина данных больше размера буфера, то возникает переполнение буфера и БУ USB вместо квитка ACK отсылает STALL, извещая хост о проблеме. Прерывание не выдаётся и передача считается сбойной.

При добром завершении передачи содержимое внутреннего регистра COUNT пишется назад в COUNTn_RX не трогая поля BL_SIZE и NUM_BLOCK, и обновляется регистр USB_EPnR: бит DTOG_RX перекидывается, конечная точка делается нерабочей установкой STAT_RX = '10 (NAK) и ставится бит CTR RX. При сбойной передаче ничего этого не делается.

Программа сначала должна проверить биты EP_ID и DIR регистра USB_ISTR обратившейся точки. Обработчик события CTR_RX сначала определяет тип передачи (бит SETUP в USB_EPnR), снимает флаг прерывания и читает число принятых байтов из COUNTn_RX. После обработки принятых данных программа ставит биты STAT_RX в '11 (VALID) в регистре USB_EPnR, разрешая дальнейшие передачи. Пока биты STAT_RX равны '10 (NAK), любой запрос OUT к этой точке получает ответ NAK, чтобы хост USB присылал запрос снова вплоть до завершения передачи. Такая последовательность операций обязательна, дабы не терять извещения следующей передачи OUT после поставившей прерывание CTR.

Управляющие передачи

Управляющая передача это SETUP с необязательными последующими этапами данных одного направления, и стадией состояния (ноль байт противоположного направления). Передачи SETUP обрабатываются только управляющими конечными точками и очень похожи на передачи OUT за исключением того, что биты DTOG_TX и DTOG_RX адресованной точки ставятся в 1 и 0 соответственно, для запуска управляющей передачи, и оба STAT_TX и STAT_RX ставятся в '10 (NAK) чтобы программа по содержимому SETUP могла определить, что будет дальше, IN или OUT. Управляющая конечная точка отличает передачи OUT от SETUP по биту SETUP в USB_EPnR при каждом событии CTR_RX. Устройство USB может определить число и направление стадий данных интерпретируя данные стадии SETUP, и должна выдать STALL на передачу в случае ошибки. Для этого, для всех стадий, кроме последней, надо установить STALL для неиспользованного направления, так что если хост изменит направление слишком быстро, то он получит STALL на стадии состояния.

При разрешении последней стадии данных, противоположное направление передачи нужно ставить в NAK, так что, если хост немедленно переворачивает направление передачи (для выполнения стадии состояния), то он продолжает ждать завершения управляющей операции. Если она завершается успешно, то программа изменит NAK на VALID, иначе на STALL. В то же время, если стадия

состояния будет OUT, то надо ставить бит STATUS_OUT (EP_KIND в регистре USB_EPnR), чтобы передача ненулевого состояния вызывала ошибку. При обработке передачи состояния программа чистит бит STATUS_OUT и ставит STAT_RX в VALID (для приёма новой команды) и STAT_TX в NAK (для задержки стадии состояния с немедленной последующей SETUP).

Поскольку спецификация USB утверждает, что на пакет SETUP можно отвечать только ACK, то прерывая текущую команду для запуска новой, логика USB не дозволяет на токен SETUP от хоста отвечать NAK или STALL.

Приняв токен SETUP при битах STAT_RX, равных '01 (STALL) или '10 (NAK), USB принимает данные, выполняя нужные действия, и отсылает ACK. Если это точка ранее выдала необработанный запрос CTR_RX (бит CTR_RX ещё стоит), то USB отбрасывает передачи SETUP и не отвечает на них, симулируя ошибку приёма, чтобы хост передавал этот SETUP снова. Так предотвращается потеря нотификации нового SETUP при необработанном старом.

23.4.3. Двухбуферные конечные точки

При передаче больших объёмов данных наиболее приемлема групповая (bulk) модель передачи, занимающая практически всё полосу пропускания шины. Для этого занятый обработкой передачи USB на появляющуюся такую же отвечает NAK и хост упрямо повторяет новый запуск. Тут и появляется групповая передача с двумя сменными буферами. Один аппаратно пересылается, а второй программно обрабатывается.

У групповых конечных точек регистр USB_EPnR ставится на однонаправленную передачу и используются все 4 элемента строки таблицы описания буферов пакетов. Из парных битов STAT биты STAT_RX разрешают приём, биты STAT_TX разрешают передачу, незанятая пара должна стоять в '00 (Disabled). При необходимости иметь двухбуферную передачу в обоих направлениях используют два регистра USB_EPnR.

При такой передаче конечная точка переключается в состояние NAK только при конфликте буферов между БУ USB и программой, а не в конце каждой успешной передачи.

Используемый БУ USB буфер памяти определяется битом DTOG направления: DTOG_RX (бит 14 в USB_EPnR) для приёма, и 'DTOG_TX (бит 6 в USB_EPnR) для передачи. Для определения того, какой буфер нужно использовать программе, в регистре USB_EPnR есть бит SW_BUF. В таблицах ниже приведено соответствие битов DTOG/SW_BUF регистра USB_EPnR направлениям групповой передачи и используемым буферам пакетов.

Таблица 169. Флаги двухбуферных операций

Флаг буфера	Конечная точка передачи	Конечная точка приёма
DTOG	DTOG_TX (USB_EPnR бит 6)	DTOG_RX (USB_EPnR бит 14)
SW_BUF	USB_EPnR бит 14	USB_EPnR бит 6

Таблица 170. Использование буферов памяти

Тип точки	DTOG	SW_BUF	Буфер пакетов БУ USB	Буфер пакетов программы
	0	1	ADDRn_TX_0 / COUNTn_TX_0.	ADDRn_TX_1 / COUNTn_TX_1.
	1	0	ADDRn_TX_1 / COUNTn_TX_1	ADDRn_TX_0 / COUNTn_TX_0.
IN	0	0	Нет ⁽¹⁾	ADDRn_TX_0 / COUNTn_TX_0.
	1	1	Нет ⁽¹⁾	ADDRn_TX_0 / COUNTn_TX_0.
	0	1	ADDRn_RX_0 / COUNTn_RX_0.	ADDRn_RX_1 / COUNTn_RX_1.
OUT	1	0	ADDRn_RX_1 / COUNTn_RX_1.	ADDRn_RX_0 / COUNTn_RX_0.
OUT	0	0	Нет ⁽¹⁾	ADDRn_RX_0 / COUNTn_RX_0.
	1	1	Нет ⁽¹⁾	ADDRn_RX_1 / COUNTn_RX_1.

^{1.} Конечная точка в состоянии NAK.

Двухбуферная работа активируется так:

- Делаем конечную точку групповой записью '00 в поле EP TYPE регистра USB EPnR, и
- CTabum бит EP KIND в '1 (DBL BUF), там же.

Программа инициализирует биты DTOG и SW_BUF для первой передачи. В конце каждой передачи ставится соответствующий бит CTR_RX или CTR_TX регистра USB_EPnR. Одновременно аппаратно перекидывается соответствующий бит DTOG регистра USB_EPnR. Бит DBL_BUF остаётся стоять. В отличие от общих передач и первой двухбуферной, пара битов STAT остаётся неизменной '11 (VALID). Однако, после приёма токена новой передачи, при обнаружении конфликта буферов (одинаковые DTOG и SW_BUF) точка переключается в '10 (NAK).

Программа очищает флаг прерывания по событию CTR и приступает к обработке данных законченной передачи. По её завершению, программа записью '1 переключает бит SW_BUF, извещая БУ USB о доступности буфера. Число передач с NAK ответом ограничено только скоростью работы программы.

Программа всегда может изменить поведение двухбуферных точек изменяя их состояние на отличное '11 (VALID) в паре битов STAT регистра USB_EPnR. В этом случае БУ USB использует записанное состояние.

23.4.4. Изохронные передачи

Стандарт USB полноскоростной периферии поддерживает передачи данных с точной фиксированной частотой ("Изохронные"). Типичный пример: аудио, видео-потоки и прочие, с жёсткими требованиями к частоте передачи. Если конечная точка во время фазы перечисления определена как изохронная, то хост выделяет нужную полосу пропускания фреймов и отправляет только по одному пакету IN или OUT. Повторной передачи для сбойных пакетов не предусмотрено и фазы ACK для передачи данных нет. По этой же причине изохронные передачи не поддерживают переключения передачи данных и они всегда начинаются с DATAO PID.

Включается изохронный режим записью '10 в биты EP_TYPE регистра USB_EPnR; Пары битов STAT RX/STAT TX могут быть только '00 (DISABLED) и '11 (VALID).

Изохронные конечные точки используют двойную буферизацию.

Используемый БУ USB определяется битом DTOG (DTOG_RX для приёма, DTOG_TX для передачи).

Таблица 171. Буферы изохронных передач

Тип точки	DTOG	Буфер пакетов БУ USB	Буфер пакетов программы
IN	0	ADDRn_TX_0 / COUNTn_TX_0.	ADDRn_TX_1 / COUNTn_TX_1.
IIN	1	ADDRn_TX_1 / COUNTn_TX_1.	ADDRn_TX_0 / COUNTn_TX_0.
OUT	0	ADDRn_RX_0 / COUNTn_RX_0.	ADDRn_RX_1 / COUNTn_RX_1.
OUT	1	ADDRn_RX_1 / COUNTn_RX_1.	ADDRn_RX_0 / COUNTn_RX_0.

Для изохронных конечных точек регистр USB_EPnR используется для одного направления передачи. Для двунаправленных передач надо использовать два регистра USB_EPnR.

Программа инициализирует бит DTOG для первой передачи. В конце каждой передачи ставится соответствующий бит CTR_RX или CTR_TX регистра USB_EPnR. Одновременно аппаратно перекидывается соответствующий бит DTOG регистра USB_EPnR. Пара битов STAT остаётся неизменной '11 (VALID). Ошибки CRC и переполнение буфера при изохронных передачах OUT рассматриваются как хорошие и событие CTR_RX запускается, но ошибка CRC всегда ставит бит ERR регистра USB_ISTR.

23.4.5. События Остановки/Восстановления

Стандарт USB определяет состояние Остановки (SUSPEND) со средним потреблением от шины USB не более 2.5 mA. В режиме ?остановки? хост РС посылает уведомления всем, молчавшим на шине USB более 3mS: поскольку при нормальной работе пакет SOF должен посылаться каждую 1mS, то БУ USB обнаруживает отсутствие 3 последовательных пакетов SOF и воспринимает этот факт как запрос остановки от хоста РС и ставит бит SUSP в регистре USB_ISTR, вызывая прерывание, если разрешено. Нормальная работа остановленного устройства может возобновиться

последовательностью RESUME, запускаемой как от хоста PC, так и от периферии, но заканчивается всегда хостом PC. Остановленное БУ USB должно обнаруживать последовательность RESET, восстанавливаясь как по обычному сбросу USB.

Конкретная процедура остановки зависит от устройства, а мы даём краткое описание ответа программы на событие SUSP:

- 1. Ставим бит FSUSP регистра USB_CNTR. Так включается режим останова БУ USB. Теперь приём SOF отключён и повторные прерывания SUSP блокированы на время останова USB.
- 2. Убираем или снижаем энергопотребление оставшихся блоков системы.
- 3. Ставим бит LP_MODE в регистре USB_CNTR, отключая аналоговую часть USB, оставив обнаружение действий восстановления.
- 4. По возможности выключаем внешний генератор и PLL устройства.

При появлении события на шине USB устройство в режиме SUSPEND должно выполнить процедуру RESUME. Процесс пробуждения не должен занимать больше 10mS. Всё начинается с асинхронной очистки бита LP_MODE в регистре USB_CNTR. Использовать прерывание WKUP нужно осторожно из-за задержки восстановления системных тактов, лучше расположить процедуру восстановления сразу после остановки. Тогда восстановление системных тактов запустит процедуру восстановления. Во избежание разрядки ESD или других помех от пробуждения системы (это асинхронное событие), на линиях данных ставят аналоговый фильтр длительностью около 70ns.

Вот список действий:

- 1. При необходимости включаем внешний генератор и PLL устройства.
- 2. Чистим бит FSUSP регистра USB CNTR.
- 3. Событие побудки смотрят в битах RXDP и RXDM регистра USB_FNR. Конец последовательности останова/побудки находят по комбинации "10" (состояние Простоя) упомянутых битов. Кроме того, в конце последовательности сброса ставится бит RESET регистра USB_ISTR, прерывание от которого нужно обрабатывать как обычно.

Table 172. Обнаружение события побудки

[RXDP,RXDM]	Событие побудки	Действия программы
"00"	Сброс Root	Нет
"10"	Нет (шум на шине)	Возврат в Suspend
"01"	Восстановление Root	Нет
"11"	Нельзя (шум на шине)	Возврат в Suspend

Устройство можно разбудить по событию, не связанному с протоколом USB. Это делается установкой бита RESUME регистра USB_CNTR и снятием через интервал времени от 1 mS до 15 mS (отмерить его можно прерываниями ESOF, идущими через 1mS при нормальной частоте системных тактов). После очистки бита RESUME последовательность побудки завершается хостом PC и конец его опять определяется по битам RXDP и RXDM регистра USB_FNR.

NB: Бит RESUME надо использовать только после останова БУ USB установкой бита FSUSP регистра USB CNTR.

23.5. Регистры USB

Регистры БУ USB можно разделить на группы:

- Общие регистры: Прерывания и Управления
- Регистры конечных точек: Конфигурация и состояние конечных точек
- Таблица описания буферов: Размещение и размер памяти пакетов

Адреса регистров указаны смещением от базового адреса БУ USB 0x4000 5C00, адрес таблицы описания буферов хранится а регистре USB_BTABLE. Все регистры имеют длину 26 бит, но выравнены на границу 32-бит слов. Адреса буферов в таблице описания имеют то же выравнивание и начинаются с адреса 0x4000 6000. Регистры периферии доступны как полусловами (16-бит), так и словами (32-бит).

23.5.1. Общие регистры

Они влияют на общее поведение БУ USB, определяют режим работы, обработку прерываний, адрес устройства и дают доступ к номеру текущего фрейма, обновлённого хостом.

Регистр управления USB (USB_CNTR)

Смещение адреса: 0х40

По сбросу: 0х0003

15	14	13	12	11	10	9	8	/	6	5	4	3	2	1	Ü
CTRM	PMAOVRM	ERRM	WKUPM	SUSPM	RESETM	SOFM	ESOFM		Reserved		RESUME	FSUSP	LP_MODE	PDWN	FRES
rw	rw	rw	rw	rw	rw	rw	rw		i veserved	ll .	rw	rw	rw	rw	rw

В битах маски:

0: Прерывание X запрещено.

1: Разрешено прерывание X по стоящему соответствующему биту в регистре USB ISTR.

— <u>Бит 15</u> **СТВМ**: Маска прерывания верной передачи

— <u>Бит 14</u> **РМАОVRM**: Маска прерывания переполнения/исчерпания памяти пакетов

— <u>Бит 13</u> **ERRM**: Маска прерывания ошибки ERR

— <u>Бит 12</u> **WKUPM:** Маска прерывания пробуждения WKUP

 — Бит 11
 SUSPM: Маска прерывания останова SUSP

 — Бит 10
 RESETM: Маска прерывания сброса RESET

 — Бит 9
 SOFM: Маска прерывания старта фрейма SOF

— <u>Бит 8</u> **ESOFM**: Маска прерывания ожидаемого старта фрейма ESOF

– <u>Биты 7:5</u>
 Резерв, не трогать.

— <u>Бит 4</u> **RESUME**: Запрос Побудки

Установка этого бита посылает сигнал Resume хосту. Он должен выдаваться не раньше 1 mS и не позже 15 mS после чего хост PC готов запустить последовательность побудки на свои конце.

— <u>Бит 3</u> **FSUSP:** Принудительный станов

Программа должна ставить этот бит при получении прерывания SUSP, выдаваемого БУ USB при отсутствии активности на шине в течении 3 mS.

0: Не влияет.

1: Вход в Останов. Такты и питание аналоговых приёмопередатчиков не трогаются. При питании от шины программа после FSUSP должна поставить бит LP_MODE.

— <u>Бит 2</u> **LP_MODE**: Экономный режим

В этом режиме отключается питание кроме внешнего резистора подпорки. Ставится, когда программа готова остановить все системные такты или уменьшить их частоту. Активность USB в режиме остановки (событие WKUP) асинхронно сбрасывает этот бит (можно и программно).

0: Никакой экономии.

1: Экономим.

— <u>Бит 1</u> **PDWN:** Выключение питания

Полностью выключает питание всей аналоговой части БУ USB и отключает её от цифровой части.

0: Включаем.

1: Выключаем.

— <u>Бит 0</u> **FRES**: Принудительный сброс

0: Снимает сброс USB.

1: Сбрасывает БУ USB прямо как сигнал RESET на шине USB. БУ USB удерживает RESET до снятия сброса. Выдаётся прерывание "USB-RESET", если разрешено.

Регистр состояния прерываний USB (USB_ISTR)

Смещение адреса: 0х44

По сбросу: 0х0000

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
CTR	PMA OVR	ERR	WKUP	SUSP	RESET	SOF	ESOF		Reserved		DIR		EP_II	D[3:0]	
r	rc_w0	rc_w0	rc_w0	rc_w0	rc_w0	rc_w0	rc_w0				r	r	r	r	r

Содержит состояние всех источников прерываний.

Биты старшей части представляют отдельные события. Они ставятся аппаратно и при стоящем соответствующем бите в регистре USB_CNTR выдаётся прерывание. Обработчик прерывания проверит каждый бит, сделает что надо и снимет обслуженный бит. Не снятый бит считается задержанным и линия прерывания остаётся высокой. Несколько поставленных битов вызывают одно прерывание.

Завершение передачи конечной точки можно обрабатывать по-разному. Бит CTR ставится аппаратно сразу после завершения передачи, вызывая общее прерывание при стоящем соответствующем бите в регистре USB_CNTR. Условие прерывания конечной точки активируется независимо от бита CTRM в регистре USB_CNTR. Оба условия прерывания остаются активными вплоть до программного снятия удерживаемого бита в соответствующем регистре USB_EPnR (бит CTR только читается). Последняя сработавшая конечная точка определяется битом направления (DIR) идентификатором EP ID.

Относительный приоритет одновременно удерживаемых событий USB_ISTR можно задать порядком опроса битов. Очищать нужно только обработанные события. При завершении обработчика будет запрошено новое прерывание для обслуживания оставшихся событий.

Биты очищаются только программно записью 0, так что весьма полезно стирать командой записи слова и держать нестираемые биты в 1, не то прерывание, возникшее во время цикла *чтение-модификация-запись* (стирание бита), не сможет быть обработано.

Теперь подробно:

— Бит 15 СТВ: Верная передача

Ставится аппаратно при успешном завершении передачи, конечная точка определяется по битам DIR и EP_ID. Только чтение.

— <u>Бит 14</u> **РМАОVR**: Переполнение/исчерпание памяти пакетов

Ставится, если MCU не успевает вовремя ответить на запрос памяти USB. Прерывание PMAOVR не должно возникать при нормальных операциях. Сбойные не-изохронные передачи повторяются хостом и программа может подготовиться к следующей передаче. Чтение/запись, но действует только запись 0, запись 1 бессмысленна.

— <u>Бит 13</u> **ERR**: Ошибка

Возникла одна из ошибок:

NANS: Ответа нет. Истёк таймаут ответа хоста.

CRC: Ошибка CRC принятого токена или данных

BST: Ошибка заполнения в PID, данных и/или CRC.

FVIO: Нарушение формата фрейма (EOP не там, не та последовательность токенов и пр.).

Программой обычно игнорируется, БУ USB и хост PC повторяют сбойную передачу понятным способом. Прерывание полезно при разработке, проверке, наладке программ и аппаратной части. Чтение/запись, но действует только запись 0, запись 1 бессмысленна.

— <u>Бит 12</u> **WKUP:** Побудка

Ставится аппаратно при появлении активности на шине USB во время останова. Это событие асинхронно чистит бит LP_MODE регистра CTLR и активирует линию USB_WAKEUP, дабы известить других о начале процесса пробуждения. Чтение/запись, но действует только запись 0, запись 1 бессмысленна.

– <u>Бит 11</u>
 SUSP: Запрос Останова

Ставится аппаратно если шина USB проспала 3mS (это запрос останова). Проверка этого условия включается сразу после сброса, не работает при FSUSP=1 вплоть до конца последовательности пробуждения. Чтение/запись, но действует только запись 0, запись 1 бессмысленна.

– <u>Бит 10</u>
 RESET: Запрос сброса USB

Ставится когда БУ USB обнаруживает на входах сигнал USB RESET. Тогда БУ USB просто сбрасывает внутреннюю машину состояния протокола и генерирует прерывание, если разрешено битом RESETM в регистре USB_CNTR. Пока стоит, приём и передача запрещены. Регистры конфигурации не сбрасываются, нужно чистить их вручную (подтверждение обработки сброса). Адрес функции и регистры конечных точек сбрасываются событием сброса USB. Чтение/запись, но действует только запись 0, запись 1 бессмысленна.

— <u>Бит 9</u> **SOF:** Старт фрейма Ставится при появлении пакета SOF на шине USB. Можно устроить 1mS синхронизацию хосту и безопасно читать регистр USB_FNR, обновляемый приёмом пакета SOF (может пригодиться в

изохронных системах). Чтение/запись, но действует только запись 0, запись 1 бессмысленна.

— <u>Бит 8</u> **ESOF**: Ожидаемый старт фрейма

Ставится аппаратно, если через 1mS не пришёл пакет SOF (может быть хаб не принял его правильно). После трёх последовательных прерываний ESOF выдаётся прерывание SUSP. Бит ставится даже при поедем появлении SOF и ещё не закрытом таймере останова. Чтение/запись, но действует только запись 0, запись 1 бессмысленна.

- <u>Биты 7:5</u>
 Резерв, не трогать.
- Бит 4
 DIR: Направление передачи

Ставится аппаратно при успешном завершении операции, запросившей прерывание.

Если DIR=0, то в регистре USB_EPnR сработавшей конечной точки типа IN стоит бит CTR_TX. Если DIR=1, то в регистре USB_EPnR сработавшей конечной точки типа OUT стоит бит CTR_RX или оба бита CTR_TX/CTR_RX при двух необработанных направлениях передачи. Только чтение.

— <u>Биты 3:0</u> **EP_ID[3:0]:** Идентификатор конечной точки

Аппаратно записанный номер сработавшей конечной точки. При нескольких стоящих запросах пишется более приоритетный номер. Сначала обрабатываются изохронные и двухбуферные групповые точки, затем все остальные. Из точек с одинаковыми установками первыми обрабатываются точки с меньшими номерами регистров. Программа может установить приоритеты точек, назначая им регистры. Только чтение.

Регистр номера фрейма USB (USB_FNR)

Смещение адреса: 0х48

По сбросу: 0x0xxx где x - не определено.

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
RXDP	RXDM	LCK	LSOI	F[1:0]						FN[10:0)]				
r	r	r	r	r	r	r	r	r	r	r	r	r	r	r	r

– <u>Бит 15</u>
 RXDP: Состояние линии+ данных

Может использоваться для определения события побудки в программе выхода из останова.

— <u>Бит 14</u> **RXDM**: Состояние линии- данных

Может использоваться для определения события побудки в программе выхода из останова.

– <u>Бит 13</u>LCK: Закрыто

Ставится аппаратно после приёма как минимум двух последовательных пакетов SOF после снятия сигнала сброса USB или конца последовательности побудки USB. Единожды замкнутый, таймер фреймов остаётся таковым до сброса USB или события побудки USB.

— <u>Биты 12:11</u> **LSOF[1:0]**: Потерянные SOF

Число потерянных последовательных пакетов SOF при выдаче прерывания ESOF. Очищается приёмом пакета SOF.

— <u>Биты 10:0</u> **FN[10:0]:** Номер фрейма

11-бит номер фрейма из последнего принятого пакета SOF. Инкрементируется хостом для каждого посылаемого фрейма и полезен для изохронных передач. Обновляется при запросе прерывания SOF.

Адрес устройства USB (USB_DADDR)

Смещение адреса: 0х4С

По сбросу: 0х0000

15	14	13	12	11	10	9 8	7	6	5	4	3	2	1	0
			Door	erved			EF	ADD6	ADD5	ADD4	ADD3	ADD2	ADD1	ADD0
			Rest	erveu			rw	rw	rw	rw	rw	rw	rw	rw

– Биты 15:8Резерв, не трогать.

– <u>Бит 7</u>
 ЕF: Разрешение работы устройства USB

Ставится программно. Адрес устройства лежит в битах ADD[6:0]. Если бит равен '0, то ничего не работает, безотносительно установкам регистров USB_EPnR.

– Биты 6:0 ADD[6:0]: Адрес устройства

Содержат рабочий адрес устройства, назначаемый хостом PC во время фазы перечисления. Вместе с адресом конечной точки из регистра USB_EPnR сравниваются с информацией из токена USB для определения своей конечной точки.

Адрес таблицы буферов (USB_BTABLE)

Смещение адреса: 0х50

По сбросу: 0х0000

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
					ВТ	ABLE[15	:3]							Reserve	4
rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw		Reserve	u

— <u>Биты 15:3</u> **BTABLE[15:3]**: Адрес таблицы буферов в памяти пакетов

Аппаратно выравнен на границу 8 байт. См. Структуру и использование буферов пакетов.

– <u>Биты 2:0</u>
 Резерв, аппаратный 0.

23.5.2. Регистры конечных точек

БУ USB поддерживает до 8 двунаправленных конечных точек. Все устройства USB должны поддерживать управляющую конечную точку с нулевым адресом (биты EA). Если нескольким конечным точкам назначен один адрес, то поведение БУ USB неописуемо. Информация конечной точки хранится в регистре USB EPnR.

Регистря конечной точки n USB (USB_EPnR), n=[0..7]

Смещение адреса: 0x00 до 0x1С

По сбросу: 0х0000

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
CTR_ RX	DTOG_ RX	STAT_	RX[1:0]	SETUP		:P E[1:0]	EP_ KIND	CTR_ TX	DTOG_ TX	STAT_	TX[1:0]		EA[3:0]	
rc_w0	t	t	t	r	rw	rw	rw	rc_w0	t	t	t	rw	rw	rw	rw

Все конечные точки имеют свой регистр USB_EPnR где n это идентификатор точки. По сбросу USB от шины или битом FRES в регистре CTLR не сбрасываются только биты CTR_RX и CTR_TX чтобы не терять правильный пакет извещения сразу после сброса.

Циклов *чтение-модификация-запись* с этими регистрами надо избегать, поскольку некоторые биты могут аппаратно встать в период между чтением и записью и быстренько очиститься так и не обработанными. Страдающие эти биты имеют свой "инвариант", который надо использовать только когда изменять их не надо. Изменять эти регистры надо командой загрузки с значением "инварианта" в битах, изменяемых только аппаратурой.

— <u>Бит 15</u> СТR_RX: Правильный приём

Ставится аппаратно при успешном завершении передачи OUT/SETUP, снимается программно. Если стоит бит CTRM в регистре USB_CNTR, то выдаётся общее прерывание, а запрос конечной точки уже стоит. Тип передачи, OUT или SETUP, определяют по биту SETUP. Передача, завершившаяся квитком NAK или STALL этого бита не ставит, равно как при ошибках протокола или неверном переключении данных. Чтение/запись, но действует только запись 0, запись 1 бессмысленна.

— <u>Бит 14</u> **DTOG_RX:** Переключение данных, операция приёма

Для не-изохронных точек содержит ожидаемое значение бита переключения данных (0=DATA0, 1=DATA1) для следующего принимаемого пакета данных. Переключается аппаратно при посылке квитка ACK хосту USB с последующим приёмом данных с таким PID.

Для управляющих точек этот бит аппаратно снимается после приёма адресованного ей SETUP PID. Для двухбуферных конечных точек используется и при переключении буферов пакетов (см. *Секцию* 23.4.3).

Для изохронных конечных точек используется только при переключении буферов пакетов, так как передаются только пакеты DATA0 (см. *Секцию 23.4.4*). Аппаратно переключается сразу после приёма данных, так как квитков здесь нет.

Этот бит можно переключать вручную для инициализации его значения (обязательно для неуправляющих точек) или для особого использования буферов. DTOG_RX переключается только записью 1.

— <u>Биты 13:12</u> **STAT_RX[1:0]:** Биты состояния, операция приёма

См. Таблицу 173. Эти биты можно инициализировать вручную, перекидывая бит записью '1. После нормального приёма (CTR_RX=1) пакетов OUT или SETUP (только для управляющих точек) биты STAT_RX аппаратно ставятся в NAK, и у программы появляется время на обработку полученных данных перед подтверждением их приёма для запуска новой передачи.

Двухбуферные групповые конечные точки разбираются с этими битами по особому (см. *Секцию 23.4.3*).

У изохронных конечных точек состояние может быть только "VALID" или "DISABLED", и аппаратно оно не изменяется. Программная установка битов STAT_RX изохронных точек в 'STALL' или 'NAK' сводит БУ USB с ума. Чтение/запись, но биты переключаются только записью '1.

— <u>Бит 11</u> **SETUP:** Передача Setup завершена

Только чтение, ставится аппаратно при успешном приёме пакета SETUP для управляющих конечных точек. При CTR RX=1 не изменяется, читайте на здоровье, изменится после сброса CTR RX.

— <u>Биты 10:9</u> **EP_TYPE[1:0]:** Тип конечной точки

См. Таблицу 174. Конечные точки 0 всегда управляющие, но такими могут быть и другие точки и только такие принимают передачи SETUP. Другими точками они игнорируются. На SETUP нельзя отвечать NAK или STALL. Если конечная точка определена как NAK, то БУ USB не отвечает, симулируя ошибку приёма. Если конечная точка определена как STALL, то пакет SETUP будет принят, данные записаны и выдано прерывание CTR. Передачи OUT управляющей конечной точкой принимаются как обычно.

Групповые и прерывающие конечные точки отличаются только специальными функциями, определёнными битом EP_KIND.

Изохронные точки описаны в Секции 23.4.4.

— <u>Бит 8</u> **EP_KIND**: Вид конечной точки

Значение бита зависит от битов EP_TYPE. См. таблицу 175.

DBL_BUF: Программно разрешает двухбуферную работу групповой точки, см. Секцию 23.4.3.

STATUS_OUT: Ставится программно. При стоящем бите на передачи OUT с хоть одним байтом данных надо отвечать 'STALL' вместо 'ACK'. Так повышают устойчивость программы к ошибкам протокола для управляющих конечных точек. Если бит STATUS_OUT сброшен, то передачи OUT могут иметь любое число байтов данных.

— <u>Бит 7</u> СТR_ТХ: Правильная передача

Ставится аппаратно при успешном завершении передачи IN, снимается программно. Если стоит бит СТРМ в регистре USB_CNTR, то выдаётся общее прерывание, а запрос конечной точки уже стоит. Передача, завершившаяся квитком NAK или STALL этого бита не ставит, равно как при ошибках протокола или неверном переключении данных. Чтение/запись, но действует только запись 0, запись 1 бессмысленна.

— <u>Бит 6</u> **DTOG_TX:** Переключение данных, операция передачи

Для не-изохронных точек содержит ожидаемое значение бита переключения данных (0=DATA0, 1=DATA1) для следующего передаваемого пакета данных. Переключается аппаратно при приёме квитка АСК от хоста USB с последующей передачей пакета данных.

Для управляющих точек этот бит аппаратно ставится после приёма адресованного ей SETUP PID. Для двухбуферных конечных точек используется и при переключении буферов пакетов (см. *Секцию* 23.4.3).

Для изохронных конечных точек используется только при переключении буферов пакетов, так как передаются только пакеты DATA0 (см. *Секцию 23.4.4*). Аппаратно переключается сразу после передачи данных, так как квитков здесь нет.

Этот бит можно переключать вручную для инициализации его значения (обязательно для неуправляющих точек) или для особого использования буферов. DTOG_TX переключается только записью 1.

— <u>Биты 5:4</u> **STAT_TX[1:0]:** Биты состояния, операция передачи

См. Таблицу 176. Эти биты можно инициализировать вручную, перекидывая бит записью '1. После нормальной передачи (CTR_TX=1) пакетов IN или SETUP (только для управляющих точек) биты CTR_TX аппаратно ставятся в NAK, и БУ ждёт запуска новой передачи.

Двухбуферные групповые конечные точки разбираются с этими битами по особому (см. *Секцию 23.4.3*).

У изохронных конечных точек состояние может быть только "VALID" или "DISABLED", и аппаратно оно не изменяется. Программная установка битов STAT_EX изохронных точек в 'STALL' или 'NAK' сводит БУ USB с ума. Чтение/запись, но биты переключаются только записью '1.

— <u>Биты 3:0</u> **EA[3:0]:** Адрес конечной точки Идентификатор конечной точки, пишется программно. Записывать нужно до включения точки.

Таблица 173. Статус приёма

STAT_RX[1:0]	Значение
00	DISABLED: все запросы приёма к этой точке игнорируются.
01	STALL: точка останавливается, на все запросы приёма отвечает STALL.
10	NAK : точка тормозится, на все запросы приёма отвечает NAK.
11	VALID : к приёму готовы.

Таблица 174. Тип конечной точки

EP_TYPE[1:0]	Значение
00	BULK
01	CONTROL
10	ISO
11	INTERRUPT

Таблица 175. Вид конечной точки

EP_T	YPE[1:0]	Значение EP_KIND
00	BULK	DBL_BUF
01	CONTROL	STATUS_OUT
10	ISO	Не используется
11	INTERRUPT	Не используется

Таблица 176. Статус передачи

STAT_TX[1:0]	Значение
00	DISABLED: все запросы передачи к этой точке игнорируются
01	STALL: точка останавливается, на все запросы передачи отвечает STALL.
10	NAK : точка тормозится, на все запросы передачи отвечает NAK.
11	VALID : к передаче готовы.

23.5.3. Таблица описания буферов

Строки расположенной в памяти буферов пакетов таблицы описания можно рассматривать как дополнительные регистры, задающие адреса и длины буферов данных для обмена макроячейки USB и STM32F10xxx. Доступ к памяти пакетов через мост APB идёт по адресам, выравненным на границу слова (32 бита), а не реальным, используемым БУ USB для регистра USB_BTABLE и строк таблицы описания.

Далее используются два вида адресов: один для программного доступа к памяти пакетов, и второй, местный, для БУ USB. Для правильного доступа к памяти пакетов из STM32F10xxx местные адреса нужно умножать на два. Память пакетов начинается с адреса 0x4000 6000. Строки таблицы описания буферов ассоциированы с регистрами USB_EPnR.

Адрес буфера передачи n (USB_ADDRn_TX)

Смещение адреса: [USB_BTABLE] + n*16

Mестный адрес USB: [USB_BTABLE] + n*8

15	14	13	12	11	10	9	0	,	О	5	4	3	2	1	U
						ADE)Rn_TX[1	5:1]							,
rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	-

— <u>Биты 15:1</u> **ADDRn_TX[15:1]:** Адрес буфера передачи

Адрес начала буфера данных конечной точки, из регистра USB_EPnR, для передачи по следующему адресованному ей токену IN.

— Бит 0

Нужно писать как "0" из-за словного выравнивания памяти пакетов и адресов буферов.

Счётчик n байтов передачи (USB_COUNTn_TX)

Смещение адреса: [USB BTABLE] + n*16 + 4

Mecтный адрес USB: [USB BTABLE] + n*8 + 2

— Биты 15:10 Резерв, не трогать.

— <u>Биты 9:0</u> **COUNTn_TX[9:0]:** Счётчик байтов передачи

Число байтов передачи конечной точки, из регистра USB_EPnR, для передачи по следующему адресованному ей токену IN.

Двухбуферные и изохронные конечные точки IN имеют два регистра USB COUNT ТХ:

USB COUNTR TX 1 M USB COUNTR TX 0.

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
		Rese	nyod							COUNT	n_TX_1[9	:0]			
		Nese	iveu			rw	rw	rw	rw	rw	rw	rw	rw	rw	rw
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
		Rese	nyod							COUNT	n_TX_0[9	:0]			
		Nese	i veu			rw	rw	rw	rw	rw	rw	rw	rw	rw	rw

Адрес буфера приёма n (USB ADDRn RX)

Смещение адреса: [USB BTABLE] + n*16 + 8

Meстный адрес USB: [USB BTABLE] + n*8 + 4

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
ADDRn_RX[15:1]															-
rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	-

— <u>Биты 15:1</u> **ADDRn_RX[15:1]:** Адрес буфера приёма

Адрес начала буфера данных конечной точки, из регистра USB_EPnR, для приёма по следующему адресованному ей токену OUT/SETUP.

— Бит 0

15

14

Нужно писать как '0 из-за словного выравнивания памяти пакетов и адресов буферов.

Счётчик n байтов приёма (USB_COUNTn_RX)

Смещение адреса: [USB BTABLE] + n*16 + 12

Meстный адрес USB: [USB BTABLE] + n*8 + 6

		. •			. •	•	•	•	•	•	•	•	_	•	•
BLSIZE	NUM_BLOCK[4:0]									COUNT	Γn_RX[9:	0]			
rw	rw	rw	rw	rw	rw	r	r	r	r	r	r	r	r	r	r

Эта строка таблицы содержит ещё два значения, нужные для приёма пакетов. Старшие биты определяют размер приёмного буфера, для определения переполнения буфера, а младшие заполняются БУ USB числом принятых байтов. Размер приёмного буфера это часть дескриптора конечной точки и обычно определяется в процессе перечисления в соответствии с её параметром maxPacketSize.

- <u>Бит 15</u> **BL_SIZE**: Размер блока
 - При BL_SIZE=0, блок равен 2 байтам, буфер занимает от 2 до 62 байт.
 - If BL_SIZE=1, блок равен 32 байтам, буфер занимает от 32 до 1024 байтов.
- <u>Биты 14:10</u> **NUM_BLOCK[4:0]:** Число блоков
 - Число блока в выделенной памяти. См. Таблицу 177.
- <u>Биты 9:0</u> **COUNTn_RX[9:0]:** Счётчик байтов приёма Число байтов конечной точки, из регистра USB_EPnR, принятых по последнему адресованному ей токену OUT/SETUP.

Двухбуферные и изохронные конечные точки OUT имеют два регистра USB_COUNTn_RX: USB COUNTn RX 1 и USB COUNTn RX 0.

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
BLSIZE _1		NUM	_BLOCK	_1[4:0]						COUNT	n_RX_1[9	:0]			
rw	rw	rw	rw	rw	rw	r	r	r	r	r	r	r	r	r	r
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
BLSIZE _0		NUM	_BLOCK	_0[4:0]						COUNTr	n_RX_0[9	:0]			
rw	rw	rw	rw	rw	rw	r	r	r	r	r	r	r	r	r	r

Table 177. Память буфера

NUM_BLOCK[4:0]	Память при BL_SIZE=0	Память при BL_SIZE=1
0 ('00000)	Недопустимо	32 байта
1 ('00001)	2 байта	64 байта
2 ('00010)	4 байта	96 байт
3 ('00011)	6 байт	128 байт
15 ('01111)	30 байт	512 байт
16 ('10000)	32 байта	N/A
17 ('10001)	34 байта	N/A
18 ('10010)	36 байт	N/A
30 ('11110)	60 байт	N/A
31 ('11111)	62 байта	N/A

23.5.4. Карта регистров USB

Offset	Register	28 28 27 28 27 28 27 28 27 28 28 27 28 28 28 28 28 28 28 28 28 28 28 28 28	20 19 18 17 16	15	14	13	12	11	10	6	8	2	9	9	4	ဗ	2	-	0
0x00	USB_EP0R	Reserved		CTR_RX	DTOG_RX	STA R [1:	x ⁻	SETUP	EI TYI [1:	P PE 0]	EP_KIND	CTR_TX	DTOG_TX	STA T. [1:	x ⁻		EA[3:0]	
	Reset value			0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
0x04	USB_EP1R	Reserved		CTR_RX	DTOG_RX	STA R [1:	x ⁻	SETUP	EI TYI [1:	PE	EP_KIND	CTR_TX	DTOG_TX	ST/ T. [1:	x ⁻		EA[3:0]	
	Reset value				0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
0x08	USB_EP2R	Reserved		CTR_RX	DTOG_RX	STA R [1:	x ⁻	SETUP	EI TYI [1:	PE	EP_KIND	CTR_TX	DTOG_TX	ST/ T. [1:	x ⁻		EA[3:0]	
	Reset value			0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
0x0C	USB_EP3R	Reserved		CTR_RX	DTOG_RX	STA R [1:	x ⁻	SETUP	EI TYI [1:	PE	EP_KIND	CTR_TX	DTOG_TX	STA T. [1:	x ⁻		EA[3:0]	
	Reset value			0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
0x10	USB_EP4R	Reserved		CTR_RX	DTOG_RX	STA R [1:	x ⁻	SETUP	EI TYI [1:	PE	EP_KIND	CTR_TX	DTOG_TX	STA T	Χ_		EA[3:0]	
	Reset value			0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
0x14	USB_EP5R	Reserved		CTR_RX	DTOG_RX	STA R [1:	x ⁻	SETUP	EI TYI [1:	PE	EP_KIND	CTR_TX	DTOG_TX	ST/ T [1:	x ⁻		EA[3:0]	
	Reset value			0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
0x18	USB_EP6R	Reserved		CTR_RX	DTOG_RX	STA R [1:	x ⁻	SETUP	EI TYI [1:	PE	EP_KIND	CTR_TX	DTOG_TX	STA T [1:	x ⁻		EA[3:0]	
	Reset value				0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
0x1C	USB_EP7R	Reserved		CTR_RX	DTOG_RX	[1:	X :0]	SETUP	[1:	-	EP_KIND		DTOG_TX	[1:	X		EA[
	Reset value			0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
0x20- 0x3F			Reserve	d															
0x40	USB_CNTR	Reserved		CTRM	PMAOVRM	ERRM	WKUPM	SUSPM	RESETM	SOFM	ESOFM	Re	serv	ed 'ed	RESUME	FSUSP	LPMODE	PDWN	FRES
	Reset value			0	0	0	0	0	0	0	0				0	0	0	1	1
0x44	USB_ISTR	Reserved		CTR	PMAOVR	ERR	WKUP	SUSP	RESET	SOF	ESOF	Re	serv	red	DIR			D[3:0	
	Reset value			0	0	0	0	0	0	0	0				0	0	0	0	0
0x48	USB_FNR Reset value	Reserved		O RXDP	o RXDM	o LCK	13: 0		х	х	x	х	FN x	N[10:	0] x	х	х	х	x
0x4C	USB_DADD R		Reserved									EF			AD	D[6:	0]		
	Reset value											0	0	0	0	0	0	0	0
0x50	USB_BTAB LE	Reserved						E	ЗТАІ	BLE[15:	3]					Re	serve	ed
	Reset value			0	0	0	0	0	0	0	0	0	0	0	0	0			

24. Локальная сеть (bxCAN)

24.1. Введение в bxCAN

Basic Extended CAN (**bxCAN**) поддерживает протоколы CAN версий 2.0A и В. Обрабатывает большое число входных сообщений не нагружая CPU и соответствует требованиям приоритетов выходных сообщений. Контроллер CAN имеет все аппаратные средства поддержки временного разделения каналов связи.

24.2. Основные свойства bxCAN

- Поддерживает протокол CAN версии 2.0 A, B Active
- Скорость до 1 Mbit/s
- Поддерживает временное разделение каналов

Передача

- Три передающих почтовых ящика
- Конфигурируемый приоритет передачи
- Метки времени при передаче SOF

Приём

- Два приёмных FIFO с тремя стадиями
- Масштабируемые банки фильтров:
 - 28 общих банков для CAN1 и CAN2 в сетевых устройствах
 - 14 банков для других устройств STM32F10xxx
- Список идентификаторов
- Конфигурируемое переполнение FIFO
- Метки времени при приёме SOF

Временное разделение каналов

- Выключение повторной передачи
- 16-бит независимый таймер
- Метка времени в последних двух байтах передачи

Управление

- Маскируемые прерывания
- Удобное размещение ящиков в адресном пространстве

Парный САМ

- САN1: Ведущий bxCAN для связи ведомого bxCAN с 512-байт SRAM памятью
- CAN2: Ведомый bxCAN, прямой связи с SRAM памятью нет.
- Две ячейки bxCAN имеют общую 512-байт SRAM память

В устройствах разной плотности USB и CAN используют одну 512-байт SRAM память и не могут работать параллельно. USB и CAN могут работать в одной системе, но не одновременно.

24.3. Общее описание bxCAN

Сегодняшние системы CAN содержат всё увеличивающееся число узлов в сети и часто несколько сетей, объединённых через шлюзы. Число сообщений в системе значительно возросло, и к ним добавились сообщения Диагностики и Управления сетью.


- Нужен улучшенный механизм фильтрации всех типов сообщений. Более того, прикладные задачи требуют всё больше времени СРU, так что надо сокращать затраты на приём сообщений.
- Схема приёмного FIFO отпускает CPU больше времени на прикладные задачи без потери сообщений.

Стандартный HLP (Протокол Верхнего уровня), основанный на стандартных драйверах CAN, требует эффективной связи с контроллером CAN.

24.3.1. Активное ядро CAN 2.0B

Модуль bxCAN обрабатывает приём и передачу сообщений CAN полностью автономно, полностью поддерживает стандартные (11-бит) и расширенные (29-бит) идентификаторы.

Топология сети САN.



24.3.2. Регистры управления, состояния и конфигурации

Используются для конфигурации параметров CAN, запроса передач, обработки приёма, управления прерываниями и диагностики.


24.3.3. Почтовые ящики Тх

Программа складывает сообщения в три почтовых ящика, порядок отправки определяет Планировщик.

24.3.4. Приёмные фильтры

bxCAN сетевых устройств имеет 28 масштабируемых/конфигурируемых банков фильтров входных сообщений, отбирающих нужные и отбрасывающих чужие. В других устройствах содержится 14 банков фильтров. Аппаратура использует два приёмных FIFO на три сообщения каждый.

Блок-схема CAN



24.4. Режимы работы bxCAN

bxCAN работает в трёх режимах: **инициализация**, **нормальный** и **Coh**. После аппаратного сброса bxCAN Спит с активной внутренней подпоркой на **CANTX**. Программа переводит bxCAN в **инициализацию** или **Coh** установкой битов **INRQ** или **SLEEP** в регистре **CAN_MCR**. После установки режима bxCAN ставит биты **INAK** или **SLAK** в регистре **CAN_MSR** и отключает внутреннюю подпорку. В **нормальном** режиме биты **INAK** и **SLAK** чисты. Перед переходом в **нормальный** режим bxCAN всегда **синхронизируется** с шиной CAN. Для этого bxCAN ждёт простоя шины CAN, то есть на **CANRX** появилось 11 последовательных рецессивных битов.

24.4.1. Инициализация

Программная инициализация выполняется в режиме инициализации аппаратуры. Для этого программа ставит бит INRQ в регистре CAN_MCR и ждёт подтверждения от bxCAN (стоящий бит INAK в регистре CAN_MSR). Для выхода из инициализации программа снимает бит INRQ. bxCAN выходит из инициализации после аппаратного снятия бита INAK.

В режиме инициализации все обмены с шиной CAN остановлены и выход CANTX стоит рецессивным (высоким). Переход в инициализацию не изменяет регистры конфигурации.

Для инициализации контроллера CAN программа должна установить регистры времянки битов (CAN BTR) и опций CAN (CAN MCR).

Для инициализации регистров, связанных с банками фильтров CAN (режим, масштаб, назначения FIFO, активация и значения фильтров), программа должна поставить бит FINIT в CAN_FMR. Фильтры можно инициализировать и вне режима инициализации.

NB: При **FINIT**=1, приём CAN деактивирован. Значения фильтров можно изменить снятием битов активации (в регистре CAN_FA1R). Неиспользуемый фильтр лучше держать неактивным (соответствующий бит **FACT** чистый).

24.4.2. Нормальный режим

Запрос на выход в нормальный режим выдаётся очисткой бита INRQ в регистре CAN_MCR. Теперь надо синхронизироваться с шиной, дождавшись 11 последовательных рецессивных бит (Простой шины). Переключение в нормальный режим подтверждается аппаратным снятием бита INAK в регистре CAN_MSR.

Инициализация значений фильтров не зависит от режима инициализации и делается с неактивными фильтрами (чистый бит FACTx). Масштаб фильтра и конфигурация выполняются до входа в нормальный режим.

24.4.3. Режим сна

Режим сна включается программной установкой бита SLEEP в регистре CAN_MCR. Тогда останавливаются такты bxCAN, но почтовые ящики bxCAN остаются программно доступными.

При выдаче запроса на **инициализацию** установкой бита **INRQ** для спящего bxCAN бит **SLEEP** надо чистить.


bxCAN пробуждается (выходит из Cha) программным снятием бита **SLEEP** или при появлении активности на шине CAN.

Если бит AWUM регистра CAN_MCR стоит, то бит SLEEP снимается аппаратно, иначе его надо чистить программно.

NB: Если прерывание побудки разрешено, (стоит бит WKUIE регистра CAN_IER), то оно выдаётся даже при обнаружении активности шины CAN.

После снятия бита SLEEP bxCAN выходит из Cна после синхронизации с шиной CAN. Бит SLAK снимается аппаратно в конце последовательности выхода has.

Режимы работы bxCAN.



- 1. ACK = Состояние ожидания аппаратного подтверждения запросов INAK или SLAK в регистре CAN_MSR
- 2. SYNC = bxCAN ждёт Простоя шины CAN (11 последовательных рецессивных бит на CANRX)

24.5. Тестовый режим


Он выбирается битами SILM и LBKM в регистре CAN_BTR. Их ставят в режиме инициализации bxCAN. После выбора тестового режима нужно отпустить bxCAN в нормальный режим снятием бита INRQ в регистре CAN MCR.

24.5.1. Режим тишины

bxCAN уходит в Тишину при установке бита SILM в регистре CAN_BTR.

В этом режиме bxCAN может принимать верные фреймы данных и удалённые фреймы, но на шину отсылает только рецессивные биты и не может запустить передачу. Если bxCAN надо послать доминантный бит (ACK, флаг перегрузки, флаг активной ошибки), то он внутренне перенаправляется так, чтобы Ядро CAN Core отследило его, шина CAN может остаться в рецессивном состоянии. Режим тишины может использоваться для анализа передач по шине CAN, не мешая передачей доминантных битов (Биты подтверждения, Фреймы Ошибки).


bxCAN в режиме тишины.



24.5.2. Режим перемычки (loopback)

bxCAN уходит сюда при установке бита LBKM в регистре CAN_BTR. В этом режиме bxCAN воспринимает свои передачи как входные и после фильтрации сохраняется в Приёмном почтовом ящике.

bxCAN с перемычкой.




Это само-тестирование. В этом режиме Ядро CAN Core игнорирует ошибки подтверждения (нет доминантного бита в слоте подтверждения фреймов данных/удалённых фреймов). Сигнал Тх передаётся на Rx внутри, реальное значение ножки CANRX отбрасывается. Передаваемые сообщения видны на ножке CANTX.

24.5.3. Тишина + перемычка

Режимы Тишины и Перемычки можно объединить одновременной установкой битов LBKM и SILM в регистре CAN_BTR. Можно проверять себя не влияя на шину CAN. Ножка CANRX отключается от bxCAN, ножка CANTX удерживается рецессивной.

Тишина + перемычка



24.6. Режим отладки

В режиме отладки (ядро Cortex[®]-M3 остановлено), bxCAN может работать или стоять в зависимости от:

- Бита DBG CAN1 STOP для CAN1 и бита DBG CAN2 STOP для CAN2 в модуле DBG.
- Бита DBF в регистре CAN_MCR.

24.7. Функциональное описание bxCAN

24.7.1. Обработка передачи

Перед запросом передачи битом TXRQ в регистре CAN_TIXR программа должна выбрать пустой передающий почтовый ящик, поставить идентификатор, код длины данных (DLC) и сами данные. После выхода ящика из пустого состояния, программа лишается права записи в его регистры. Сразу после установки бита TXRQ уходит в состояние удержания и ждёт в очереди приоритетов. Ящик с высшим приоритетом становится запланированным для передачи. Передача сообщения из запланированного ящика начинается (состояние передачи) при Простое шины CAN. После успешной передачи ящика он снова становится пустым. Аппаратура обозначает успешную передачу установкой битов RQCP и TXOK в регистре CAN_TSR.

Причина сбойной передачи показывается битом ALST регистра CAN_TSR в случае Потери Арбитража, и/или битом TERR в случает ошибки передачи.

Приоритет передачи

- По идентификатору

Если удерживается не один ящик, то порядок передачи определяется по идентификаторам хранящихся сообщений. Сообщение с меньшим приоритетом отправляется первым в соответствии арбитражем протокола CAN. При одинаковых идентификаторах первым планируется ящик с меньшим номером.

- По порядку запросов передачи

Битом **TXFP** в регистре **CAN_MCR** передающие ящики можно превратить в FIFO. При этом порядок приоритетов задаётся порядком запросов. Весьма полезно при сегментированных передачах.

Отмена


Запрос передачи может быть отменён установкой бита ABRQ в регистре CAN_TSR. В состояниях удержания или планирования ящик освобождается немедленно. Аборт запроса ящика в состоянии передачи может иметь два итога. При успешном завершении передачи ящик становится пустым с установкой бита TXOK в регистре CAN_TSR. При сбойной передаче ящик становится планируемым, передача прекращается и становится пустым с очисткой TXOK. Во всех случаях ящик становится пустым не раньше конца текущей передачи.

Не-автоматический повтор передачи

Так исполняются требования стандарта CAN временного разделения каналов. Режим включается установкой бита NART в регистре CAN MCR. В этом режиме все передачи запускаются единожды.

По концу попытки запрос считается завершённым и ставится бит RQCP в регистре CAN_TSR. Результат передачи указывается в регистре CAN_TSR битами TXOK, ALST и TERR.

Состояния передающих ящиков.



24.7.2. Временное разделение каналов

В этом режиме запускается внутренний счётчик, создающий Метки Времени, хранящиеся в регистрах CAN_RDTxR/CAN_TDTxR, (для ящиков Rx и Tx). Счётчик инкрементируется по каждому биту CAN (см. *Секцию 24.7.7.*). Считывается по биту Старта Фрейма при приёме и передаче.


24.7.3. Обработка приёма

Сообщения принимаются в три ящика, организованных как FIFO. Он управляется аппаратно. Программа получает сообщения из выходного ящика FIFO.

Правильное сообщение

Действительным считается безошибочно принятое сообщение, прошедшее через фильтр.

Состояния приёмного FIFO.



Управление FIFO

После приёма верного сообщения **пустой** FIFO становится **задержанным_1**. Аппаратура сообщает об этом записью **01b** в биты **FMP**[1:0] регистра **CAN_RFR**. Сообщение доступно в выходном ящике FIFO. Программа читает его и освобождает ящик установкой бита **RFOM** в регистре **CAN_RFR**. FIFO снова становится **пустым**. Если в то же время принято новое действительное сообщение, то FIFO остаётся **задержанным_1**, новое сообщение можно достать из выходного ящика.

Следующее верное сообщение при неосвобождённом ящике сохранится в FIFO, который перейдёт в состояние **задержанный_2** (FMP [1:0] = 10b). Запись следующего сообщения в FIFO переведёт его в состояние **задержанный_3** (FMP [1:0] = 11b). Вот тут надо бы наконец освобождать ящик установкой бита RFOM, дабы не терять сообщения. См. *Секцию* 24.7.5.

Переполнение

Следующее верное сообщение при FIFO в состоянии **задержанный_3** переведёт его в **переполнение** и одно сообщение будет потеряно. Аппаратура сообщает об этом установкой бита **FOVR** в регистре **CAN_RFR**. Теряемое сообщение определяется конфигурацией FIFO:

- Если замок FIFO отключён (бит RFLM в CAN_MCR сброшен), то заменяется самое старое сообщение в FIFO и доступны самые поздние.
- Если замок FIFO включён (бит RFLM в CAN_MCR стоит), то заменяется самое последнее сообщение в FIFO и доступны самые ранние.

Прерывания приёма

После сохранения сообщения в FIFO изменяются биты FMP [1:0] и при стоящем бите FMP IE в регистре CAN_IER выдаётся запрос прерывания.

При заполнении FIFO (записано третье сообщение) ставится бит FULL в регистре CAN_RFR и при стоящем бите FFIE в регистре CAN_IER выдаётся запрос прерывания.

При переполнении ставится бит FOVR и при стоящем бите FOVIE в регистре CAN_IER выдаётся запрос прерывания.

24.7.4. Фильтрация идентификаторов

Протокол CAN относит идентификатор к содержанию сообщения. Следовательно передатчик вещает для всех приёмников. А приёмник по идентификатору решает, нужно ли ему это сообщение. Нужное копируется в SRAM, ненужное теряется.

Нужность определяется 28 (27-0) конфигурируемыми и масштабируемыми банками фильтров. В иных устройствах их всего 14 (13-0). Каждый банк фильтров состоит из двух 32-бит регистров, CAN FxR0 CAN FxR1.

Масштаб ширины

Банки масштабируются независимо. В зависимости от масштаба банки имеют:

- Один 32-бит фильтр для битов STDID[10:0], EXTID[17:0], IDE и RTR.
- Два 16-бит фильтра для битов STDID[10:0], RTR, IDE и EXTID[17:15].

Более того, фильтры можно сконфигурировать в режим маски или списка идентификаторов.

Режим маски

Регистр маски определяет значимые и бестолковые биты регистра идентификатора.

Список идентификаторов

Регистры маски тоже становятся регистрами идентификаторов, удваивая их число. Сравниваются все биты идентификаторов.

Конфигурация масштаба и режима банка фильтров

Для этого есть регистр CAN_FMR, но сначала нужно очистить бит FACT регистра CAN_FAR. Масштаб фильтра определяется соответствующим битом FSCx регистра CAN_FS1R. Режим списка или маски регистров определяется битами FBMx регистра CAN FMR.


Режим маски выбирает группу идентификаторов.

Режим списка отбирает один идентификатор.

Неиспользуемые фильтры не активируются.

Фильтры внутри банка нумеруются, начиная с 0 до максимума при установленных режиме и масштабе фильтров.


Организация регистров - масштабирование



Индекс фильтра

Вместе с записью в FIFO полученного сообщения с ним сохраняется индекс пропустившего его фильтра (FMI). Доступен FMI в регистре CAN_RDTxR. Это может существенно облегчить последующую обработку сообщения. Индекс вычисляется в соответствии с правилами приоритета фильтров и без учёта их активности. Кроме того, есть две независимые схемы нумерации фильтров по одному для каждого FIFO.

Пример нумерации фильтров




Правила приоритета фильтров

Идентификатор может пройти сразу через несколько фильтров. Тогда FMI выбирается так:

- 32-бит фильтр приоритетнее 16-бит фильтра.
- Из фильтров одинакового масштаба, Список приоритетнее Маски.
- Из фильтров одинакового масштаба и режима, приоритетнее фильтр с меньшим номером.

Пример механизма фильтрации



В этом примере в FIFO записывается FMI 4.

24.7.5. Память сообщений

Сообщения передаются через почтовые ящики, которые содержат идентификатор, данные, управление и метки времени сообщений.

Передающий ящик

Программа пишет сообщение в пустой ящик. Состояние ящика аппаратно ставится в регистр CAN_TSR.

Таблица 179. Регистры передающего ящика

Смещение от базового адреса ящика	Имя регистра
0	CAN_TIxR
4	CAN_TDTxR
8	CAN_TDLxR
12	CAN_TDHxR

Приёмный ящик

Программа может прочитать полученное сообщение через выходной ящик FIFO. После этого ящик надо освободить битом RFOM в регистре CAN_RFR, разрешая приём следующих сообщений. Индекс фильтра хранится в поле MFMI регистра CAN_RDTxR. 16-бит метка времени хранится в поле TIME [15:0] регистра CAN_RDTxR.

Таблица 180. Регистры приёмного ящика

Смещение от базового адреса ящика	Имя регистра
0	CAN_RIxR
4	CAN_RDTxR
8	CAN_RDLxR
12	CAN_RDHxR

24.7.6. Обработка ошибок

Протокол CAN возлагает это на аппаратуру с использованием Счётчика Ошибок Передачи (поле **TEC** в регистре **CAN_ESR**) и Счётчика Ошибок Приёма (поле **REC** в регистре **CAN_ESR**), которые инкрементируются и декрементируются в соответствии с условиями ошибки, см. стандарт CAN.

Читая их можно определить стабильность сети. Кроме того, текущее состояние ошибки хранится в регистре CAN_ESR. Битами регистра CAN_IER (бит ERRIE и пр.) можно разрешать выдачу прерываний ошибки.

Отключение шины

Возникает при **TEC** больше **255**, о чём глаголет бит **BOFF** регистра **CAN_ESR**. Всё, шина недоступна для приёма/передачи.


bxCAN восстанавливает работу автоматически или по запросу программы, в зависимости от бита ABOM регистра CAN_MCR (ошибка снова активна). Но в любом случае bxCAN должен дождаться последовательности восстановления (128 появлений 11-ти последовательных рецессивных бит на CANRX).

Если ABOM стоит, то bxCAN начнёт последовательность восстановления сразу после отключения шины.

Если ABOM чист, то программа должна запустить последовательность восстановления запросом включения и выхода из инициализации bxCAN.

NB: В режиме инициализации bxCAN на сигнал **CANRx** не глядит, и завершить последовательность восстановления не может. **Для этого bxCAN должен быть в нормальном режиме**.

Диаграмма состояний ошибки CAN



24.7.7. Времянка битов

Логика времянки бита следит за последовательной линией шины, синхронизируя точку чтения по фронту стартового бита и ресинхронизируясь по следующим фронтам.

Номинальное время бита разбивается на три сегмента:

- **Сегмент синхронизации** (SYNC_SEG): здесь ожидается изменение бита. Фиксированная длительность в один квант времени (1 \times t_q).
- **Сегмент бита 1** (BS1): точка считывания. Включает PROP_SEG и PHASE_SEG1 стандарта CAN. Длительность программируемая от 1 до 16 квантов времени, но может автоматически удлиняться для компенсации положительного сдвига фазы из-за различия частот разных узлов сети.
- **Сегмент бита 2** (BS2): точка передачи или **PHASE_SEG2** стандарта CAN. Длительность программируется от 1 до 8 квантов времени, может укорачиваться для компенсации отрицательного сдвига фазы.

Ширина шага ресинхронизации (SJW) определяет верхнюю границу удлинения или сокращения сегментов бита. Программируется от 1 до 4 квантов времени.


Рабочий фронт определяется как первый переход уровня шины из доминантного в рецессивный, а контроллер не передаёт рецессивного бита.

Если рабочий фронт обнаруживается во время BS1 вместо SYNC_SEG, то BS1 расширяется на SJW и точка считывания задерживается.


Если рабочий фронт обнаруживается во время BS2 вместо SYNC_SEG, то BS2 сокращается на SJW точка передачи приближается.

Регистр времянки битов (CAN_BTR) доступен для записи только в Дежурном режиме устройства. См. стандарт ISO 11898.

Времянка бита




Фреймы CAN



24.8. Прерывания bxCAN

Four interrupt vectors are dedicated to bxCAN. Each interrupt source can be independently enabled or disabled by means of the CAN Interrupt Enable Register (CAN_IER).

Event flags and interrupt generation



• Прерывание передачи выдаётся при:

- Пустом передающем ящике 0, стоит бит RQCP0 в регистре CAN TSR.
- Пустом передающем ящике 1, стоит бит RQCP1 в регистре CAN TSR.
- Пустом передающем ящике 2, стоит бит RQCP2 в регистре CAN_TSR.

• **Прерывание FIFO 0** выдаётся при:

- Приёме нового сообщения, бит FMP0 в CAN_RF0R не равен '00'.
- Заполнении FIFO0, стоит бит FULLO в регистре CAN RFOR.
- Переполнении FIFOO, стоит бит FOVRO в регистре CAN RFOR.

• **Прерывание FIFO 1** выдаётся при:

- Приёме нового сообщения, бит FMP1 в CAN RF1R не равен '00'.
- Заполнении FIFO1, стоит бит FULL1 в регистре CAN RF1R.
- Переполнении FIFO1, стоит бит FOVR1 в регистре CAN RF1R.

• Прерывание ошибки и смены состояния выдаётся при:

- Ошибке, см. регистр CAN ESR.
- Пробуждении, на CANRx обнаружен SOF.
- Вход в Сон.

24.9. Регистры bxCAN

Регистры доступны словами (32 бита).

24.9.1. Защита доступа к регистрам

Неправильная установка регистров конфигурации может обрушить всю сеть CAN. Так что регистр CAN BTR можно изменить только в режиме инициализации.

Модифицировать можно только пустой передающий ящик.

Значения фильтров можно изменять деактивируя их или установив бит FINIT. Конфигурацию фильтров (масштаб, режим и назначение FIFO) в регистрах CAN_FMxR, CAN_FSxR и CAN_FFAR можно менять только при FINIT=1 в регистре CAN FMR.

24.9.2. Регистры управления и состояния CAN

Главный регистр управления CAN (CAN_MCR)

Смещение адреса: 0x00 По сбросу: 0x0001 0002

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
							Dogoruga	1							DBF
	Reserved														rw
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
RESET				Reserved	ı			TTCM	ABOM	AWUM	NART	RFLM	TXFP	SLEEP	INRQ
rs				neserved	ı			rw	rw						

- <u>Биты 31:17</u>
 Резерв, не трогать.
- <u>Бит 16</u> **DBF**: Останов при отладке
 - 0: CAN работает
 - 1:Приём/передача CAN стоят. Приёмные FIFO доступны/управляемы.
- <u>Бит 15</u> **RESET:** Главный программный сброс bxCAN
 - 0: Работайте.
 - 1: Принудительный сброс bxCAN, а после сброса в Сон (биты FMP регистра CAN_MCR получают значения сброса). Бит снимается автоматически.
- <u>Биты 14:8</u>
 Резерв, не трогать.
- <u>Бит 7</u> **ТТСМ**: Режим временного разделения каналов
 - 0: Выключен.
 - 1: Включён
- <u>Бит 6</u> **АВОМ:** Автоматическое восстановление отключения шины
 - 0: Восстановление по запросу программы, если отслежено 128 появлений 11 рецессивных битов и сначала программа поставила и сняла бит INRQ регистра CAN_MCR.
 - 1: Автоматически, если отслежено 128 появлений 11 рецессивных битов.
- Бит 5
 AWUM: Автоматическая побудка
 - 0: Просыпаемся по запросу программы очисткой бита SLEEP регистра CAN_MCR.
 - 1: Просыпаемся аппаратно при обнаружении сообщения CAN. Бит SLEEP регистра CAN_MCR и бит SLAK регистра CAN MSR снимаются аппаратно.
- <u>Бит 4</u>
 NART: Нет автоматическому повтору сбойной передачи!
 - 0: Аппаратура CAN автоматически повторяет сбойную передачу.
 - 1: Сообщение передаётся единожды, не глядя на результат (успех, ошибка или потеря арбитража).
- Бит 3 **RFLM**: Замок приёмного FIFO
 - 0: Приёмный FIFO не замкнут. Приём в заполненный FIFO замещает предыдущее сообщение.
 - 1: Приёмный FIFO замкнут. Сообщение, поступающее в заполненный FIFO теряется.
- Бит 2
 ТХFР: Приоритет передающего FIFO
 - 0: Приоритет управляется идентификатором сообщения
 - 1: Приоритет управляется порядком запросов (хронологически)
- Бит 1
 SLEEP: Запрос режима Сна

Ставится программно чтобы CAN уснул. Уснёт сразу после завершения текущей операции CAN (передача или приём фрейма CAN).

Снимается программно для выхода из Сна.

Снимается аппаратно при обнаружении бита SOF на сигнале CANRx при стоящем бите AWUM.

Ставится после сброса - CAN стартует спящим.

— <u>Бит 0</u> **INRQ**: Запрос инициализации

Программная очистка переключает аппаратуру в нормальный режим. После 11 последовательных рецессивных битов на сигнале Rx аппаратура CAN засинхронизирована и готова к обмену. Об этом сообщается аппаратным снятием бита INAK регистра CAN MSR.

Программная установка переключает аппаратуру в режим инициализации. Переключится сразу после завершения текущей операции CAN (передача или приём фрейма CAN). Об этом сообщается аппаратной установкой бита INAK регистра CAN_MSR.

Главный регистр состояния CAN (CAN MSR)

Смещение адреса: 0x04 По сбросу: 0x0000 0C02

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
							Rese	erved							
15 14 13 12 11 10 9 8 7 6 5										5	4	3	2	1	0
	Reserved.				SAMP	RXM	TXM		Reserved		SLAKI	WKUI	ERRI	SLAK	INAK
	Nese	aveu.		r	r	r	r		Reserveu		rc_w1	rc_w1	rc_w1	r	r

Биты 31:12
 Резерв, не трогать.

— <u>Бит 11</u> **RX**: Сигнал CAN Rx. Текущее состояние ножки **CAN_RX**.

— <u>Бит 10</u> **SAMP**: Значение RX в последней точке считывания (принятый бит).

– <u>Бит 9</u>– <u>Бит 8</u>**ТХМ**: Сейчас САN принимает.**ТХМ**: Сейчас САN передаёт.

– <u>Биты 7:5</u>
 Резерв, не трогать.

— <u>Бит 4</u> SLAKI: Прерывание подтверждения Сна

При SLKIE=1, этот бит ставится аппаратно, извещая, что bxCAN спит, и генерирует прерывание смены состояния. Снимается программно или аппаратно при очистке SLAK.

NB: Если SLKIE=0, то опрос SLAKI невозможен. В этом случае можно опросить бит SLAK.

Бит 3
 WKUI: Прерывание пробуждения

Этот бит ставится аппаратно, извещая, что обнаружен SOF при спящем bxCAN. Прерывание смены режима вызывается при стоящем бите WKUIE в регистре CAN_IER.

Снимается программно.

— Бит 2 ERRI: Прерывание ошибки

Этот бит ставится аппаратно при установке бита ошибки в регистре CAN_ESR и разрешении прерывания соответствующим битом в CAN_IER. Вызывает прерывание смены состояния при стоящем бите ERRIE в регистре CAN_IER.

Снимается программно.

— <u>Бит 1</u> **SLAK**: Подтверждение Сна

Этот бит ставится аппаратно, извещая, что bxCAN спит. Это подтверждение программного запроса (ставит бит SLEEP в регистре CAN_MCR).

Снимается аппаратно при пробуждении bxCAN (для синхронизации с шиной CAN). Для синхронизации отслеживает появление 11 последовательных рецессивных битов на CAN RX.

NB: Выход из Cна запускается очисткой бита SLEEP регистра CAN MCR.

Бит 0
 INAK: Подтверждение инициализации

Этот бит ставится аппаратно в ответ на программный запрос, извещая, что bxCAN инициализируется. Снимается аппаратно при выходе bxCAN из инициализации (для синхронизации с шиной CAN). Для синхронизации отслеживает появление 11 последовательных рецессивных битов на CAN RX.

Регистр состояния передачи CAN (CAN TSR)

Смещение адреса: 0x08 По сбросу: 0x1C00 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
LOW2	LOW1	LOW0	TME2	TME1	TME0	COD	E[1:0]	ABRQ2		Reserved		TERR2	ALST2	TXOK2	RQCP2
r	r	r	r	r	r	r	r	rs		Reserved		rc_w1	rc_w1	rc_w1	rc_w1
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
ABRQ1		Reserved	i	TERR1	ALST1	TXOK1	RQCP1	ABRQ0		Reserved		TERR0	ALST0	TXOK0	RQCP0
rs	Res.			rc w1	rc w1	rc w1	rc w1	rs		Reserveu		rc w1	rc w1	rc w1	rc w1

— <u>Бит 31</u> **LOW2**: Флаг самого низкого приоритета ящика 2

Ставится аппаратно, из удерживаемых к передаче ящиков ящик 2 имеет самый низкий приоритет.

– Бит 30
 LOW1: Флаг самого низкого приоритета ящика 1

Ставится аппаратно, из удерживаемых к передаче ящиков ящик 1 имеет самый низкий приоритет.

– Бит 29
 LOW0: Флаг самого низкого приоритета ящика 0

Ставится аппаратно, из удерживаемых к передаче ящиков ящик 0 имеет самый низкий приоритет.

– <u>Бит 28</u>
 ТМЕ2: Передающий ящик 2 пуст

Ставится аппаратно.

– <u>Бит 27</u>
 ТМЕ2: Передающий ящик 1 пуст

Ставится аппаратно.

– <u>Бит 26</u>
 ТМЕ2: Передающий ящик 0 пуст

Ставится аппаратно.

— <u>Биты 25:24</u> **СОDE[1:0]**: Код ящиков

Если хоть один ящик пуст, то равен номеру следующего освобождаемого передающего ящика.

Если заняты все ящики, то это номер ящика с самым низким приоритетом.

– Бит 23
 АВRQ2: Запрос аборта ящика 2

Ставится программно, снимается аппаратно при опустении ящика 2.

Установка бита не влияет на не удерживаемый к передаче ящик.

– <u>Биты 22:20</u> Резерв, не трогать.

— <u>Бит 19</u> ТЕRR2: Ошибка передачи ящика 2

Ставится при сбойной предыдущей передаче.

— <u>Бит 18</u> ALST2: Потеря арбитража ящика 2

Ставится при потере арбитража предыдущей передачей.

– <u>Бит 17</u>ТХОК2: Нормальная передача ящика 2

Аппаратно обновляется при каждой попытке передачи.

0: Предыдущая передача сбойная

1: Предыдущая передача успешная

– <u>Бит 16</u>
 RQCP2: Запрос ящика 2 закончен

Ставится аппаратно при завершении последнего запроса (передача или аборт).

Чистится записью "1" или аппаратно при запросе передачи (установка TXRQ2 в CAN_TMID2R).

Снятие этого бита чистит все биты состояния (TXOK2, ALST2 и TERR2) ящика 2.

– <u>Бит 15</u>
 ABRQ1: Запрос аборта ящика 1

Ставится программно, снимается аппаратно при опустении ящика 1.

Установка бита не влияет на не удерживаемый к передаче ящик.

– <u>Биты 14:12</u>
 Резерв, не трогать.

— <u>Бит 11</u> ТЕРП: Ошибка передачи ящика 1

Ставится при сбойной предыдущей передаче.

– <u>Бит 10</u>
 ALST1: Потеря арбитража ящика 1

Ставится при потере арбитража предыдущей передачей.

— <u>Бит 9</u> ТХОК1: Нормальная передача ящика 1

Аппаратно обновляется при каждой попытке передачи.

0: Предыдущая передача сбойная

1: Предыдущая передача успешная

— <u>Бит 8</u> **RQCP1**: Запрос ящика 1 закончен

Ставится аппаратно при завершении последнего запроса (передача или аборт).

Чистится записью "1" или аппаратно при запросе передачи (установка TXRQ1 в CAN_TMID2R).

Снятие этого бита чистит все биты состояния (TXOK1, ALST1 и TERR1) ящика 1.

– <u>Бит 7</u>
 АВRQ0: Запрос аборта ящика 0

Ставится программно, снимается аппаратно при опустении ящика 0.

Установка бита не влияет на не удерживаемый к передаче ящик.

– <u>Биты 6:4</u>
 Резерв, не трогать.

— <u>Бит 3</u> ТЕRRO: Ошибка передачи ящика 0

Ставится при сбойной предыдущей передаче.

– <u>Бит 2</u>
 ALST0: Потеря арбитража ящика 0

Ставится при потере арбитража предыдущей передачей.

— <u>Бит 1</u> **ТХОКО**: Нормальная передача ящика 0

Аппаратно обновляется при каждой попытке передачи.

0: Предыдущая передача сбойная

1: Предыдущая передача успешная

— <u>Бит 0</u> **RQCP0**: Запрос ящика 0 закончен

Ставится аппаратно при завершении последнего запроса (передача или аборт).

Чистится записью "1" или аппаратно при запросе передачи (установка TXRQ0 в CAN_TMID2R).

Снятие этого бита чистит все биты состояния (TXOK0, ALST0 и TERR0) ящика 0.

Peructp приёмного FIFO 0 CAN (CAN_RFOR)

Смещение адреса: 0x0C По сбросу: 0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
							Res	erved							
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
				Poor	anuad		RFOM0	FOVR0	FULL0	Res.	FMP	0[1:0]			
				Rese	erved					rs	rc_w1	rc_w1	Res.	r	r

– <u>Биты 31:6</u>
 Резерв, не трогать.

— <u>Бит 5</u> **RFOM0**: Освободи выходной ящик FIFO 0

Ставится программно. Освобождает выходной ящик непустого FIFO для приёма следующего сообщения, на пустой FIFO не влияет. Снимается аппаратно.

— <u>Бит 4</u> **FOVR0**: Переполнение FIFO 0

Ставится аппаратно при приёме сообщения для заполненного FIFO. Снимается программно.

– <u>Бит 3</u>
 FULL0: FIFO0 полон.

Ставится аппаратно при трёх сообщениях в FIFO. Снимается программно.

– Бит 2
 Резерв, не трогать

— <u>Биты 1:0</u> **FMP0[1:0]**: Счёт сообщений в FIFO 0

Увеличивается при приёме сообщения в FIFO. Уменьшается при освобождении выходного ящика установкой бита RFOMO.

Perистр приёмного FIFO 1 CAN (CAN_RF1R)

Смещение адреса: 0x10 По сбросу: 0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
							Res	erved							
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
				Door	an rad					RFOM1	FOVR1	FULL1	Doo	FMP ⁻	1[1:0]
				Rese	erved					rs	rc_w1	rc_w1	Res.	r	r

– <u>Биты 31:6</u>
 Резерв, не трогать.

— Бит 5 **RFOM1**: Освободи выходной ящик FIFO 1

Ставится программно. Освобождает выходной ящик непустого FIFO для приёма следующего сообщения, на пустой FIFO не влияет. Снимается аппаратно.

— <u>Бит 4</u> **FOVR1**: Переполнение FIFO 1

Ставится аппаратно при приёме сообщения для заполненного FIFO. Снимается программно.

– <u>Бит 3</u>FULL1: FIFO 1 полон.

Ставится аппаратно при трёх сообщениях в FIFO. Снимается программно.

– <u>Бит 2</u>
 Резерв, не трогать

— <u>Биты 1:0</u> **FMP1[1:0]**: Счёт сообщений в FIFO 1

Увеличивается при приёме сообщения в FIFO. Уменьшается при освобождении выходного ящика установкой бита RFOM1.

Регистр разрешения прерываний CAN (CAN IER)

Смещение адреса: 0x14 По сбросу: 0x0000 0000

17

31	30	23	20	21	20	25	24	23	22	21	20	19	10	17	10
						Poor	anuad							SLKIE	WKUIE
		Reserved												rw	rw
15	14	13	12	11	10	9	. 8	7	6	5	4	3	2	1	0
ERRIE		Reserved		LEC IE	BOF IE	EPV IE	EWG IE	Res.	FOV IE1	FF IE1	FMP IE1	FOV IE0	FF IE0	FMP IE0	TME IE
rw				rw	rw	rw	rw		rw	rw	rw	rw	rw	rw	rw

20

10

– <u>Биты 31:18</u>
 Резерв, не трогать.

— <u>Бит 17</u> **SLKIE**: Разрешение прерывания Сна при стоящем бите SLAKI

0: Нельзя.

31

30

20

1: Можно.

— <u>Бит 16</u> **WKUIE**: Разрешение прерывания побудки при стоящем бите WKUI

0: Нельзя.

1: Можно.

— <u>Бит 15</u> **ERRIE**: Разрешение прерывания ошибки при наличии события в CAN_ESR

0: Нельзя.

1: Можно.

– <u>Биты 14:12</u>
 Резерв, не трогать.

— <u>Бит 11</u> **LECIE**: Разрешение прерывания по коду последней ошибки

0: Бит ERRI не ставится при аппаратной записи кода ошибки в LEC[2:0].

1: Бит ERRI ставится при аппаратной записи кода ошибки в LEC[2:0].

— <u>Бит 10</u> **BOFIE**: Разрешение прерывания по отключению шины

0: Бит ERRI не ставится при стоящем BOFF.

1: Бит ERRI ставится при стоящем BOFF.

— <u>Бит 9</u> **EPVIE**: Разрешение прерывания пассивной ошибки

0: Бит ERRI не ставится при стоящем EPVF.

1: Бит ERRI ставится при стоящем EPVF.

<u>Бит 8</u>
 EWGIE: Разрешение прерывания ошибки уровня предупреждения

0: Бит ERRI не ставится при стоящем EWGF.

1: Бит ERRI ставится при стоящем EWGF.

- <u>Бит 7</u> Резерв, не трогать.

— <u>Бит 6</u> **FOVIE1**: Разрешение прерывания переполнения FIFO при стоящем FOVR

0: Нельзя.

1: Можно.

— <u>Бит 5</u> **FFIE1**: Разрешение прерывания заполнения FIFO при стоящем FULL

0: Нельзя.

1: Можно.

— <u>Бит 4</u> **FMPIE1**: Разрешение прерывания непустого FIFO (FMP[1:0] ненулевые)

0: Нельзя.

1: Можно.

— <u>Бит 3</u> **FOVIE0**: Разрешение прерывания переполнения FIFO при стоящем FOVR

0: Нельзя.

1: Можно.

Бит 2
 FFIE0: Разрешение прерывания заполнения FIFO при стоящем FULL

0: Нельзя.

1: Можно.

Бит 1
 FMP[E0: Разрешение прерывания непустого FIFO (FMP[1:0] ненулевые)

0: Нельзя.

1: Можно.

— <u>Бит 0</u> **TMEIE**: Разрешение прерывания пустого выходного ящика (RQCPx=1)

0: Нельзя.

1: Можно.

Perистр состояния ошибки CAN (CAN_ESR)

Смещение адреса: 0x18 По сбросу: 0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
			REC	[7:0]							TEC	[7:0]			
r	r	r	r	r	r	r	r	r	r	r	r	r	r	r	r
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
				Reserved					LEC[2:0]		Res.	BOFF	EPVF	EWGF	
				reserve(1				rw	rw	rw	rtes.	r	r	r

— <u>Биты 31:24</u> **REC[7:0]**: Счётчик ошибок приёма

Реализованная часть механизма ограничения ошибок протокола САN. При возникновении ошибки во время приёма этот счётчик увеличивается на вес ошибки от 1 до 8, определённый в стандарте САN. После успешного приёма счётчик уменьшается на 1 или сбрасывается до 120, если был больше 128. При достижении счётчиком значения 127 наступает режим пассивной ошибки.

— <u>Биты 23:16</u> **ТЕС[7:0]**: Младший байт 9-бит счётчика ошибок передачи Реализованная часть механизма ограничения ошибок протокола CAN.

– <u>Биты 15:7</u>
 Резерв, не трогать.

– Биты 6:4
 LEC[2:0]: Код последней ошибки на шине CAN

Пишется аппаратно. Нормальная передача чистит поле.

Значение LEC[2:0] = 0b111 пишется программно.

000: Ошибки нет

001: Ошибка заполнения

010: Ошибка формы

011: Ошибка подтверждения

100: Ошибка рецессивного бита

101: Ошибка доминантного бита

110: Ошибка CRC

111: Пишется программно

– Бит 3Резерв, не трогать.

Биты 2
 ВОFF: Флаг отключения шины

Ставится аппаратно при переполнении ТЕС, больше 255.

— <u>Биты 1</u> **EPVF**: Флаг пассивной ошибки
 Ставится аппаратно при TEC или REC >127.

— <u>Биты 0</u> **EWGF**: Флаг ошибки уровня предупреждения

Ставится аппаратно при TEC или REC≥96.

Регистр времянки бита CAN (CAN BTR)

Смещение адреса: 0x1C По сбросу: 0x0123 0000

Программно доступен только в режиме Инициализации bxCAN.

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
SILM	LBKM		Rese	nuod		SJW	/[1:0]	Res.		TS2[2:0]			TS1	[3:0]	
rw	rw		Nesc	i veu		rw	rw		rw	rw	rw	rw	rw	rw	rw
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
		Rese	rved							BRP	[9:0]				
		1/626	iveu			rw	rw	rw	rw	rw	rw	rw	rw	rw	rw

— <u>Бит 31</u> **SILM**: Режим тишины

0: Выключен 1: Включён

— <u>Бит 30</u> **LBKM**: Режим перемычки

0: Выключен 1: Включён

– Биты 29:26Резерв, не трогать

– Биты 25:24
 SJW[1:0]: Ширина шага ресинхронизации

Число квантов времени аппаратуры CAN для удлинения или сокращения бита при ресинхронизации. $t_{RJW} = t_{\alpha} \ x \ (SJW[1:0] + 1)$

- <u>Бит 23</u>
 Резерв, не трогать.
- <u>Биты 22:20</u> **TS2[2:0**]: Длина сегмента времени 2 в квантах

 $t_{BS2} = t_q \times (TS2[2:0] + 1)$

— <u>Биты 19:16</u> **ТS1[3:0]**: Длина сегмента времени 1 в квантах

 $t_{BS1} = t_0 x (TS1[3:0] + 1)$

- <u>Биты 19:16</u>
 Резерв, не трогать
- <u>Биты 9:0</u>
 ВRP[9:0]: Длина кванта времени

 $t_{a} = (BRP[9:0]+1) \times t_{PCLK}$

24.9.3. Регистры почтовых ящиков CAN


Передающие и приёмные ящики имеют одинаковые регистры, за исключением:

- Поля FMI в регистре CAN_RDTxR.
- Приёмный ящик защищён от записи всегда.
- Запись возможна только в пустой передающий ящик (стоит бит TME в регистре CAN TSR).

Есть 3 ТХ ящика и 2 RX ящика. Ящик RX имеет трёхуровневый FIFO, доступно только самое старое сообщение.

Ящик состоит из 4.

Ящики RX и TX



Регистр идентификатора ящика ТХ (CAN_TIxR) (x=0..2)

Смещение адреса: 0x180, 0x190, 0x1A0

По сбросу: 0xXXXX XXXX (кроме бита 0, TXRQ = 0)

Регистры **TX** защищены от записи при сброшенном бите **TMEx**. Есть управление запросом передачи (бит 0).

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
				STID[1	0:0]/EXID	[28:18]						Е	XID[17:1	3]	
rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
					E	EXID[12:0]						IDE	RTR	TXRQ
rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw

— <u>Биты 31:21</u> **STID[10:0]/EXID[28:18]**: Стандартный или расширенный идентификатор Стандартный идентификатор или старшие биты расширенного (в зависимости от бита IDE)

— <u>Биты 20:3</u> **EXID[17:0]**: Младшие биты расширенного идентификатора

— <u>Бит 2</u>
 — <u>Бит 1</u>
 IDE: Расширение идентификатора, 0 - стандартный, 1 - расширенный.
 — <u>Бит 1</u>
 RTR: Запрос удалённой передачи, 0 - фрейм данных, 1 - удалённый фрейм

– <u>Бит 0</u>
 ТХRQ: Запрос передачи ящика.

Ставится программно, снимается аппаратно при опустошении ящика.

Регистр длины данных и меток времени (CAN_TDTxR) (x=0..2)

Смещение адреса: 0x184, 0x194, 0x1A4

По сбросу: 0xXXXX XXXX

Регистр защищён от записи при непустом ящике.

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
							TIME	[15:0]							
rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
			Reserved	ı			TGT		Poor	erved			DLC	[3:0]	
			Reserved	l			rw		Rest	erveu		rw	rw	rw	rw

— <u>Биты 31:16</u> **ТІМЕ[15:0]**: Метка времени сообщения

16-бит значение таймера на момент передачи SOF.

– Биты 15:9
 Резерв, не трогать

— <u>Бит 8</u> **ТGТ**: Глобальное время передачи

Активен только в режиме временного разделения каналов, стоит бит TTCM регистра CAN_MCR.

0: Метка времени ТІМЕ[15:0] не посылается.

1: Метка времени TIME[15:0] посылается в двух последних байтах 8-байт сообщения: TIME[7:0] в байте 7 и TIME[15:8] в байте 6 данных, заменяя данные из регистра CAN_TDHxR[31:16] (DATA6[7:0] и DATA7[7:0]). DLC должно содержать число 8 для пересылки этих байтов по шине CAN.

– Биты 7:4
 Резерв, не трогать

— <u>Биты 3:0</u> **DLC[3:0]**: Код длины данных

Содержит число байтов данных в фрейме данных или запросе удалённого фрейма. Сообщение может содержать от 0 до 8 байтов данных, в зависимости от поля DLC.

Младший регистр данных ящика (CAN_TDLxR) (x=0..2)

Смещение адреса: 0x188, 0x198, 0x1A8

По сбросу: 0xXXXX XXXX

Регистр защищён от записи при непустом ящике.

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
			DATA	3[7:0]							DATA	2[7:0]			
rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
			DATA	1[7:0]					_		DATA	0[7:0]			
rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw

Биты 31:24
Биты 23:16
Биты 15:8
Биты 7:0
Биты 7:0
Байт данных 2.
Байт данных 1.
Байт данных 1.
Байт данных 0.

Старший регистр данных ящика (CAN_TDLxR) (x=0..2)

Смещение адреса: 0x18C, 0x19C, 0x1AC

По сбросу: 0xXXXX XXXX

Регистр защищён от записи при непустом ящике. Байты 6 и 7 могут заменяться меткой времени.

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
			DATA	7[7:0]							DATA	6[7:0]			
rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
			DATA	5[7:0]							DATA	4[7:0]			
rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw

Биты 31:24
Биты 23:16
Биты 15:8
Биты 7:0
Биты 7:0
Байт данных 6.
Байт данных 5.
Байт данных 5.
Байт данных 4.

Регистр идентификатора приёмного ящика (CAN_RIxR) (x=0..1)

Смещение адреса: 0x1B0, 0x1C0

По сбросу: 0xXXXX XXXX

Регистры RX защищены от записи.

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
				STID[1	0:0]/EXID	[28:18]						Е	XID[17:1	3]	
r	r	r	r	r	r	r	r	r	r	r	r	r	r	r	r
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
					E	EXID[12:0)]						IDE	RTR	Res.
r	r	r	r	r	r	r	r	r	r	r	r	r	r	r	1165.

— <u>Биты 31:21</u> **STID[10:0]/EXID[28:18]**: Стандартный или расширенный идентификатор Стандартный идентификатор или старшие биты расширенного (в зависимости от бита IDE)

— Биты 20:3 **EXID[17:0]**: Младшие биты расширенного идентификатора

— <u>Бит 2</u>
 — Бит 1
 IDE: Расширение идентификатора, 0 - стандартный, 1 - расширенный.
 — Бит 1
 RTR: Запрос удалённой передачи, 0 - фрейм данных, 1 - удалённый фрейм

– <u>Бит 0</u>
 Резерв, не трогать

Регистр длины данных и меток времени (CAN_RDTxR) (x=0..2)

Смещение адреса: 0x1B4, 0x1C4

По сбросу: 0xXXXX XXXX

Регистры RX защищены от записи.

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	
	TIME[15:0]															
r	r	r	r	r	r	r	r	r	r	r	r	r	r	r	r	
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0	
	FMI[7:0]								Decembed				DLC[3:0]			
r	r	r	r	r	r	r	r	- Reserved				r	r	r	r	

— <u>Биты 31:16</u> **ТІМЕ[15:0]**: Метка времени сообщения 16-бит значение таймера на момент появления SOF.

— <u>Биты 15:8</u> **FMI[7:0]**: Индекс фильтра, пропустившего сообщение.

— <u>Биты 7:4</u> Резерв, не трогать

— Биты 3:0 **DLC[3:0]**: Код длины данных

Содержит число байтов данных в фрейме данных или 0 при запросе удалённого фрейма.

Младший регистр данных ящика (CAN_RDLxR) (x=0..1)

Смещение адреса: 0x1B8, 0x1C8

По сбросу: 0xXXXX XXXX

Регистры RX защищены от записи.

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16		
	DATA3[7:0]								DATA2[7:0]								
rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw		
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0		
			DATA	1[7:0]							DATA	.0[7:0]					
rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw		

Биты 31:24
Биты 23:16
Биты 15:8
Биты 7:0
Биты 7:0
Байт данных 2.
Байт данных 1.
Байт данных 1.
Байт данных 1.
Байт данных 0.

Старший регистр данных ящика (CAN_RDLxR) (x=0..1)

Смещение адреса: 0x1BC, 0x1CC

По сбросу: 0xXXXX XXXX

Регистры RX защищены от записи.

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
			DATA	7[7:0]					DATA6[7:0]						
rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
	_		DATA	5[7:0]							DATA	4[7:0]			
rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw

Биты 31:24
Биты 23:16
Биты 15:8
Биты 7:0
Биты 7:0
Байт данных 7.
Байт данных 5.
Байт данных 5.
Байт данных 4.

24.9.4. Регистры фильтров CAN

Главный регистр фильтров (CAN_FMR)

Смещение адреса: 0x200 По сбросу: 0x2A1C 0E01

Все биты ставятся и снимаются программно.

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
	Reserved														
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Boo	erved			CAN2	SB[5:0]						Doggrad	ı			FINIT
Res	erveu	rw	rw	rw	rw	rw	rw	Reserved							rw

— Биты 31:14 Резерв, не трогать

— <u>Биты 13:8</u> **CAN2SB[5:0]**: Стартовый банк CAN2

Стартовый банк ведомого CAN2 в диапазоне от 0 до 27.

NB: При CAN2SB[5:0] = 28d можно использовать фильтры CAN1.

При CAN2SB[5:0] = 0, фильтров CAN1 нет.

– <u>Биты 7:1</u>Резерв, не трогать

— <u>Бит 0</u> FINIT: Режим инициализации фильтров

0: Нормальная работа.1: Инициализация.

Регистр режима фильтров (CAN_FM1R)

Смещение адреса: 0x204 По сбросу: 0x0000 0000

Писать можно только в режиме инициализации (FINIT=1).

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved FBM27 FBM26 FBM25 FBM24 FBM23 FBM22 FBM							FBM21	FBM20	FBM19	FBM18	FBM17	FBM16			
	Rese	erved		rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
FBM15	FBM14	FBM13	FBM12	FBM11	FBM10	FBM9	FBM8	FBM7	FBM6	FBM5	FBM4	FBM3	FBM2	FBM1	FBM0
rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw

– <u>Биты 31:28</u>
 Резерв, не трогать

— <u>Биты 27:0</u> **FBМ***x*: Режим фильтра

0: Два 32-бит регистра банка в режиме Маски.

1: Два 32-бит регистра банка в режиме Списка идентификаторов.

NB: Биты 27:14 доступны только в сетевых устройствах, иначе - резерв.

Регистр масштаба фильтров (CAN_FS1R)

Смещение адреса: 0x20C По сбросу: 0x0000 0000

Писать можно только в режиме инициализации (FINIT=1).

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
	Rese	n rod		FSC27	FSC26	FSC25	FSC24	FSC23	FSC22	FSC21	FSC20	FSC19	FSC18	FSC17	FSC16
	Rese	i veu		rw											
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
FSC15	FSC14	FSC13	FSC12	FSC11	FSC10	FSC9	FSC8	FSC7	FSC6	FSC5	FSC4	FSC3	FSC2	FSC1	FSC0
rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw

– <u>Биты 31:28</u>
 Резерв, не трогать

— <u>Биты 27:0</u> **FSC x**: Конфигурация масштаба фильтров 13 - 0

0: Парный 16-бит.1: Одинарный 32-бит.

NB: Биты 27:14 доступны только в сетевых устройствах, иначе - резерв.

Регистр назначения фильтров (CAN_FFA1R)

Смещение адреса: 0x214 По сбросу: 0x0000 0000

Писать можно только в режиме инициализации (FINIT=1).

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
	Posc	arvod		FFA27	FFA26	FFA25	FFA24	FFA23	FFA22	FFA21	FFA20	FFA19	FFA18	FFA17	FFA16
Reserved				rw											
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
FFA15	FFA14	FFA13	FFA12	FFA11	FFA10	FFA9	FFA8	FFA7	FFA6	FFA5	FFA4	FFA3	FFA2	FFA1	FFA0
rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw

– <u>Биты 31:28</u>
 Резерв, не трогать

– <u>Биты 27:0</u>
 FFА*x*: Назначение FIFO фильтру х.

0: FIFO 0. 1: FIFO 1.

NB: Биты 27:14 доступны только в сетевых устройствах, иначе - резерв.

Регистр активации фильтров (CAN_FFA1R)

Смещение адреса: 0x21C По сбросу: 0x0000 0000

Писать можно только в режиме инициализации (FINIT=1).

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
	Pose	erved		FACT27	FACT26	FACT25	FACT24	FACT23	FACT22	FACT21	FACT20	FACT19	FACT18	FACT17	FACT16
	Rese	erveu		rw											
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
FACT15	FACT14	FACT13	FACT12	FACT11	FACT10	FACT9	FACT8	FACT7	FACT6	FACT5	FACT4	FACT3	FACT2	FACT1	FACT0
rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw

— <u>Биты 31:28</u> Резерв, не трогать

— <u>Биты 27:0</u> **FACT***x*: Активация фильтра х.

0: Не активен.

1: Активен.

NB: Биты 27:14 доступны только в сетевых устройствах, иначе - резерв.

Регистр x банка фильтров i (CAN_FiRx) (i=0..27, x=1, 2)

Смещение адреса: 0x240..0x31С

По сбросу: 0xXXXX XXXX

В сетевых устройствах есть 28 банков фильтров, i=0..27, в прочих устройствах есть 14 банков фильтров i=0..13. Банк состоит из двух 32-бит регистров, CAN_Fir[2:1].

Изменять этот регистр можно только при чистом бите FACTx в регистре CAN_FAxR или стоит бит FINIT регистра CAN_FMR.

	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
	FB31	FB30	FB29	FB28	FB27	FB26	FB25	FB24	FB23	FB22	FB21	FB20	FB19	FB18	FB17	FB16
Ī	rw															
_	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Ī	FB15	FB14	FB13	FB12	FB11	FB10	FB9	FB8	FB7	FB6	FB5	FB4	FB3	FB2	FB1	FB0
ſ	rw															

— <u>Биты 31:0</u> **FB[31:0]**: Биты фильтров

Идентификатор

Каждый бит определяет уровень соответствующего бита ожидаемого идентификатора.

- 0: Ожидается доминантный бит
- 1: Ожидается рецессивный бит

Маска

Каждый бит определяет необходимость сравнения соответствующего бита с ожидаемым идентификатором.

- 0: Бит не нужен
- 1: Сравниваем. Уровень поступающего бита должен совпадать с уровнем соответствующего бита в регистре идентификатора.

В зависимости от конфигурации масштаба и режима, функции регистров могут различаться. См. Секцию 24.7.4. и Таблицу 181.

24.9.5. Карта регистров CAN

Offset	Register	31 30 29 27 26 25 25	22 23 24	19 19 17	16	7 4 5 7	- 5	6	00	9	2	4	က	7	- 0
0x000	CAN_MCR	Res	erved		DBF	Res	erved		T C M	ABOM	AWUM	NART	RFLM	YFP C	INRQ
	Reset value			-	1 0				C	0	0	0	0	0	1 0
0x004	CAN_MSR Reset value		Reserve	d			1 1	o RXM	0 TXM	Res	i.	SLAKI			NAK 0
	Reset value		 				' '	0							+
0x008	CAN_TSR	LOW[2:0] TME[2:0] CODE[1:0]	ABRQ2 Res	TERR2 ALST2 TXOK2	ABRQ1	Res.	ALST1	TXOK1	RQCP1		Res.		TERRO	ALSIO	RACPO
	Reset value	0 0 0 1 1 1 0	0 0	0 0 0	0 0		0 0	0	0 0)			0	0	0 0
0x00C	CAN_RF0R Reset value			Reserved							o RFOM0	o FOVR0	o FULLO	Keserved	O FMP0[1:0]
0x010	CAN_RF1R			Reserved							RFOM1	FOVR1		Keserved	FMP1[1:0]
	Reset value										0	0	0	r	0 0
0x014	CAN_IER	Reser	ved		wkule ERRIE		BOFIE		EWGIE Reserved	FOVIE1	1 1			PFIEU	
	Reset value		<u> </u>	0	0 0		0 0	0	0 2	0	0	0	0	0	0 0
0x018	CAN_ESR	REC[7:0]		TEC[7:0]		Res	erved				LEC[2:0]		ĕ	BOFF	
	Reset value		0 0 0 0	0 0 0 0	0					0	0	0	ш	0	0 0
0x01C	CAN_BTR	SILM Language Languag	TS2[2	:0] TS1[3:0]		Reserved				ı	BRP	[9:0]		
	Reset value	0 0	0 1	0 0 0 1	1			0	0 0	0	0	0	0	0	0 0
0x020- 0x17F				Reserved											
0x180	CAN_TI0R	STID[10:0]/EXID[2	8:18]			EXID[17:0]						<u>.</u>		TXRQ
	Reset value	X X X X X X X	x x x x	x x x x	х х	x x x	х	Х	хх	Х	Х	Х	Х	Х	x 0
0x184	CAN_TDT0R		ME[15:0]			Reserve	ed		TGT	Res	erve	d		LC[
	Reset value	x x x x x x x x	x x x x	x x x x	х				Х				Х	Х	х
0x188	CAN_TDL0R	DATA3[7:0]		ATA2[7:0]		DATA1							0[7:0		
	Reset value	x x x x x x x	x x x x	x x x x	х	x x x	х	Х	X	X	Х	Х	Х	Х	х

Offset	Register	31 30 29 27 26 26 25	2 23 24	16 19 19 19 19 19 19 19 19 19 19 19 19 19	11 11 12 13 6 0	0 7 3 4 6 6 7 0
0x18C	CAN_TDH0R	DATA7[7:0]	D	ATA6[7:0]	DATA5[7:0]	DATA4[7:0]
	Reset value		x x x x	x x x x x	x x x x x x x x x	x x x x x x x x x x
0x190	CAN_TI1R	STID[10:0]/EXID[2	3:18]		EXID[17:0]	IDE RTR TXRQ
	Reset value	x x x x x x x x	x x x x	x x x x x	x x x x x x x x x	x x x x x x x 0
0x194	CAN_TDT1R	TII	IE[15:0]		Reserved E	
	Reset value	x x x x x x x	x x x x	x x x x x	>	x x x x
0x198	CAN_TDL1R	DATA3[7:0]	D	ATA2[7:0]	DATA1[7:0]	DATA0[7:0]
	Reset value	x x x x x x x	x x x x	x x x x x	x x x x x x x x	x x x x x x x x x x x
0x19C	CAN_TDH1R	DATA7[7:0]	D	ATA6[7:0]	DATA5[7:0]	DATA4[7:0]
	Reset value	x x x x x x x	x	x x x x x	x x x x x x x	
0x1A0	CAN_TI2R	STID[10:0]/EXID[2	3:18]		EXID[17:0]	IDE RTR TXRQ
	Reset value	x x x x x x x x	x	x x x x x	x x x x x x x x	x x x x x x x x 0
0x1A4	CAN_TDT2R	ТІІ	IE[15:0]		Reserved E	Reserved DLC[3:0]
	Reset value	x x x x x x x x	x x x x	x x x x x	×	x x x x
0x1A8	CAN_TDL2R	DATA3[7:0]		ATA2[7:0]	DATA1[7:0]	DATA0[7:0]
	Reset value	x x x x x x x	x x x x	x x x x x	x x x x x x x	
0x1AC	CAN_TDH2R	DATA7[7:0]	D	ATA6[7:0]	DATA5[7:0]	DATA4[7:0]
	Reset value	x x x x x x x	x	x x x x x	x x x x x x x	
0x1B0	CAN_RI0R	STID[10:0]/EXID[2	3:18]		EXID[17:0]	
	Reset value	x x x x x x x x	x x x x	x x x x x	x x x x x x x x x	x x x x x x x x x x x x x x x x x x x
0x1B4	CAN_RDT0R	TII	IE[15:0]		FMI[7:0]	Reserved DLC[3:0]
	Reset value	x x x x x x x x	x x x x	x x x x x	x x x x x x x x	x x x x
0x1B8	CAN_RDL0R	DATA3[7:0]	D	ATA2[7:0]	DATA1[7:0]	DATA0[7:0]
	Reset value	x x x x x x x x	x x x x	x x x x x	x x x x x x x x	x x x x x x x x x x
0x1BC	CAN_RDH0R	DATA7[7:0]	D	ATA6[7:0]	DATA5[7:0]	DATA4[7:0]
	Reset value	x x x x x x x x	x x x x	x x x x x	x x x x x x x x x	
0x1C0	CAN_RI1R Reset value	STID[10:0]/EXID[2			EXID[17:0]	
	izeset value	x x x x x x x	x x x x	x x x x x	x x x x x x x	x x x x x x x x x 2

Offset	Register	33 33 33 33 33 33 33 33 34 35 36 36 36 36 36 36 36 36 36 36 36 36 36
0x1C4	CAN_RDT1R	TIME[15:0] FMI[7:0] Reserved DLC[3:0]
	Reset value CAN_RDL1R	X X X X X X X X X X
0x1C8	Reset value	
0x1CC	CAN_RDH1R	DATA7[7:0] DATA6[7:0] DATA5[7:0] DATA4[7:0]
	Reset value	
0x1D0- 0x1FF		Reserved
0x200	CAN_FMR Reset value	CAN2SB[5:0] Reserved Image: Canal control con
0x204	CAN_FM1R	Reserved FBM[27:0]
0.200	Reset value	
0x208		Reserved
0x20C	CAN_FS1R Reset value	Reserved FSC[27:0]
0x210		Reserved
0x214	CAN_FFA1R Reset value	Reserved FFA[27:0]
0x218	Troot value	Reserved
0x21C	CAN_FA1R	Reserved FACT[27:0]
0x220	Reset value	Reserved
0x224- 0x23F		Reserved
0x240	CAN_F0R1	FB[31:0]
	Reset value	x x x x x x x x x x x x x x x x x x x
0x244	CAN_F0R2 Reset value	FB[31:0]
0x248	CAN_F1R1	FB[31:0]
0,240	Reset value	
0x24C	CAN_F1R2	FB[31:0]
- OXE TO	Reset value	
	CAN_F27R1	FB[31:0]
0x318	Reset value	
0x31C	CAN_F27R2	FB[31:0]
	Reset value	

25. Последовательный интерфейс (SPI)

25.1. Введение в SPI

В устройствах высокой-, XL-плотности и сетевых, интерфейс SPI выполняет две функции: протокол SPI или звуковой протокол I^2S . По умолчанию выбран SPI. С SPI на I^2S переключаются программно.

В устройствах Cat.1 и Cat.2 протокола I2S нет.

Интерфейс SPI обеспечивает полу-/полно- дуплексную синхронную последовательную связь с внешними устройствами. SPI можно сконфигурировать ведущим с подачей тактов связи (SCK) внешнему ведомому устройству. Интерфейс может работать в режиме конфигурации нескольких ведущих.

 I^2S это тоже синхронный последовательный интерфейс. Он может использовать четыре звуковых стандарта: I^2S Philips, стандарты с MSB- и LSB-выравниванием и стандарт PCM. Он может работать ведомым и ведущим в полном дуплексе (4 ножки) или полу-дуплексе (6 ножек). При работе ведущим можно тактировать ведомого.

Внимание:

Некоторые ножки SPI3/I2S3 объединены с ножками JTAG (SPI3_NSS/I2S3_WS с JTDI и SPI3_SCK/I2S3_CK и JTDO), они не управляются контроллером IO и резервируются для JTAG (после каждого Сброса each).

Поэтому перед конфигурацией ножек SPI3/I2S3 надо отключать JTAG и при отладке использовать SWD, либо отключать оба интерфейса JTAG/SWD.

25.2. Основные свойства SPI и I²S

25.2.1. Свойства SPI

- Синхронный полный дуплекс по трём линиям
- Синхронный симплекс по двум линиям с/без двунаправленной линией данных
- 8- или 16-бит формат фрейма передачи
- Ведущий или ведомый
- Режим нескольких ведущих
- 8 предделителей скорости ведущего (f_{PCLK}/2 max.)
- Частота режима ведомого (f_{PCLK}/2 max)
- Ускоренная связь ведущего и ведомого
- Аппаратное и программное управление NSS для ведущего и ведомого: динамическая смена операций ведущий/ведомый
- Программируемая полярность и фаза тактов
- Программируемый порядок данных: первым старший или младший бит
- Отдельные флаги передачи и приёма с прерываниями
- Флаг занятости шины SPI
- Аппаратный CRC:
 - CRC можно передавать как последний байт в режиме Tx
 - Автоматическая проверка CRC для последнего принятого байта
- Флаги сбоя режима ведущего, переполнения и ошибки CRC с прерываниями
- 1-байт буфер приёма и передачи с: запросы Tx и Rx


25.2.2. Свойства I²S

- Полу-дуплексная связь (только передача или приём)
- Ведущий или ведомый
- 8-бит программируемый предделитель частоты дискретизации звукового сигнала (8 192 kHz)
- Формат данных: 16-, 24- или 32-бит

- Фиксированный звуковым каналом пакет фрейма: 16-бит (16-бит фрейм данных) или 32-бит (16-, 24-, 32-бит фрейм данных)
- Программируемая полярность тактов (устойчивое состояние)
- Флаг исчерпания в режиме передачи ведомого и флаг переполнения в режиме приёма (ведущий и ведомый)
- 16-bit register for transmission and reception with one data register for both channel sides
- Поддерживаемые протоколы I^2S :
- Стандарт I²S Philips
- MSB-выравненный (влево)
- LSB-выравненный (вправо)
- Стандарт РСМ (с коротким или длинным фреймом синхронизации для 16-бит фрейма канала или 16-бит фрейма данных, расширенного до 32-бит фрейма канала)
- Передача начиная с MSB
- DMA передача или приём (16-бит)
- Такты ведущего могут подаваться на внешнее звуковое устройство. Частота фиксирована на $256 \times F_S$ (где F_S частота дискретизации звука)
- В сетевых устройствах оба I²S (I2S2 и I2S3) имеют отдельный PLL тактирования (PLL3).

25.3. Функциональное описание SPI

25.3.1. Общее описание




Обычно SPI подключается к внешним устройствам четырьмя ножками:

- MISO: Приём данных ведущего и передача ведомого.
- MOSI: Приём данных ведомого и передача ведущего.
- SCK: Выход тактов ведущего и вход ведомого.
- NSS: Необязательная ножка выбора ведомого. Похоже на выбор чипа, входами NSS ведомых можно управлять через стандартные IO порты. Ножку NSS можно сделать выходом ведущего

(бит SSOE) и выдавать активным низким. Теперь все подключённые сюда ножки NSS видят низкий уровень ведущего и становятся ведомыми, но конфигурировать нужно в аппаратном режиме. Если сделать NSS входом в режиме ведущего (MSTR=1 и SSOE=0), то при обнаружении на ней низкого уровня SPI уходит в ошибку режима ведущего: бит MSTR снимается и SPI переключается в ведомый.

Один ведущий / Один ведомый



1. Здесь ножка NSS это вход.

Ножки MOSI, MISO и SCK соединяются попарно. Передача инициируется ведущим. Данные по MOSI и ответы по MISO синхронизируются по SCK. Это полный дуплекс.

Выбор ведомого (NSS)

Программный или аппаратный выбор ведомого определяется битом SSM регистра SPI CR1.

- Программное управление NSS (SSM = 1)
 Выбирается битом SSI регистра SPI_CR1. Внешняя ножка NSS освобождается.
- Аппаратное управление NSS (SSM = 0)

Есть две конфигурации, зависящие от разрешения вывода NSS (бит SSOE регистра SPI_CR2).

- Вывод NSS разрешён (SSM = 0, SSOE = 1)
 - Только для режима ведущего. NSS ставится низким вплоть до отключения SPI.
- Вывод NSS запрещён (SSM = 0, SSOE = 0)

Разрешает работу нескольких ведущих устройств. У ведомых устройств ножка NSS это обычный ввод NSS: ведомый выбирается при низком входе NSS.

Фаза и полярность тактов


Биты CPOL и CPHA регистра SPI_CR1 определяют четыре возможных времянки. Бит CPOL (полярность) определяет значение устойчивого состояния тактового сигнала (данные не передаются). Действует и в ведущем и в ведомом режимах. Если CPOL сброшен, то SCK готовится низким, иначевысоким.

Если бит СРНА (фаза) стоит, то передача бита стробируется вторым фронтом SCK (задним при снятом бите СРОL и передним при стоящем бите СРОL). Пришедший бит запоминается по второму тику. Если бит СРНА сброшен, то передача бита стробируется первым фронтом SCK (задним при стоящем бите СРОL и передним при снятом бите СРОL). Пришедший бит запоминается по первому же тику.

NB: Перед изменением битов **CPOL/CPHA** бит **SPE** надо снимать, отключая **SPI**. Ведомый и ведущий должны иметь одинаковый режим времянки.

Состояние простоя SCK должно соответствовать полярности из регистра SPI_CR1 (подпорка при CPOL=1 и подтяжка вниз при CPOL=0).

Диаграмма стробирования данных



1. Здесь бит LSBFIRST регистра SPI_CR1 сброшен.

Формат фрейма данных

Данные выдвигаются старшим или младшим битом вперёд в зависимости от бита LSBFIRST в регистре SPI CR1. Длина фрейма данных (8- или 16-бит) выбирается битом DFF регистра SPI CR1.

25.3.2. Ведомый SPI

Такты подаются на ножку SCK, биты BR[2:0] регистра SPI_CR1 на частоту передачи не влияют.

NB: Включать ведомый SPI надо до подачи тактов. Регистр данных должен быть готов до первого фронта такта или до его конца. Ставить полярность тактов надо до включения ведущего и ведомого...

Конфигурация ведомого

- 1. Ставим бит **DFF** (8- или 16-бит данные)
- 2. Ставим биты СРОL и СРНА (такие же как для ведущего).
- 3. Ставим формат фрейма (первым старший или младший бит) битом LSBFIRST.
- 4. В Аппаратном режиме ножка NSS должна быть низкой во время передачи всего байта. В Программном режиме ставим бит SSM и снимаем бит SSI регистра SPI CR1.
- 5. Чистим бит MSTR и ставим бит SPE регистра SPI_CR1, переведя ножки на альтернативную функцию.

В этом режиме ножка MOSI это ввод, а MISO это вывод.

Последовательность передачи

Байт данных пишется в буфер Тх параллельно.

Передача начинается по получению ведомым тактового сигнала при старшем значащем бите данных на ножке MOSI. Оставшиеся биты (7 или 15 бит) загружены в регистр сдвига. После передачи данных из буфера Тх ставится флаг TXE в регистре SPI_SR и при стоящем бите TXEIE в регистре SPI CR2 выдаётся прерывание.

Последовательность приёма

По завершении передачи данных:

- Данные из регистра сдвига передаются в буфер Rx и ставится флаг RXNE в регистре SPI_SR
- При стоящем бите RXNEIE в регистре SPI CR2 выдаётся прерывание.

После чтения регистра SPI DR снимается бит RXNE и SPI возвращается в приём.

25.3.3. Ведущий SPI

Тактовый сигнал выдаётся на ножку SCK.

Конфигурация

- 1. Битами ВВ [2:0] ставим частоту тактов обмена.
- 2. Ставим биты СРОL и СРНА вариантов тактирования.
- 3. Определяем длину фрейма данных битом DFF
- 4. Определяем формат фрейма данных битом LSBFIRST регистра SPI CR1.
- 5. Если ножка NSS нужна для ввода, то в аппаратном режиме подключаем NSS к высокому уровню на всё время передачи байта, в программном режиме ставим биты SSM и SSI в регистре SPI CR1. Если ножка NSS нужна для вывода, то ставить надо только бит SSOE.
- 6. Биты MSTR и SPE должны стоять (они остаются стоять только при подключении NSS к высокому уровню).

Сейчас MOSI это вывод, а MISO это ввод.

Последовательность передачи

Начинается записью байта в буфер Тх.

Во время передачи первого бита перегружается в регистр сдвига и выдаётся на ножку MOSI побитно нужным концом вперёд. После передачи данных из буфера Тх ставится флаг TXE в регистре SPI SR и при стоящем бите TXEIE в регистре SPI CR2 выдаётся прерывание.

Последовательность приёма

По завершении передачи данных:

- Данные из регистра сдвига передаются в буфер Rx и ставится флаг RXNE в регистре SPI SR
- При стоящем бите RXNEIE в регистре SPI CR2 выдаётся прерывание.

После чтения регистра SPI DR снимается бит RXNE и SPI возвращается в приём.

Непрерывный поток передачи можно организовать записью очередного байта в буфер Тх поле начала передачи из регистра сдвига. При этом флаг **TXE** должен стоять.

NB: Для отключения ведомых SPI между передачами ножку NSS нужно конфигурировать как GPIO или использовать другой GPIO и переключать программно.

25.3.4. SPI в полу-дуплексе

Есть 2 конфигурации SPI в полу-дуплексе:

- 1 тактовый и 1 двунаправленный провод данных
- 1 тактовый и 1 провод данных (приём или передача)

1 тактовый и 1 двунаправленный провод данных (BIDIMODE=1)

Включается установкой бита BIDIMODE в регистре SPI_CR1. В этом режиме такты идут по SCK, а данные по MOSI ведущего или MISO ведомого. При стоящем бите BIDIOE регистра SPI_CR1 это линия вывода, иначе это ввод.

1 тактовый и 1 провод данных (BIDIMODE=0)

В этом режиме SPI работает только на ввод или на вывод.

- "Только передача" подобна полному дуплексу (BIDIMODE=0, RXONLY=0): данные передаются по передающей ножке (MOSI ведущего или MISO ведомого), а приёмную (MISO ведущего или MOSI ведомого) можно использовать как GPIO. В этом случае просто игнорируем буфер Rx.
- В "только приёме" отключаем вывод SPI установкой бита RXONLY регистра SPI_CR1. Теперь передающая ножка (MOSI ведущего или MISO ведомого) свободна для GPIO.

Запускаем "только ввод" конфигурируя и затем включая SPI:

- У ведущего ввод начинается немедленно и останавливается при очистке бита SPE и остановке текущего приёма. Читать флаг BSY нет нужды. Он всегда стоит при работающей операции SPI.
- У ведомого SPI продолжает принимать при низком NSS (или очистке бита SSI при программном управлении) и поступающих тактах SCK.

25.3.5. Приём и передача данных

Буферы Rx и Tx

При приёме данные из регистра сдвига пишутся в буфер Rx, при передаче записываемые в буфер Tx данные поступают в регистр сдвига. Чтение регистра SPI_DR выдаёт данное из Rx, а запись в SPI_DR пишет в буфер Tx.

Стартовая последовательность ведущего

- В полном дуплексе (BIDIMODE=0 и RXONLY=0)
- Последовательность начинается записью данных в регистр SPI DR (буфер Tx).
- Данные переносятся из Тх в 8-бит регистр сдвига во время передачи первого бита и затем последовательно выдвигаются на ножку MOSI.
- В то же время приёмные данные на ножке MISO последовательно вдвигаются в 8-бит регистр сдвига, а затем параллельно переносятся в регистр SPI_DR (буфер Rx).
- При однонаправленном приёме (BIDIMODE=0 и RXONLY=1)
- Последовательность начинается установкой SPE=1
- Активируется только приёмник и данные на ножке MISO последовательно вдвигаются в 8-бит регистр сдвига, а затем параллельно переносятся в регистр SPI DR (буфер Rx).
- Двунаправленный режим, передача (BIDIMODE=1 и BIDIOE=1)
- Последовательность начинается записью данных в регистр SPI DR (буфер Тх).
- Данные переносятся из Тх в 8-бит регистр сдвига во время передачи первого бита и затем последовательно выдвигаются на ножку MOSI.
- Данные не принимаются.
- Двунаправленный режим, приём (BIDIMODE=1 и BIDIOE=0)
- Последовательность начинается установкой SPE=1 и BIDIOE=0.
- Приёмные данные на ножке MISO последовательно вдвигаются в 8-бит регистр сдвига, а затем параллельно переносятся в регистр SPI DR (буфер Rx).
- Передатчик не активируется и данные на ножку MOSI не поступают.

Стартовая последовательность ведомого

- Полный дуплекс (BIDIMODE=0 и RXONLY=0)
- Последовательность начинается когда ведомый принимает тактовый сигнал и первый бит данных на своей ножке MOSI. Остальные 7 бит идут в регистр сдвига.
- Одновременно, при передаче первого бита данные из буфера Тх пишутся в регистр сдвига и затем выдвигаются на ножку MISO. Писать передаваемые данные нужно до запуска передачи ведущим устройством SPI.
- При однонаправленном приёме (BIDIMODE=0 и RXONLY=1)
- Последовательность начинается когда ведомый принимает тактовый сигнал и первый бит данных на своей ножке MOSI. Остальные 7 бит идут в регистр сдвига.
- Передатчик не активируется и данные на ножку MOSI не поступают.
- Двунаправленный режим, передача (BIDIMODE=1 и BIDIOE=1)

- Последовательность начинается когда ведомый принимает тактовый сигнал и первый бит из буфера Тх передаётся на ножку MISO.
- Данные переносятся из Тх в 8-бит регистр сдвига во время передачи первого бита и затем последовательно выдвигаются на ножку MISO. Писать передаваемые данные нужно до запуска передачи ведущим устройством SPI.
- Данные не принимаются.
- Двунаправленный режим, приём (BIDIMODE=1 и BIDIOE=0)
- Последовательность начинается когда ведомый принимает тактовый сигнал и первый бит данных на своей ножке MISO.
- Приёмные данные на ножке MISO последовательно вдвигаются в 8-бит регистр сдвига, а затем параллельно переносятся в регистр SPI DR (буфер Rx).
- Передатчик не активируется и данные на ножку MISO не поступают.

Обработка данных передачи и приёма

Флаг **TXE** (буфер Tx пуст) ставится после пересылки данных из буфера Tx в регистр сдвига. При стоящем бите **TXEIE** в регистре **SPI_CR2** выдаётся прерывание. Чистится бит **TXE** записью в регистр **SPI** DR. Запись в Tx при снятом флаге **TXE** заменяет хранящиеся там данные.

Флаг RXNE (буфер Rx не пуст) ставится по последнему фронту такта считывания при передаче данных из регистра сдвига в буфер Rx. Данные можно читать из SPI_DR. При стоящем бите RXNEIE в регистре SPI CR2 выдаётся прерывание. Чистится бит RXNE чтением регистра SPI DR.

В некоторых конфигурациях для ожидания конца передачи последнего данного можно использовать флаг BSY.


При полном дуплексе BIDIMODE=0 и RXONLY=0.

Программная процедура:


- 1. Включаем SPI установкой бита SPE.
- 2. Пишем первое передаваемое данное в регистр SPI DR (флаг TXE снимается).
- 3. Ждём TXE=1 и пишем второе передаваемое данное. Теперь ждём RXNE=1 и читаем регистр SPI_DR с первым принимаемым данным (флаг RXNE снимается). Повторяем передачу/приём до получения n-1 данных.
- 4. Ждём RXNE=1 и читаем последнее данное.
- 5. Ждем ТХЕ=1 и затем BSY=0 перед отключением SPI.

Всё это можно сделать с помощью программ прерывания по передним фронтам флагов RXNE и TXE.

Флаги TXE/RXNE/BSY ведущего/полный дуплекс (BIDIMODE=0 и RXONLY=0) при постоянной передаче



Флаги TXE/RXNE/BSY ведомого/полный дуплекс (BIDIMODE=0 и RXONLY=0) при постоянной передаче



Процедура Только передачи (BIDIMODE=0 RXONLY=0)

В этом режиме процедуру можно сократить и использовать бит ВЅУ для ожидания конца передачи.


- 1. Включаем SPI установкой бита SPE.
- 2. Пишем первое посылаемое данное в регистр SPI DR (битами TXE чистится).
- 3. Ждём ТХЕ=1 и пишем следующее пересылаемое данное. Повторяем этот шаг для всех данных.
- 4. После записи последнего данного ждём **TXE**=1, и затем **BSY**=0 для определения конца передачи последнего данного.

Всё это можно сделать с помощью программ прерывания по переднему фронту флага ТХЕ.


Во время прерывных передач между записью в SPI_DR и установкой бита BSY появляется задержка в 2 такта APB. Следовательно после записи последнего данного дожидаться установки бита TXE и затем снятия бита BSY нужно обязательно.

После передачи двух данных в режиме только передачи встаёт флаг OVR регистра SPI_SR, так как читать данные никто не намерен.

Флаги TXE/BSY ведущего/только передача (BIDIMODE=0 и RXONLY=0) при постоянной передаче



Флаги TXE/BSY ведомого/только передача (BIDIMODE=0 and RXONLY=0) при постоянной передаче




Процедура двунаправленной передачи (BIDIMODE=1 и BIDIOE=1)

Она подобна процедуре режима Только передачи, но перед включением SPI надо поставить биты BIDIMODE и BIDIOE регистра SPI_CR2.

Процедура однонаправленного приёма (BIDIMODE=0 и RXONLY=1)

- 1. Ставим бит RXONLY в регистре SPI CR1.
- 2. Включаем SPI установкой бита SPE:
 - а) У ведущего немедленно активируется выдача тактов на SCK и приём последовательных данных вплоть до выключения SPI (SPE=0).
 - b) У ведомого данные принимаются при низком NSS и появлении тактов SCK.
- 3. Ждём RXNE=1 и читаем регистр SPI_DR (бит RXNE снимается). Повторяем этот пункт. Всё это можно сделать с помощью программ прерывания по переднему фронту флага RXNE. После завершения всех передач SPI надо выключать.

Флаг RXNE только приём (BIDIRMODE=0 и RXONLY=1) при постоянной передаче



Процедура двунаправленного приёма (BIDIMODE=1 и BIDIOE=0)


Она подобна процедуре режима Только приёма, но перед включением SPI надо поставить бит BIDIMODE и снять BIDIOE регистра SPI CR2.

Непрерывные и прерывные передачи

Если в режиме ведущего программа успевает обнаружить каждый передний **TXE** (или прерывание **TXE**) и записать регистр **SPI_DR** до завершения текущей передачи, то это непрерывная передача: подача тактов SPI не прерывается и бит **BSY** между передачами данных не снимается. У прерывных передач бит **BSY** успевает сниматься.

В только приёме ведущего (RXONLY=1), связь непрерывная и BSY читается как 1.

У ведомого непрерывность определяется ведущим, но бит BSY всегда снимается хоть на один такт SPI.



Флаги TXE/BSY передача (BIDIRMODE=0 and RXONLY=0) при прерывной передаче

25.3.6. Вычисление CRC

Для приёмных и передаваемых данных используются два отдельных калькулятора CRC. Он вычисляется по фронту считывания, в зависимости от битов CPHA и CPOL регистра SPI_CR1.

NB: Для разных данных используются два вида CRC: 8-бит (CR8) 16-бит (CRC16).

Вычисление CRC разрешается установкой бита CRCEN регистра SPI_CR1. Этим сбрасываются регистры CRC (SPI_RXCRCR и SPI_TXCRCR). При программном управлении в полном дуплексе и только передаче сразу после записи последнего данного в регистр SPI_DR надо записать бит CRCNEXT. Тогда после этой передачи будет передан регистр SPI TXCRCR.

В только приёме и программном управлении бит **CRCNEXT** надо писать после второго принятого данного и CRC будет проверен.

По концу передачи CRC результат вычисления определяет флаг CRCERR в регистре SPI SR.

При наличии данного в буфере ТХ значение CRC передаётся после передачи последнего байта. При передаче CRC калькулятор CRC выключается и значение регистра не изменяется.

Процедура такая:

- 1. Пишем значения CPOL, CPHA, LSBFIRST, BR, SSM, SSI и MSTR.
- 2. Пишем полином в регистр **SPI CRCPR**.
- 3. Включаем вычисление CRC установкой бита CRCEN в регистре SPI_CR1. При этом чистятся регистры SPI_RXCRCR и SPI_TXCRCR.
- 4. Включаем SPI установкой бита SPE в регистре SPI CR1.
- 5. Запускаем связь и поддерживаем её до предпоследнего байта.
 - При программном управлении в полном дуплексе или только передаче сразу после записи последнего байта в регистр SPI_DR, надо записать бит CRCNEXT. Тогда после этой передачи будет передан регистр SPI_TXCRCR.
 - В только приёме бит CRCNEXT надо ставить сразу после приёма предпоследнего данного, чтобы подготовить переход SPI в фазу CRC по концу приёма последнего данного.
 Вычисление CRC во время его передачи стопорится.
- 6. После передачи последнего байта или полуслова SPI уходит в фазу передачи и проверки CRC. В полном дуплексе или только приёме принятый CRC сравнивается с регистром SPI_RXCRCR. При несовпадении ставится флаг CRCERR в регистре SPI_SR и при стоящем бите ERRIE в регистре SPI_CR2 выдаётся прерывание.

В режиме ведомого включайте вычисление CRC только при стабильном такте (в устойчивом состоянии). Иначе можно вычислить не так. В действительности CRC чувствителен к входным тактам ведомого сразу после установки CRCEN, независимо от бита SPE.

Будьте внимательны с передачей CRC на высоких частотах. Число тактов CPU в фазе передачи CRC должно быть минимально возможным, так что в это время вызов функций запрещён, чтобы не терять последнее данное. В действительности бит CRCNEXT надо писать перед концом передачи/ приёма последнего данного.

На высоких частотах передачи полезно использовать DMA.

У ведомых устройств в аппаратном режиме NSS, ножку NSS нужно держать низкой между фазами данных и CRC.

При разрешении функции CRC ведомых устройств, он вычисляется даже при высокой ножке NSS.

Во время переключения выбора NSS значения CRC нужно сбрасывать на ведущей и ведомой стороне.

Процедура очистки CRC такова:

- 1. Выключаем SPI (SPE = 0)
- 2. Снимаем бит **CRCEN**
- 3. CTabum бит CRCEN
- 4. Включаем SPI (SPE = 1)

25.3.7. Флаги состояния

Есть четыре флага состояния:

Флаг пустого буфера Тх (**TXE**)

Ставится аппаратно. Снимается записью в регистр **SPI** DR.

Флаг занятого буфера Rx (RXNE)

Ставится аппаратно. Снимается чтением регистра SPI DR.

Флаг BUSY

Флаг BSY ставится и снимается аппаратно при занятом и свободном уровне связи SPI соответственно. Исключение составляет двунаправленный приём ведущего (MSTR=1 и BDM=1 и BDOE=0), когда флаг BSY остаётся низким во время приёма. Полезен для обнаружения конца

передачи перед остановкой SPI (или выключения тактов устройства). Так не нарушится последняя передача. Для этого надо соблюсти описанную ниже процедуру.

Также флаг BSY полезен для исключения коллизий записи в системе с несколькими ведомыми.

Ставится в начале передачи кроме режима с (MSTR=1, BDM=1 и BDOE=0).

Снимается:

- в конце передачи (кроме непрерывных передач ведущего)
- при выключении SPI
- при сбое режима ведущего (MODF=1)

У прерывных передач флаг BSY снимается между всеми передачами.

При непрерывных передачах:

- у ведущего флаг ВЅУ остаётся высоким во время всех передач
- у ведомого флаг BSY снимается на один такт между передачами

NB: Не используйте флаг **BSY** для обработки конца передачи, флаги **TXE** и **RXNE** гораздо лучше.

25.3.8. Отключение SPI

Для этого снимается бит **SPE**.

В некоторых конфигурациях выключение SPI с незавершённой передачей может нарушить её и исказить бит BSY. Так что нужно соблюсти процедуры:

В полном дуплексе ведущего или ведомого (BIDIMODE=0, RXONLY=0)

- 1. Ждём RXNE=1 для последнего данного
- 2. Ждём ТХЕ=1
- 3. Ждём **BSY**=0
- 4. Выключаем SPI (**SPE**=0)

Однонаправленная только передача ведущего или ведомого (BIDIMODE=0, RXONLY=0) или двунаправленная передача (BIDIMODE=1, BIDIOE=1)

После записи последнего данного в регистр SPI DR:

- 1. Ждём **ТХЕ**=1
- 2. Ждём взү=0
- 3. Выключаем SPI (**SPE**=0)

Однонаправленный только приём ведущего (MSTR=1, BIDIMODE=0, RXONLY=1) или двунаправленный приём (MSTR=1, BIDIMODE=1, BIDIOE=0)

Тут надо убедиться, что SPI не начал новую передачу:

- 1. Ждём предпоследнего появления RXNE=1 (n-1)
- 2. Программным циклом ждём 1 такт SPI перед его выключением (SPE=0)
- 3. Теперь ждём RXNE=1 перед остановом

NB: У ведущего при двунаправленном приёме (MSTR=1 and BDM=1 and BDOE=0) флаг BSY остаётся высоким во время всех передач.

Ведомый только приём (MSTR=0, BIDIMODE=0, RXONLY=1) или двунаправленный приём (MSTR=0, BIDIMODE=1, BIDOE=0)

- 1. Выключать SPI (SPE=1) можно когда угодно: сначала закончится текущая передача
- 2. Перед остановом дождитесь, BSY = 0.

25.3.9. SPI c DMA

Доступ с DMA включается отдельными битами регистра SPI CR2 для запросов Тх и Rx буферов:

- При передаче запрос DMA выдаётся по установке TXE. Запись DMA в SPI DR чистит его.
- При приёме запрос DMA выдаётся по установке RXNE. Чтение DMA из SPI DR чистит его.


При работе только в одном направлении можно включать только один канал DMA (Тх или Rx).

При работе SPI только на передачу флаг OVR стоит, поскольку принимаемые данные не читаются.


При приёме, после передачи DMA всех данных (стоит флаг TCIF регистра DMA_ISR), конец работы SPI отслеживают по флагу BSY. Нужно дождаться сначала TXE=1, затем BSY=0.

NB: Во время прерывных операций между записью регистра **SPI_DR** и флагом **BSY** появляется задержка в 2 такта APB. Так что после записи последнего данного нужно дождаться сначала **TXE**=1, затем **BSY**=0.

Передача с DMA



Приём с DMA



DMA c CRC

При DMA передачах с включённым CRC бит CRCNEXT ставить не надо, всё происходит автоматически, надо лишь прочитать полученный CRC из регистра SPI_DR чтобы снять флаг RXNE. При ошибке передачи с CRC ставится флаг CRCERR в регистре SPI_SR.

25.3.10.Флаги ошибок

Сбой режима ведущего (MODF)

Бит MODF автоматически ставится если ножка NSS ведущего (при аппаратном управлении) силком включена в низкий уровень, или бит SSI стоит низким (при программном управлении). Сбой работает так:

- Бит MODF ставится и при стоящем бите ERRIE выдаётся прерывание.
- Чистится бит SPE, чем блокируются выходы и отключается интерфейс SPI.
- Бит MSTR снимается, теперь он ведомый.

Программно бит **MODF** снимается так:

- 1. Читаем или пишем регистр SPI SR при стоящем бите MODF.
- 2. Пишем регистр SPI CR1.

Во избежание конфликта ведомых в системе с несколькими MCU во время очистки бита MODF ножка NSS должна удерживаться высокой. После этой очистки биты SPE и MSTR можно ставить в исходное состояние, при стоящем MODF аппаратура не позволяет ставить биты SPE и MSTR.

У ведомых бит MODF не ставится. Но в системе с несколькими ведущими устройство может попасть в ведомые со стоящим MODF. Так обнаруживается конфликт ведущих.

Переполнение

Возникает при посылке ведущим данных, когда ведомый ещё не очистил бит RXNE предыдущей передачи. При переполнении:

• ставится бит OVR и при стоящем бите ERRIE выдаётся прерывание.

В этом случае новый байт не заменяет старого содержимого в регистре SPI_DR и все последующие байты теряются.

Снимается бит OVR чтением из регистра SPI_DR с последующим чтением из регистра SPI_SR.

Ошибка CRC

Флаг CRCERR в регистре SPI_SR ставится если принятое значение CRC не совпадает с содержимым регистра SPI_RXCRCR при стоящем бите CRCEN в регистре SPI_CR1.

25.3.11.Прерывания SPI


Table 182. SPI interrupt requests

Прерывание	Флаг события	Бит разрешения
Передающий буфер пуст	TXE	TXEIE
Приёмный буфер не пуст	RXNE	RXNEIE
Сбой Ведущего	MODF	
Переполнение	OVR	ERRIE
Ошибка CRC	CRCERR	

25.4. Функциональное описание I²S

Звукового интерфейса I²S в устройствах низкой и средней плотности нет, в остальных есть.

25.4.1. Общее описание I²S



Режим звукового интерфейса I^2S блока SPI включается установкой бита **I2SMOD** в регистре SPI **I2SCFGR**. Используются почти те же ножки, флаги и прерывания, что и в SPI.

 $У I^2 S$ три общие ножки с SPI:

- SD: Последовательные данные (или MOSI) для приёма или передачи двух мультиплексированных по времени каналов данных (только полу-дуплекс).
- WS: Выбор слова (или NSS) это вывод данных для ведущего или ввод данных для ведомого.
- CK: Такты линии (или SCK) это выход тактов для ведущего или вход тактов для ведомого. Дополнительная ножка используется когда внешнему устройству нужны основные такты:
- МСК: Ведущие такты (отдельная), используется при ведущем I^2S (и при стоящем бите мСКОЕ в регистре SPI_I2SPR) для вывода дополнительных тактов частотой $256 \times F_S$, где F_S это частота дискретизации звука.

В режиме ведущего I^2S сам генерирует такты связи и ведущие такты от одного генератора. Также есть два дополнительных регистра. Один конфигурации тактов (SPI_I2SPR) и другой конфигурации I^2S (SPI_I2SCFGR) (стандарт звука, ведущий/ведомый, формат данных, фрейм пакета, полярность тактов и пр.).

Perистры SPI_CR1 и CRC в режиме I²S не используется. Точно также не используется бит SSOE регистра SPI CR2 и биты MODF и CRCERR регистра SPI SR.

Для передачи данных в 16-бит режиме I^2S использует регистр данных SPI (SPI_DR).

25.4.2. Поддерживаемые звуковые протоколы

Для передачи звуковых данных двух мультиплексированных каналов (левого и правого) есть три линии шины и только один 16-бит регистр приёма/передачи данных. Так что писать или читать данные канала нужно сверяясь с битом CHSIDE регистра SPI_SR. Левый канал всегда передаётся первым (в протоколе PCM бит CHSIDE смысла не имеет).

Данные посылаются в форматах:

- 16-бит данные в 16-бит фрейме
- 16-бит данные в 32-bit фрейме
- 24-бит данные в 32-bit фрейме
- 32-бит данные в 32-bit фрейме

При 16-бит данных в 32-бит пакете старшие 16 бит значимые, остальные 16 бит нулевые и не требуют действий программы или запроса DMA (только одно чтение/запись).

Для 24-бит и 32-бит фреймов данных нужны два чтения/записи SPI_DR или операции DMA. Незначимые 8 бит в 24-бит фрейме аппаратно расширяются нулями до 32 бит.


Во всех форматах данных и связи первым передаётся самый значащий бит.

Биты I2SSTD[1:0] и PCMSYNC регистра SPI_I2SCFGR определяют один из четырёх поддерживаемых I^2S звуковых стандартов:

Стандарт I²S Philips


Здесь передаваемый канал указывается сигналом WS, он активируется за один такт СК перед подачей первого бита данных.






Данные фиксируются передатчиком по заднему фронту СК, а приёмником по переднему фронту. Сигнал WS считывается по заднему фронту СК.

Стандарт I^2 S Philips (24-бит фрейм с CPOL = 0)




Этот режим требует двух операций чтения/записи SPI DR.


Посылаем 0x8EAA33 (24 бита):



• Принимаем 0х8ЕААЗЗ:




Стандарт I^2 S Philips (16-бит данных в 32-бит пакете с CPOL = 0)



При конфигурации I^2S на 16-данные в 32-бит фрейме канала требуется только одно обращение к регистру SPI DR. Остальные 16 бит аппаратно обнуляются.

Передаём расширенное до 32 бит число 0х76А3 (0х76А30000):



При передаче, после записи старшей части в SPI_DR, ставится флаг TXE и может вызываться прерывание для записи нового передаваемого значения. Число 0x0000 пересылается аппаратно, не затрагивая SPI_DR.


При приёме флаг RXNE ставится при получении старшего 16-бит полуслова.

Так для двух обращений к SPI DR отводится больше времени.

Стандарт левого выравнивания


Здесь сигнал WS выдаётся одновременно с первым (старшим) битом данных.

Левое выравнивание 16- или 32-бит полной точности с CPOL = 0




Данные фиксируются передатчиком по заднему фронту СК, а приёмником по переднему фронту.

Левое выравнивание 24-бит фрейма с CPOL = 0




Левое выравнивание 16-бит данных в 32-бит пакете с CPOL = 0




Стандарт правого выравнивания

Он подобен левому выравниванию (форматы 16-бит и 32-бит фреймов полной точности совпадают).

Правое выравнивание 16- или 32-бит полной точности с CPOL = 0




Правое выравнивание 24-бит фрейма с CPOL = 0




• Передаём число 0x3478AE за две записи в регистр SPI DR:

Операции передачи 0х3478АЕ




Принимаем 0x3478AE за два чтения SPI_DR по событию RXNE:

Операции приёма 0х3478АЕ




Правое выравнивание 16-бит в 32-бит фрейме с CPOL = 0



При конфигурации I^2S на 16-данные в 32-бит фрейме канала требуется только одно обращение к регистру SPI DR. Остальные 16 бит аппаратно обнуляются.

Передаём расширенное до 32 бит число 0х76А3 (0х0000 76А3):

Пример правого выравнивания 16 бит в 32 бит фрейме



При передаче, по установке ТХЕ пишутся передаваемые данные (здесь 0x76A3). Поле 0x0000 передаётся первым. Бит ТХЕ снова ставится после передачи значимых данных (0x76A3) по SD.


При приёме, RXNE выставляется после получения значимого полуслова (на поле 0x0000 плюём).

Так выделяется больше времени на промежуток между обращениями к SPI DR.

Стандарт РСМ

Здесь информация о канале (левый/правый) не нужна. Два режима PCM (короткий и длинный фрейм) определяются битом PCMSYNC в регистре SPI I2SCFGR.


Стандартные сигналы РСМ (16-бит)



При длинной синхронизации фрейма сигнал WS имеет длину 13 бит в режиме ведущего.

При короткой синхронизации фрейма сигнал WS имеет длину только 1 такт.

Стандартные сигналы РСМ (16-бит данных в 32-бит фрейме)



NB: Для обоих режимов (ведущий и ведомый) и обоих видов синхронизации битов (короткий и длинный) надо указывать число битов между двумя последовательными участками данных (биты DATLEN и CHLEN в регистре SPI_I2SCFGR register).

25.4.3. Тактовый генератор

Битрейт I^2S определяет поток данных I^2S и частоту тактов I^2S .

Битрейт I^2S = число бит на канал × число каналов × частота дискретизации звука


Для 16-бит звука, двух каналов битрейт I^2S вычисляется так:

Битрейт $I^2S = 16 \times 2 \times F_S$

Для 32-бит пакета он будет:


Битрейт $I^2S = 32 \times 2 \times F_S$

Определение частоты дискретизации звука



Для связи с частотой дискретизации звука в режиме ведущего надо установить линейный делитель.

Архитектура тактового генератора ${f I}^2{f S}$



1. Здесь х может быть 2 или 3.

I2SxCLK это системные такты (подаются от HSI, HSE или PLL, питающих такты AHB). В сетевых устройствах источником I2SxCLK могут быть SYSCLK или PLL3 VCO ($2 \times PLL3CLK$). Это определяется битами I2S2SRC и I2S3SRC регистра RCC_CFGR2.

Частота дискретизации звука может быть 96 kHz, 48 kHz, 44.1 kHz, 32 kHz, 22.05 kHz, 16 kHz, 11.025 kHz или 8 kHz (или внутри этого диапазона). Линейный делитель определяется по следующим формулам:

При выдаче ведущих тактов (стоит бит MCKOE в регистре SPI I2SPR):

 $F_S = I2SxCLK / [(16*2)*((2*I2SDIV)+ODD)*8)]$ при 16-бит фрейме канала

 $F_S = I2SxCLK / [(32*2)*((2*I2SDIV)+ODD)*4)]$ при 32-бит фрейме канала

При отсутствии ведущих тактов (бит МСКОЕ чист):

 $F_S = I2SxCLK / [(16*2)*((2*I2SDIV)+ODD))]$ при 16-бит фрейме канала

 $F_S = I2SxCLK / [(32*2)*((2*I2SDIV)+ODD))]$ при 32-бит фрейме канала

Таблица 183. Точность звуковой частоты при стандартном 8 MHz HSE (устройства высокой и XL-плотности)

SYSCLK	128_	DIV	128_	ODD	MOLK	Целевая	Реальная	a f _S (KHz)	Ошибка	
(MHz)	16-бит	32-бит	16-бит	32-бит	-бит MCLK f _ξ		16-бит	32-бит	16-бит	32-бит
72	11	6	1	0	Нет	96000	97826.09	93750	2 %	2 %
72	23	11	1	1	Нет	48000	47872.34	48913.04	0 %	2 %
72	25	13	1	0	Нет	44100	44117.65	43269.23	0 %	2 %
72	35	17	0	1	Нет	32000	32142.86	32142.86	0 %	0 %

										459
72	51	25	0	1	Нет	22050	22058.82	22058.82	0 %	0 %
72	70	35	1	0	Нет	16000	15675.75	16071.43	0 %	0 %
72	102	51	0	0	Нет	11025	11029.41	11029.41	0 %	0 %
72	140	70	1	1	Нет	8000	8007.11	7978.72	0 %	0 %
72	2	2	0	0	Да	96000	70312.15	70312.15	27 %	27 %
72	3	3	0	0	Да	48000	46875	46875	2 %	2 %
72	3	3	0	0	Да	44100	46875	46875	6 %	6 %
72	4	4	1	1	Да	32000	31250	31250	2 %	2 %
72	6	6	1	1	Да	22050	21634.61	21634.61	2 %	2 %
72	9	9	0	0	Да	16000	15625	15625	2 %	2 %
72	13	13	0	0	Да	11025	10817.30	10817.30	2 %	2 %
72	17	17	1	1	Да	8000	8035.71	8035.71	0 %	0 %

Таблица 184. Точность звуковой частоты при стандартном 25 MHz и PLL3 (сетевые устройства)

Длина данных	PREDIV2	PLL3MUL	I2SDIV	I2SODD	MCLK	Целевая fs(Hz)	Реальная fs (KHz)	Ошибка
32	6	14	9	1	No	96000	95942.9825	0 %
16	6	14	38	0	No	48000	47971.4912	0 %
32	6	14	19	0	No	48000	47971.4912	0 %
16	8	14	31	0	No	44100	44102.823	0 %
32	8	14	15	1	No	44100	44102.823	0 %
16	5	13	63	1	No	32000	31988.189	0 %
32	8	20	30	1	No	32000	32018.443	0 %
16	8	14	62	0	No	22050	22051.4113	0 %
32	8	14	31	0	No	22050	22051.4113	0 %
16	7	20	139	1	No	16000	16001.0241	0 %
32	5	13	63	1	No	16000	15994.0945	0 %
16	8	14	124	0	No	11025	11025.7056	0 %
32	8	14	62	0	No	11025	11025.7056	0 %
16	7	10	139	1	No	8000	8000.51203	0 %
32	7	20	139	1	No	8000	8000.51203	0 %
16	5	10	2	0	Yes	96000	97656.25	2 %
32	5	10	2	0	Yes	96000	97656.25	2 %
16	7	12	3	1	Yes	48000	47831.6327	0 %
32	7	12	3	1	Yes	48000	47831.6327	0 %
16	5	9	4	0	Yes	44100	43945.3125	0 %

Длина данных	PREDIV2	PLL3MUL	I2SDIV	I2SODD	MCLK	Целевая fs(Hz)	Реальная fs (KHz)	Ошибка
32	5	9	4	0	Yes	44100	43945.3125	0 %
16	5	9	5	1	Yes	32000	31960.2273	0 %
32	5	9	5	1	Yes	32000	31960.2273	0 %
16	5	13	11	1	Yes	22050	22078.8043	0 %
32	5	13	11	1	Yes	22050	22078.8043	0 %
16	5	9	11	0	Yes	16000	15980.1136	0 %
32	5	9	11	0	Yes	16000	15980.1136	0 %
16	8	14	15	1	Yes	11025	11025.7056	0 %
32	8	14	15	1	Yes	11025	11025.7056	0 %
16	8	20	30	1	Yes	8000	8004.61066	0 %
32	8	20	30	1	Yes	8000	8004.61066	0 %

Таблица 185. Точность звуковой частоты при стандартном 14.7456 MHz и PLL3 (сетевые устройства)

стройства	a)							
Длина данных	PREDIV2	PLL3MUL	I2SDIV	I2SODD	MCLK	Целевая fs(Hz)	Реальная fs (KHz)	Ошибка
16	3	10	16	0	No	96000	96000	0 %
32	3	10	8	0	No	96000	96000	0 %
16	3	10	32	0	No	48000	48000	0 %
32	3	10	16	0	No	48000	48000	0 %
16	4	9	23	1	No	44100	44119.148	0 %
32	4	13	17	0	No	44100	44047.059	0 %
16	3	10	48	0	No	32000	32000	0 %
32	3	10	24	0	No	32000	32000	0 %
16	4	20	104	1	No	22050	22047.8469	0 %
32	4	9	32	1	No	22050	22059.5745	0 %
16	3	10	96	0	No	16000	16000	0 %
32	3	10	48	0	No	16000	16000	0 %
16	4	20	209	1	No	11025	11023.923	0 %
32	4	20	104	1	No	11025	11023.923	0 %
16	3	10	192	0	No	8000	8000	0 %
32	3	10	96	0	No	8000	8000	0 %
16	3	10	2	0	Yes	96000	96000	0 %
32	3	10	2	0	Yes	96000	96000	0 %
16	3	10	4	0	Yes	48000	48000	0 %
32	3	10	4	0	Yes	48000	48000	0 %

Длина данных	PREDIV2	PLL3MUL	I2SDIV	I2SODD	MCLK	Целевая fs(Hz)	Реальная fs (KHz)	Ошибка
16	4	20	6	1	Yes	44100	44307.6923	0 %
32	4	20	6	1	Yes	44100	44307.6923	0 %
16	3	10	6	0	Yes	32000	32000	0 %
32	3	10	6	0	Yes	32000	32000	0 %
16	4	13	8	1	Yes	22050	22023.5294	0 %
32	4	13	8	1	Yes	22050	22023.5294	0 %
16	3	10	12	0	Yes	16000	16000	0 %
32	3	10	12	0	Yes	16000	16000	0 %
16	4	13	17	0	Yes	11025	11029.7872	0 %
32	4	13	17	0	Yes	11025	11029.7872	0 %
16	3	10	24	0	Yes	8000	8000	0 %
32	3	10	24	0	Yes	8000	8000	0 %

25.4.4. Ведущий I²S

У ведущего I^2S на ножку CK выдаются такты связи, равно как и сигнал выбора слова (WS), выдача ведущих тактов (MCK) разрешается битом MCKOE регистра SPI I2SPR.

Процедура

- 1. Битами I2SDIV[7:0] регистра SPI_I2SPR определяем частоту тактов связи. Также определяем бит ODD регистра SPI I2SPR.
- 2. Битом CKPOL определяем уровень стабильности тактов связи. Если для внешнего звукового компонента DAC/ADC нужны такты MCK, то разрешаем их битом MCKOE регистра SPI_I2SPR (значения I2SDIV и ODD зависят от наличия MCK).
- 3. Битом I2SMOD регистра SPI_I2SCFGR активируем функциональность I^2S , битами I2SSTD[1:0] PCMSYNC выбираем стандарт I^2S , длину данных битами DATLEN[1:0] и число битов на канал битом CHLEN. Включаем режим ведущего I^2S и направление битами I2SCFG[1:0] регистра SPI_I2SCFGR.
- 4. По нужде выбираем потенциальные источники прерываний и возможности DMA в регистре SPI CR2.
 - 5. Ставим бит I2SE регистра SPI I2SCFGR.

WS и CK в выходном режиме. Вывод MCK разрешается битом MCKOE регистра SPI 12SPR.

Последовательность передачи

Начинается записью первого полуслова левого канала в буфер Тх.

Передача буфера Тх в регистр сдвига ставит флаг **TXE**, умоляя записать в Тх полуслово правого канала. Флаг **CHSIDE** указывает какой канал надо передавать следующим. Он имеет смысл при высоком флаге **TXE**, так как изменяется во время установки **TXE**.

Полный фрейм это передача данных левого и затем правого канала, по отдельности один канал передать нельзя.

Полуслово данных параллельно пишется в 16-бит регистр сдвига, откуда выдвигается на ножку MOSI/SD, начиная со старшего бита. Флаг TXE ставится каждой передачей из Tx в регистр сдвига, а ещё может выдаваться прерывание, если разрешено битом TXEIE в регистре SPI_CR2.

Для непрерывной передачи, следующее данное надо писать в регистр SPI_DR до конца текущей передачи.

Для выключения I^2S очисткой бита I2SE, надо сначала дождаться TXE = 1 и BSY = 0.

Последовательность приёма

Работа подобна передаче, кроме пункта 3, где битами **I2SCFG**[1:0] надо поставить приём ведущего.

Независимо от длины данных и канала данные принимаются 16-бит пакетами, то есть приём отсчёта канала может занимать до двух чтений буфера Rx. После каждого приёма в буфер Rx ставится флаг RXNE и выдаётся прерывание, разрешённое битом RXNEIE регистра SPI CR2.

Бит RXNE чистится чтением регистра SPI_DR. CHSIDE обновляется после каждого приёма, он чувствителен к сигналу WS от ячейки I^2S .

В случае приёма данного при ещё не прочитанном предыдущем, ставится флаг OVR. Прерывание переполнения разрешается битом ERRIE регистра SPI CR2.

Для выключения I^2S нужно правильно остановить текущие передачи в соответствии с установками. В случае:

- 16-бит данных 32-бит канала (DATLEN=00 и CHLEN=1) с правым выравниванием (I2SSTD=10)
 - а) Ждём предпоследнего RXNE=1(n-1)
 - b) Ждём 17 тактов I^2S (в программном цикле)
 - c) Выключаем I^2S (I2SE = 0)
- 16-бит данных 32-бит канала (DATLEN=00 и CHLEN=1) с левым выравниванием, I^2S или PCM (I2SSTD = 00, I2SSTD = 01 или I2SSTD = 11, соответственно)
 - а) Ждём последнего RXNE
 - b) Ждём 1 такт I^2S (в программном цикле)
 - c) Выключаем I^2S (I2SE = 0)
- Для остальных комбинаций DATLEN и CHLEN, независимо от битов I2SSTD:
 - а) Ждём предпоследнего RXNE=1(n-1)
 - b) Ждём 1 такт I^2S (в программном цикле)
 - c) Выключаем I^2S (I2SE = 0)

NB: Во время передач флаг **BSY** остаётся низким.

25.4.5. Ведомый I²S

Здесь такты на интерфейс I^2S не выдаются, они и сигнал WS это входы. Конфигурируем:

- 1. Битом I2SMOD регистра SPI_I2SCFGR активируем функциональность I^2S , битами I2SSTD[1:0] выбираем стандарт I^2S , длину данных битами DATLEN[1:0] и число битов на канал битом CHLEN. Включаем режим ведомого I^2S и направление битами I2SCFG[1:0] регистра SPI_I2SCFGR.
- 2. По нужде выбираем потенциальные источники прерываний и возможности DMA в регистре SPI CR2.
- 3. Ставим бит I2SE регистра SPI I2SCFGR.

Последовательность передачи

Начинается при появлении тактов от ведущего и сигнала NSS_WS запроса передачи. Ведомый должен быть уже включён и регистр данных записан.

В режимах I^2S , левого и правого выравнивания первым пишется левый канал. При старте данное из буфера Тх пишется в регистр сдвига. Ставится флаг **TXE**, чтобы в регистр данных мы записали данное правого канала.

Флаг CHSIDE показывает, какой канал надо передавать. Он зависит от сигнала WS от внешнего ведущего. То есть ведомый должен быть готов к передаче первого данного левого канала до подачи тактов. Сигнал WS выставляется для первого левого канала.

Бит I2SE надо писать не менее чем за два такта PCLK до вывода первого такта на линию CK.

Первое полуслово данных пишется в регистр сдвига вовремя передачи первого бита и затем выдвигается на ножку MOSI/SD начиная со старшего бита. Флаг TXE ставится после каждой

передачи из Tx в регистр сдвига и выдаётся прерывание, если разрешено битом TxEIE в регистре SPI CR2.

Стоящий флаг TXE надо проверять перед попыткой записи в буфер Tx buffer.

Для непрерывных передач регистр SPI_DR надо писать до завершения текущей передачи. Если до первого фронта тактов следующей передачи регистр SPI_DR ещё не записан, то ставится флаг UDR ошибки исчерпания. Прерывание вызывается при стоящем бите ERRIE регистра SPI_CR2. В этом случае надо обязательно выключать I^2S для рестарта передачи начиная с левого канала.

 I^2S выключается очисткой бита I2SE с обязательным ожиданием TXE = 1 и BSY = 0.

Последовательность приёма

Работа подобна передаче, кроме пункта 1, где битами I2SCFG[1:0] регистра SPI_I2SCFGR надо поставить приём ведомого.

Независимо от длины данных и канала данные принимаются 16-бит пакетами, то есть приём отсчёта канала может занимать до двух чтений буфера Rx. После каждого приёма в буфер Rx ставится флаг RXNE и выдаётся прерывание, разрешённое битом RXNEIE регистра SPI CR2.

Бит RXNE чистится чтением регистра SPI_DR . CHSIDE обновляется после каждого приёма, он чувствителен к внешнему сигналу WS.

В случае приёма данного при ещё не прочитанном предыдущем, ставится флаг OVR. Прерывание переполнения разрешается битом ERRIE регистра SPI CR2.

Выключается приём I^2S очисткой бита I2SE сразу после появления последнего RXNE = 1.

25.4.6. Флаги состояния

Их три:

Занят (ВЅУ)

Флаг BSY ставится и снимается аппаратно, указывая состояние уровня связи I^2S .

В режиме приёма ведущего (I2SCFG = 11) флаг BSY удерживается низким.

Смотреть на флаг BSY надо перед выключением I^2S .

Очищается флаг BSY:

- при завершении передачи (кроме непрерывной передачи ведущего)
- при выключении I^2S

При непрерывных передачах:

- В режиме передачи ведущего флаг BSY удерживается высоким
- В режиме ведомого флаг BSY снимается на 1 такт I²S между всеми передачами

NB: Не используйте флаг **BSY** для определения конца передачи, **TXE** и **RXNE** лучше.

Буфер Тх пуст (ТХЕ)

Флаг **TXE** сбрасывается при записи в буфер Tx и у выключенного I^2S (бит **I2SE** снят).

Буфер RX не пуст (RXNE)

В буфере RX есть данное. Снимается при чтении регистра SPI DR.

Флаг канала (CHSIDE)

При передаче флаг **CHSIDE** переключается во время установки флага **TXE**. Показывает номер передаваемого канала (левый/правый). В случае ошибки исчерпания от теряет смысл и I^2S надо выключать и включать для восстановления передач, начиная с левого канала.

При приёме он переключается при записи полученного данного в регистр SPI_DR. Показывает номер полученного канала. В случае ошибки (вроде OVR) от теряет смысл и I^2S надо выключать и включать для восстановления передач, начиная с левого канала.

В режиме РСМ он не нужен.

Флаги ошибки OVR и UDR в регистре SPI_SR ставят бит ERRIE регистра SPI_CR2 и выдают прерывание. Прерывание снимается чтением регистра SPI_SR после очистки источника прерывания.

25.4.7. Флаги ошибок

Есть две ошибки ячейки I^2S .

Исчерпание (UDR)

При передаче ведомого он ставится по первому такту передачи при ещё не записанном регистре SPI_DR. Возможен при стоящем бите I2SMOD в регистре SPI_I2SCFGR. Прерывание возможно по стоящему биту ERRIE регистр SPI CR2.

Бит UDR снимается чтением регистра SPI SR.

Переполнение (OVR)

Ставится при получении данного с ещё не прочитанным регистром SPI_DR. Новое и все последующие данные теряются. Прерывание возможно по стоящему биту ERRIE регистр SPI CR2.

Снимается бит OVR чтением регистра SPI DR с последующим чтением регистра SPI SR.

25.4.8. Прерывания I^2S

Прерывание	Флаг события	Бит разрешения
Передающий буфер пуст	TXE	TXEIE
Приёмный буфер не пуст	RXNE	RXNEIE
Переполнение	OVR	EDDIE
Исчерпание	UDR	ERRIE

25.4.9. I²S c DMA

Здесь DMA работает так же как и в SPI. Вот только контроля CRC нет.

25.5. Регистры SPI и I²S

Регистры доступны полусловами (16 бит) и словами (32 бит).

25.5.1. Регистр 1 управления SPI (SPI_CR1) (в I²S не используется)

Смещение адреса: 0х00

По сбросу: 0х0000

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
BID MOE		CRC EN	CRC NEXT	DFF	RX ONLY	SSM	SSI	LSB FIRST	SPE		BR [2:0]		MSTR	CPOL	СРНА
rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw

- Бит 15 **BIDIMODE**: Двунаправленный режим данных
 - 0: Однонаправленные данные по 2 линиям
 - 1: Двунаправленные данные по 1 линии

NB: В режиме I^2S не используется

— <u>Бит 14</u> **ВІDІОЕ:** Разрешение вывода двунаправленного режима

Вместе с битом BIDIMODE определяет направление двунаправленной передачи

- 0: Выключен (только приём)
- 1: Включён (только передача)

NB: В режиме I^2S не используется.

У ведущего используется ножка MOSI, у ведомого - MISO.

– <u>Бит 13</u>
 CRCEN: Разрешение вычисления CRC

- 0: Нельзя
- 1: Нужно

NB: В режиме I^2S не используется. Пишется при выключенном SPI (SPE = '0').

- <u>Бит 12</u>
 CRCNEXT: CRC следующий
 - 0: Фаза данных
 - 1: Следующая фаза CRC

NB: В режимах полного дуплекса и только передачи CRCNEXT надо ставить сразу после записи регистра SPI_DR.

В режиме только приёма CRCNEXT должен стоять после приёма предпоследнего данного.

При передачах с DMA должен быть чистым. В режиме I^2S не используется.

— <u>Бит 11</u> **DFF**: Формат фрейма данных

0: 8-бит фрейм данных

1: 16-бит фрейм данных

NB: В режиме I^2S не используется. Пишется при выключенном SPI (SPE = '0').

— Бит 10 RXONLY: Только приём

Вместе с битом BIDIMODE определяет направление передачи в однонаправленном режиме по 2 линиям. Полезен в системе с несколькими ведомыми при недоступности одного, вывод от доступного не нарушается.

0: Полный дуплекс (приём и передача)

1: Вывод запрещён (только приём)

NB: В режиме I^2S не используется.

– <u>Бит 9</u>
 SSM: Программное управление ведомым

При стоящем бите SSM ввод от ножки NSS подменяется значением бита SSI.

0: Выключено

1: Включено

NB: В режиме I^2S не используется.

— Бит 8 **SSI**: Внутренний выбор ведомого

Действует при стоящем бите SSM. Вместо ножки NSS на выбор режима выдаётся этот бит.

NB: В режиме I^2S не используется.

Бит 7
 LSBFIRST: Формат фрейма

0: Старший бит передаётся первым

1: Младший бит передаётся первым

NB: В режиме I^2S не используется. Во время передачи изменять нельзя.

— Бит 6 SPE: Включение SPI

0: Выключен

1: Включён

NB: В режиме I^2S не используется.

— <u>Биты 5:3</u> **BR[2:0]:** Скорость передачи

000: $f_{PCLK}/2$

001: f_{PCLK}/4

010: f_{PCLK}/8

011: f_{PCLK}/16

100: fpci k/32

101: f_{PCLK}/64

110: f_{PCLK}/128

111: fpci k/256

NB: В режиме I^2S не используется. Во время передачи изменять нельзя.

— <u>Бит 2</u> **MSTR:** Выбор ведущего

0: Ведомый

1: Ведущий

NB: В режиме l^2S не используется. Во время передачи изменять нельзя.

— <u>Бит 1</u> СРОL: Полярность тактов

0: СК равен 0 в простое

1: СК равен 1 в простое

NB: В режиме I^2S не используется. Во время передачи изменять нельзя.

— Бит 0 СРНА: Фаза тактов

0: Фронт считывания в первом такте

1: Фронт считывания во втором такте

NB: В режиме I²S не используется. Во время передачи изменять нельзя.

25.5.2. Регистр 2 управления SPI (SPI_CR2)

Смещение адреса: 0х04

По сбросу: 0х0000

15 14 13 10 7 6 5 4 3 2 0 RXNFIF FRRIF SSOE TXDMAFN TXFIF Res. Res. RXDMAEN Reserved rw rw rw rw rw rw

– <u>Биты 15:8</u>
 Резерв, не трогать.

— <u>Бит 7</u> **ТХЕІЕ:** Разрешение прерывания пустого буфера Тх

0: Прерывание ТХЕ запрещено

1: Прерывание ТХЕ разрешено.

— <u>Бит 6</u> **RXNEIE:** Разрешение прерывания непустого буфера RX

0: Прерывание RXNE запрещено

1: Прерывание RXNE разрешено.

— <u>Бит 5</u> **ERRIE:** Разрешение прерывания ошибки

Прерывание по ошибке (CRCERR, OVR, MODF в режиме SPI и UDR, OVR в режиме I²S).

0: Прерывание ошибки запрещено

1: Прерывание ошибки разрешено.

– <u>Биты 4:3</u>
 Резерв, не трогать.

— Бит 2 SSOE: Разрешение вывода SS

0: В режиме ведущего вывод SS выключен, ячейка может работать режиме нескольких ведущих

1: В режиме ведущего вывод SS включен, ячейка не может работать режиме нескольких ведущих

NB: В режиме I^2S не используется.

— <u>Бит 1</u> **ТХРМАЕМ:** Разрешение DMA буфера Тх

При стоящем бите запрос DMA выдаётся при установке флага TXE.

0: Нельзя

1: Можно

– <u>Бит 0</u>
 RXDMAEN: Разрешение DMA буфера Rx

При стоящем бите запрос DMA выдаётся при установке флага RXNE.

10

0: Нельзя

1: Можно

25.5.3. Регистр состояния SPI (SPI_SR)

Смещение адреса: 0х08

По сбросу: 0х0002

15

				• • •		Ü	Ü	•	·	Ū	•	Ū	_	•	·
Reserved								BSY	OVR	MODF	CRC ERR	UDR	CHSIDE	TXE	RXNE
								r	r	r	rc_w0	r	r	r	r

– <u>Биты 15:8</u>
 Резерв, не трогать.

— <u>Бит 7</u> **BSY**: Занят

Ставится и снимается аппаратно.

0: SPI (или I2S) свободен

1: SPI (или I2S) занят связью или буфер Тх не пуст

— Бит 6 **OVR:** Переполнение

Ставится аппаратно, снимается программной последовательностью

0: Не было

1: Было

— <u>Бит 5</u> **MODF**: Сбой режима

Ставится аппаратно, снимается программной последовательностью

0: Не было

1: Было

NB: В режиме I^2S не используется.

— Бит 4 CRCERR: Ошибка CRC

Ставится аппаратно, снимается записью 0

0: Значение CRC совпало с SPI RXCRCR

1: Значение CRC не совпало с SPI RXCRCR

NB: В режиме I^2S не используется.

UDR: Исчерпание

Ставится аппаратно, снимается программной последовательностью

0: Не было 1: Было

NB: В режиме I^2S не используется.

— Бит 2 CHSIDE: Номер канала

0: Надо передать или принят левый канал

1: Надо передать или принят правый канал

NB: В режиме SPI не используется. В РСМ не имеет смысла.

— Бит 1 ТХЕ: Буфер Тх пуст

> 0: Не пуст 1: Пуст

— Бит 0 **RXNE:** Буфер Rx не пуст

> 0: Пуст 1: Не пуст

25.5.4. Регистр данных SPI (SPI_DR)

Смещение адреса: 0x0С

По сбросу: 0х0000

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
DR[15:0]															
rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw

— Биты 15:0 DR[15:0]: Регистр данных приёма или передачи

Это 2 регистра, Тх для записи и Вх для чтения, расположенных по одному адресу.

NB: Примечания для SPI:

Формат данных (8- или 16-бит) надо выбирать битом DFF регистра SPI CR1 до включения SPI.


При 8-бит фрейме данных используется только младший байт (SPI DR[7:0]), при приёме старший байт (SPI_DR[15:8]) аппаратно обнуляется.

При 16-бит фрейме данных используется весь регистр.

25.5.5. Регистр полинома CRC SPI (SPI_CRCPR) (в I²S не используется)

Смещение адреса: 0х10

По сбросу: 0х0007



CRCPOLY[15:0]: Полином вычисления CRC — Биты 15:0

По сбросу содержит число 0007h. Можно и другой.

NB: В режиме I^2S не используется.

25.5.6. Perистр RX CRC SPI (SPI_RXCRCR) (в I²S не используется)

Смещение адреса: 0х14

По сбросу: 0х0000

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
							RXCR	C[15:0]							
r	r	r	r	r	r	r	r	r	r	r	r	r	r	r	r

RXCRC[15:0]: Rx CRC — Биты 15:0

При включённом вычислении CRC биты RxCRC[15:0] содержат CRC последовательно принятых байтов. Сбрасывается записью 1 в бит CRCEN регистра SPI_CR1.

В вычислениях участвуют младшие 8 бит (стандарт CRC8) или весь регистр (стандарт CRC16) в зависимости от бита DFF регистра SPI_CR1

NB: При стоящем флаге BSY читается ерунда. В режиме I²S не используется.

25.5.7. Регистр ТХ CRC SPI (SPI TXCRCR) (в I²S не используется)

Смещение адреса: 0x18 По сбросу: 0x0000

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
							TXCR	C[15:0]							
r	r	r	r	r	r	r	r	r	r	r	r	r	r	r	r

— <u>Биты 15:0</u> **TXCRC[15:0]:** Rx CRC

При включённом вычислении CRC биты TxCRC[15:0] содержат CRC последовательно переданных данных. Сбрасывается записью 1 в бит CRCEN регистра SPI_CR1.

В вычислениях участвуют младшие 8 бит (стандарт CRC8) или весь регистр (стандарт CRC16) в зависимости от бита DFF регистра SPI_CR1

NB: При стоящем флаге BSY читается ерунда. В режиме I^2S не используется.

25.5.8. Регистр конфигурации SPI_I²S (SPI_I2SCFGR)

Смещение адреса: 0х1С

По сбросу: 0х0000

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
	Reserved				I2SE	1280	CFG	PCMSY NC	Res.	I2SSTD		CKPOL	DATLEN		CHLEN
				rw	rw	rw	rw	rw		rw	rw	rw	rw	rw	rw

– <u>Биты 15:12</u> Резерв, не трогать.

— Бит 11 **I2SMOD**: Режим I²S

0: Режим SPI 1: Режим I²S

NB: Писать можно при выключенных SPI и I²S

— Бит 10 I2SE: Включение I2S

0:Выключен 1: Включён

NB: В режиме SPI не используется.

— <u>Биты 9:8</u> **I2SCFG**: Конфигурация I²S

00: Ведомый - передача

01: Ведомый - приём

10: Ведущий - передача

11: Ведущий - приём

NB: В режиме SPI не используется. Писать можно при выключенном I²S.

— <u>Бит 7</u> **РСМЅҮNС**: Синхронизация фрейма РСМ

0: Короткая

1: Длинная

NB: В режиме SPI не используется. Имеет значение только при I2SSTD = 11 (стандарт PCM).

– <u>Бит 6</u>Резерв, не трогать.

— <u>Биты 5:4</u> **I2SSTD**: Стандарт I²S

00: Стандарт I2S Philips.

01: Левое выравнивание

10: Правое выравнивание

11: Стандарт РСМ

NB: В режиме SPI не используется. Писать можно при выключенном I²S.

— <u>Бит 3</u> **СКРОL**: Полярность стабильного такта I²S

0: Низкий

1: Высокий

NB: В режиме SPI не используется. Писать можно при выключенном I²S.

— <u>Биты 2:1</u> **DATLEN**: Длина передаваемых данных

00: 16-бит 01: 24-бита 10: 32-бита 11: Нельзя

NB: В режиме SPI не используется. Писать можно при выключенном I²S.

— <u>Бит 0</u> **CHLEN**: Длина канала (число бит канала)

0: 16-бит 1: 32-бита

Имеет смысл только при DATLEN = 00, иначе аппаратно равна 32-бита, независимо от этого значения.

NB: В режиме SPI не используется. Писать можно при выключенном I^2S .

25.5.9. Регистр конфигурации SPI_I²S (SPI_I2SCFGR)

Смещение адреса: 0х20

По сбросу: 0х0002

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
		Dooo	nuod			MCKOE	ODD				I2SI	OIV			
		Rese	rveu			rw	rw				rv	V			

– <u>Биты 15:10</u>
 Резерв, не трогать.

– <u>Бит 9</u>
 МСКОЕ: Разрешение вывода ведущих тактов

0: Нельзя1: Нужно

NB: Писать можно при выключенном I²S. Используется только в ведущем I²S.

— <u>Бит 8</u> **ОDD**: Нечётный предделитель

0: предделитель = I2SDIV *2 1: предделитель = (I2SDIV * 2)+1

NB: Писать можно при выключенном I²S. Используется только в ведущем I²S.

– <u>Биты 7:0</u>
 I2SDIV: Линейный предделитель I²S
 Значения I2SDIV [7:0] = 0 и I2SDIV [7:0] = 1 запрещены.

NB: Писать можно при выключенном I²S. Используется только в ведущем I²S.

25.5.10. Карта регистров SPI

													_																					
Offset	Register	31	30	8	78 78 78	27	90	25		24 %	2	52	•	20	19	18	17	19	15	4	13	12	11	10	6	80	7	9	2	4	င	2	-	0
0x00	SPI_CR1								Re	eserv	ec	d							BIDIMODE	BIDIOE	CRCEN	CRCNEXT	DFF	RXONLY	SSM	SSI	LSBFIRST	SPE	В	₹ [2	::0]	MSTR	CPOL	CPHA
	Reset value																		0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
0x04	SPI_CR2												Re	ese	rve	ed											TXEIE	RXNEIE	ERRIE	Payagag	DDA IDED	SSOE	TXDMAEN	RXDMAEN
	Reset value																										0	0	0		-	0	0	0
0x08	SPI_SR												Re	ese	rve	ed											BSY	OVR	MODF	CRCERR	UDR	CHSIDE	TXE	RXNE
	Reset value																										0	0	0	0	0	0	1	0
0x0C	SPI_DR								D	eserv	00	4													-	DR[15:0)]			-			
UXUC	Reset value								110	SSCIV	CC	,							0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
0x10	SPI_CRCPR								Re	eserv	ec	i														PO		15:0	•					
	Reset value																		0	0	0	0	0	0	0	0	0	0	0	0	0	1	1	1
0x14	SPI_RXCRCR								Re	eserv	ec	ť							Ļ		_	_	_	_		CR	_		_				_	
	Reset value																		0	0	0	0	0	0	0	0 CR	0		0	0	0	0	0	0
0x18	SPI_TXCRCR Reset value								Re	eserv	ec	Ė							0	0	0	0	0	0	0	0	0	0.0	0	0	0	0	0	0
	Neset value																		L	U		U	_	_	_		₩-	U	_	U	U	۰	U	Ľ
0x1C	SPI_I2SCFGR										R	eserv	ed	I									ISSMOD	12SE	DSCEC	5	PCMSYNC	Reserved	USCI		CKPOL	IFAC	֭֭֭֭֭֡֝֝֝֡֝֟֝֝֡֝	CHLEN
	Reset value																						0	0	0	0	0	ľ	0	0	0	0	0	0
0x20	SPI_I2SPR											Re	ser	vec	ŀ										MCKOE	ago				I2S				
	Reset value																								0	0	0	0	0	0	0	0	1	0

26. Интерфейс I²C

26.1. Введение в I²С

Шина "промеж-интегрального" (inter-integrated circuit) интерфейса поддерживает несколько ведущих устройств и имеет два режима скорости: стандартный (Sm, до 100 kHz) и быстрый (Fm, до 400 kHz).

Может использоваться в разных целях, включая вычисление и проверку CRC, SMBus (шину управления системой) и PMBus (шину управления питанием).

26.2. Основные свойства I²C

- Преобразователь протокола параллельная шина/І2С
- Несколько ведущих: один интерфейс может работать Ведущим или Ведомым
- Ведущий I²C:
 - Выдача тактов
 - Выдача сигналов Start и Stop
- Ведомый I2C:
 - Определение программируемого адреса I²C
 - Подтверждение на 2 адреса ведомых
 - Обнаружение сигнала Stop
- Формирование и определение 7-бит/10-бит адресов и Общий Вызов
- Скорость связи:
 - Стандартная (до 100 kHz)
 - Быстрая (до 400 kHz)
- Аналоговый фильтр шума
- Флаги состояния:
 - Флаг Приём/Передача
 - Передача Конец-Байта
 - I2C занят
- Флаги ошибки:
 - Потеря арбитража ведущим
 - Сбой подтверждения передачи адрес/данные
 - Обнаружение неправильного появления старта и останова
 - Переполнение/Исчерпание при выключенной растяжке тактов
- 2 вектора прерываний:
 - Успешная передача адреса/данных
 - Ошибка
- Возможная растяжка тактов
- Однобайтовый буфер с DMA
- Конфигурируемая РЕС (проверка ошибки пакетов):
 - Передача РЕС последним байтом
 - Проверка РЕС для последнего байта
- Совместимость с SMBus 2.0:
 - задержка таймаута тактов 25 ms
 - кумулятивное расширение тактов ведущего 10 ms
 - кумулятивное расширение тактов ведомого 25 ms
 - Аппаратная проверка/ вычисление РЕС с контролем АСК
 - Протокол разрешения адреса (ARP)
- Совместимость с PMBus

NB: Не во всех устройствах есть всё приведённое выше.

26.3. Функциональное описание I²C

Кроме приёма и передачи есть последовательно/параллельный преобразователь. Прерывания управляются программно. К шине I²C подключается ножками данных (SDA) и тактов (SCL).

26.3.1. Выбор режима

Режимов четыре: Передатчик ведомого, Приёмник ведомого, Передатчик ведущего и Приёмник ведущего.

По умолчанию работает в режиме ведомого. Автоматически переключается в ведущего при генерации START, и в ведомого при потере арбитража или появления STOP.

Связь


Ведущий инициирует передачу данных и выдаёт такты. Последовательная передача начинается по START и завершается по STOP. Оба события задаются программно в режиме ведущего.

Ведомый узнаёт свой адрес (7 или 10-бит) и адрес Общего Вызова. Опознавание Общего Вызова разрешается программно.


Данные и адреса передаются байтами, старший бит первым. Первым после старта одним или двумя байтами передаётся адрес. Адрес всегда передаётся в режиме ведущего.

Девятым тактом после передачи байта передатчику выдаётся подтверждение. Размер адреса и выдача подтверждения определяются программно.

Протокол шины I²C



Блок схема I²C



1. SMBA работает только при включённой SMBus.

26.3.2. Ведомый I²C

Частота входных тактов программируется в регистре I2C CR2 и должна быть не менее:

- 2 МНz в режиме Sm
- 4 МНz в режиме Fm

По событию старта с линии SDA в регистр сдвига принимается адрес интерфейса и сравнивается с адресом в OAR1 и с OAR2 (если ENDUAL=1) или адресом Общего Вызова (при ENGC = 1).

NB: В режиме 10-бит адресации сравнение включает заголовок (11110xx0), где **xx** это старшие биты адреса.

Заголовок или адрес не совпали: игнорируем и ждём нового Старта.

Заголовок совпал (10-бит режим): при стоящем бите **АСК** выдаём подтверждение и ждём 8-бит адрес ведомого.

Адрес совпал: генерируем последовательность:

- При стоящем бите АСК выдаём подтверждение
- Аппаратно ставится бит ADDR и при стоящем бите ITEVFEN выдаётся прерывание.
- При ENDUAL=1 по биту DUALF уточняем совпавший адрес ведомого.

В 10-бит режиме после приёма адреса ведомый остаётся на Приёме, на Передачу он пойдёт после получения повторного старта с совпадающим адресом и стоящим младшим битом (11110xx1). Бит TRA показывает Приём или Передачу.


Передача ведомого

Вслед за приёмом адреса и очисткой ADDR, ведомый через регистр сдвига отсылает байты из регистра DR на линию SDA.

Ведомый растягивает низкий SCL вплоть до очистки ADDR и записи DR (EV1 EV3 в диаграмме). После приёма подтверждения:

- Аппаратно ставится бит TXE с прерываниями при стоящих битах ITEVFEN и ITBUFEN.
- При стоящем бите TxE, когда до конца передачи в регистр I2C_DR ещё не записан следующий передаваемый байт, ставится бит BTF и растягивается низкий SCL вплоть до очистки BTF чтением I2C SR1 с последующей записью в регистр I2C DR.

Последовательность передачи ведомым




Приём ведомым

Следом за приёмом адреса после очистки ADDR ведомый из линии SDA через регистр сдвига принимает байты в регистр DR. После каждого байта:

- При стоящем бите АСК выдаётся импульс подтверждения
- Аппаратно ставится бит RxNE с прерываниями при стоящих битах ITEVFEN и ITBUFEN.

При стоящем бите RxNE, когда до конца приёма следующего байта регистр DR ещё не прочитан, ставится бит BTF и растягивается низкий SCL вплоть до очистки BTF чтением регистра I2C_SR1 с последующим чтением регистра I2C DR.

Последовательность приёма ведомым



- 1. Событие EV1 растягивает низкий SCL до конца соответствующей программной последовательности.
- 2. Программное событие EV2 должно завершиться до конца текущей.
- 3. При проверке регистра SR1 надо полностью обработать и снять все стоящие флаги.

Закрытие связи ведомого

После передачи последнего байта данных ведущий выдаёт сигнал Стоп, и ведомый по стоящему биту STOPF выдаёт прерывание, если разрешено битом ITEVFEN.

Бит STOPF снимается чтением регистра SR1 с последующей записью в регистр CR1 (см. EV4).

26.3.3. Ведущий I²C

В режиме ведущего I²C инициирует передачу данных и выдаёт тактовый сигнал. Передача данных начинается сигналом Старт и завершается сигналом Стоп.

Режим ведущего включается по сигналу Старт на шине, посылаемым битом START.

Ведущий должен:

- Установить времянку входных тактов регистром I2C CR2
- Установить регистры управления тактами
- Установить регистр времени подъёма
- Включить периферию в регистре I2C CR1
- Поставить бит START в регистре I2C CR1 для выдачи сигнала Старт

Частота тактов должна быть не меньше:

- 2 MHz в режиме Sm
- 4 МНz в режиме Fm

Выдача тактов SCL

Выдачу высокого и низкого уровня SCL определяют биты CCR, начиная с переднего фронта. Поскольку ведомый может затягивать такты линии SCL, то I²C проверяет вход SCL в конце времени, заданного битами TRISE после переднего фронта тактового сигнала.

- Если линия SCL низкая, то есть ведомый растягивает такты, то счётчик высокого уровня стопорится до появления высокого уровня SCL. Так обеспечивается минимальный период параметра HIGH такта SCL.
- Если линия SCL высокая, то счётчик высокого уровня продолжает считать.

В действительности, от выдачи переднего фронта SCL до его обнаружения в ответе проходит некоторое время, даже если ведомый не растягивает такты. Длительность задержки связана с временем подъёма SCL (влияние обнаружения SCL VIH), плюс задержка входного аналогового фильтра шума линии SCL, плюс задержка внутренней синхронизации SCL и тактов APB. Максимальная задержка определена в битах TRISE, так что частота SCL остаётся стабильной.

Сигнал Старт

При чистом бите BUSY установка бита START выводит сигнал Старт и переключает в режим ведущего (стоит бит MSL).

NB: В режиме ведущего установка бита **START** приводит к Рестарту в конце передачи текущего байта.

После посылки Старта аппаратно ставится бит SB и при стоящем бите ITEVFEN выдаётся прерывание. Затем ведущий ждёт чтения регистра SR1 с последующей записью в регистр DR адреса ведомого (см, EV5).

Передача адреса ведомого

Далее на SDA выдвигается адрес ведомого.

- При 10-бит адресации посылка заголовка вызывает следующие события:
 - Аппаратно ставится бит ADD10 и при разрешении битом ITEVFEN выдаётся прерывание. Затем ведущий ждёт чтения регистра SR1 с последующей записью второго байта адреса.
 - Аппаратно ставится бит ADDR и при разрешении битом **ITEVFEN** выдаётся прерывание. Затем ведущий ждёт чтения регистра **SR1** с последующим чтением регистра **SR2**.
- При 7-бит адресации после посылки байта аппаратно ставится бит ADDR и при разрешении битом ITEVFEN выдаётся прерывание. Затем ведущий ждёт чтения регистра SR1 с последующим чтением регистра SR2.

Переход ведущего в Передачу или Приём задаёт младший бит посланного адреса ведомого.

- При 7-бит адресации:
 - Для режима Передачи младший бит адреса ведомого сброшен.
 - Для режима Приёма младший бит адреса ведомого стоит.
- При 10-бит адресации:
 - Для режима Передачи ведущий посылает заголовок (11110xx0) и затем адрес ведомого (xx это два старших бита адреса).
 - Для режима Приёма ведущий посылает заголовок (11110xx0) и затем адрес ведомого. Далее он должен послать повторный Старт с заголовком (11110xx1) (xx это два старших бита адреса).

Режим приёма или передачи ведущего показывает бит TRA.

Ведущий передатчик

Байты данных посылаются из регистра DR после передачи адреса и очистки ADDR.

Ведущий ждёт записи первого байта в I2C_DR (событие EV8_1).

После приёма импульса подтверждения аппаратно ставится бит **TxE** и при разрешении битами **ITEVFEN** и **ITBUFEN** выдаётся прерывание.


При стоящем бите TxE, когда до конца передачи текущего байта регистр DR ещё не записан, ставится бит BTF и растягивается низкий SCL вплоть до очистки BTF чтением регистра $I2C_SR1$ с последующей записью регистра $I2C_DR$.

Закрытие связи

После записи в регистр DR последнего байта, программа ставит бит STOP для выдачи сигнала Стоп (событие EV8 2). Аппарат возвращается в режим ведомого (снимается бит MSL).

NB: Бит STOP во время EV8 2 надо писать при стоящем бите ТхЕ либо BTF.

Последовательность работы ведущего передатчика.



Ведущий приёмник

 I^2C переключается в ведущего после передачи адреса и очистки ADDR, теперь он принимает данные в регистр DR. После каждого байта:

- 1. При стоящем бите АСК выдаёт импульс подтверждения
- 2. При стоящем бите RxNE и разрешении битами ITEVFEN и ITBUFEN выдаёт прерывание (событие EV7).

При стоящем бите RxNE, когда до конца приёма следующего байта регистр DR ещё не прочитан, ставится бит BTF и растягивается низкий SCL вплоть до очистки BTF чтением регистра $I2C_SR1$ с последующим чтением регистра $I2C_DR$.

Закрытие связи


Метод 1: Используется, когда I²С работает с прерываниями высшего приоритета.

В ответ на последний принятый байт, ведущий посылает NACK и ведомый освобождает линии SCL и SDA. Теперь ведущий может сигнал Стоп/Рестарт.

- 1. Для посылки NACK нужно снять бит ACK сразу после приёма предпоследнего байта (после предпоследнего RxNE).
- 2. Для выдачи сигнала Стоп/Рестарт надо поставить бит STOP/START сразу после чтения предпоследнего байта (после предпоследнего RXNE).
- 3. В случае приёма одного байта, снятие подтверждения и выдача Стоп выполняются сразу после EV6 (в EV6_1, сразу после очистки ADDR).

После выдачи сигнала Стоп I^2 С переходит в режим ведомого (бит MSL снимается).

Метод 1. Последовательность приёма ведущим.




- 1. Если принят один байт, то он NA.
- 2. События EV5, EV6 и EV9 растягивают низкий SCL до конца программной последовательности.
- 3. Программная последовательность EV7 должна завершиться до конца передачи текущего байта. Если это невозможно, то вместо RXNE надо использовать BTF.
- 4. Программные последовательности EV6_1 и EV7_1 должны завершиться до выдачи импульса АСК текущей передачи байта.

Метод 2: Используется при опросе I²С или использовании прерывания не самого высокого приоритета.

При этом, DataN-2 сразу не читается, так что после DataN-1 связь затягивается (стоят и RxNE и BTF). Далее, чистим бит ACK перед чтением DataN-2 из DR чтобы он был чист перед импульсом подтверждения DataN. После этого, после чтения DataN-2, ставим бит STOP/ START и читаем DataN-1. После установки RxNE читаем DataN.

Метод 2: Последовательность приёма ведущим при N>2



- 1. События EV5, EV6 и EV9 растягивают низкий SCL до конца программной последовательности.
- 2. Программная последовательность EV7 должна завершиться до конца передачи текущего байта. Если это невозможно, то вместо RXNE надо использовать BTF.


Когда остаётся прочесть 3 байта:

- $RxNE = 1 \Rightarrow Huчего (DataN-2 не прочитан).$
- DataN-1 принят
- BTF = 1 потому что заняты оба регистра: DataN-2 в DR и DataN-1 в регистре сдвига \Rightarrow SCL держится низким: данные по шине не принимаются.
- Чистим бит АСК
- Читаем DataN-2 из DR => этим запускается приём DataN в регистр сдвига
- DataN принят (c NACK)
- Пишем START/STOP
- Читаем DataN-1
- RxNE = 1
- Читаем DataN

Описанная процедура работает при N>2. В случае приёма одного или двух байтов надо так:


- Принимаем один байт:
 - По событию ADDR снимаем бит ACK.
 - Чистим ADDR
 - Пишем бит **START/STOP**.
 - Читаем байт после установки флага RXNE.
- Принимаем два байта:
 - Ставим **POS** и **ACK**
 - Ждём установку флага ADDR
 - Чистим **ADDR**
 - Чистим АСК
 - Ждём установку флага ВТГ
 - Пишем бит STOP
 - Дважды читаем DR

Метод 2: Последовательность приёма ведущим при N=2



- 1. События EV5, EV6 и EV9 растягивают низкий SCL до конца программной последовательности.
- 2. Программная последовательность EV6_1 должна завершиться до выдачи импульса АСК текущей передачи байта.

Метод 2: Последовательность приёма ведущим при N=1



1. События EV5, EV6 и EV9 растягивают низкий SCL до конца программной последовательности.

26.3.4. Ошибки

Эти ошибки могут привести к сбою связи.

Ошибка шины (BERR)

Появляется при обнаружении I²C внешнего сигнала Старт или Стоп при передаче адреса или данных. В этом случае:

- Ставится бит BERR и при разрешении битом ITERREN выдаётся прерывание
- В режиме ведомого: данные отбрасываются и линии аппаратно освобождаются:
 - при несвоевременном Старт ведомый считает это Рестартом и ждёт адрес или сигнал Стоп
 - при несвоевременном Стоп ведомый, как и при нормальном Стоп освобождает линии
- В режиме ведущего: линии не освобождаются и текущая операция не прекращается, над этим пусть думает программа.

Сбой подтверждения (АF)

Возникает при обнаружении бита не-подтверждения. В этом случае:

- ставится бит AF и при разрешении битом ITERREN выдаётся прерывание
- передатчик, получивший NACK, должен сбросить связь:
 - Ведомый: аппаратно освобождает линии
 - Ведущий: программа должна выдать Стоп или Рестарт

Потеря арбитража (ARLO)

Обнаруживается I²C. В этом случае:

- аппаратно ставится бит ARLO (прерывание зависит от разрешения битом ITERREN)
- I²C автоматически возвращается в ведомый (снимается бит MSL). При потере арбитража I²C не может подтверждать адрес ведомого вплоть до Рестарта от ведущего-победителя.
- линии аппаратно освобождаются

Переполнение/Исчерпание (OVR)

Переполнение возникает при отключённой растяжке тактов, когда принимается байт (RxNE=1) при непрочитанном регистре DR. В этом случае:

- Последний принятый байт теряется.
- Программа должна очистить бит RXNE и передатчику надо повторить передачу.

Исчерпание возникает у ведомого передатчика при отключённом растягивании тактов. В регистр DR не был записан следующий байт (TxE=1), а такт за ним пришёл. В этом случае:

• Будет послан тот же байт из регистра DR

• Программа должна выбрасывать байты, полученные при состоянии исчерпания, и следующие записаны во время низкого такта, определённого стандартом шины I^2C bus.

Первый передаваемый байт должен быть записан в DR после снятия ADDR до первого переднего фронта SCL. Если это невозможно, то первый байт надо выбрасывать.

26.3.5. Линии SDA/SCL

- Если растягивание тактов разрешено:
- Передача: Если **TxE**=1 и **BTF**=1: перед передачей I²C должен удерживать низкий такт, чтобы MCU успел прочитать **SR1**, и затем писать байт в **DR** (буфер и регистр сдвига пусты).
- Приём: Если RxNE=1 и BTF=1: после приёма I^2 С держит линию тактов низкой, чтобы MCU успел прочитать SR1, и затем прочесть байт из DR (буфер и регистр сдвига полные).
- Если растягивание тактов в режиме ведомого запрещено:
- Ошибка переполнения при RxNE=1 и не читался DR до приёма следующего байта. Последний принятый байт теряется.
- Ошибка исчерпания при TxE=1 и ещё не писался DR для передачи, а пора передавать.
 Посылается тот же байт.
- Коллизия записи не управляется.

26.3.6. SMBus

Введение

Двухпроводная шина управления системой (SMBus) основана на принципах работы I²C.

В SMBus определены три типа устройств. *Ведомый* принимает и отвечает на команды. *Ведущий* выдаёт команды и такты и завершает передачи. *Хост* это специализированный ведущий для связи с CPU системы. Хост должен быть ведущим-ведомым и поддерживать протокол нотификации хоста SMBus. Хост в системе один.

Совпадения SMBus и I2C

- 2 провода шины (1 такты, 1 данные) + необязательная линия извещения SMBus
- Связь ведущий-ведомый, Такты выдаёт ведущий
- Несколько ведущих
- Формат данных SMBus подобен формату 7-бит адресации I²C.

Отличия SMBus и I²C

Таблица 188. SMBus против I²C

SMBus	I ² C
Макс. частота 100 kHz	Макс. частота 400 kHz
Мин. частота 10 kHz	Не ограничена
35 ms таймаут низкого такта	Таймаута нет
Логические уровни фиксированы	Логические уровни зависят от V _{DD}
Разные типы адресации (резервный, динамический и пр.)	7-бит, 10-бит и Общий Вызов
Разные протокола шины (быстрая команда, вызов процесса и пр.)	Протокола шины нет

Использование SMBus

Через SMBus устройство выдаёт информацию производителя, номер модели/части, сохраняет своё состояние для режима задержки, извещает об ошибке, получает параметры управления и возвращает своё состояние.

Идентификация устройства

Все устройства на SMBus имеют свой уникальный адрес ведомого. Список резервных адресов ведомых выложен в спецификации SMBus версии 2.0 (http://smbus.org/).

Протоколы шины

SMBus поддерживает до девяти протоколов шины они реализуются программно.

Протокол разрешения адресов (ARP)

Конфликты адресов ведомых SMBus разрешаются динамически назначением новых адресов. Протокол Разрешения Адресов (ARP) имеет атрибуты:

- Назначение адресов использует стандартный механизм арбитража физического уровня SMBus
- Назначенные адреса сохраняются при включённом питании, можно и при выключенном.
- Назначенные адреса SMBus не требуют дополнительных пакетов шины по сравнению с фиксированными.
- Любой ведущий шины SMBus может выполнять нумерацию устройств.

Уникальный идентификатор устройства (UDID)

Все устройства должны иметь свой уникальный 128-бит идентификатор устройства (UDID). Все подробности приведены в спецификации SMBus версии 2.0 (http://smbus.org/).

Режим извещения SMBus

Необязательная линия извещения с прерыванием SMBus (SMBA) это объединение по И сигналов устройств. SMBA используется совместно с адресом Общего Вызова. Сообщения, работающие с SMBus двухбайтовые.

Только ведомые устройства через SMBA извещают хост о желании побеседовать установкой бита ALERT в регистре I2C_CR1. Хост обрабатывает прерывание и одновременно обращается ко всем SMBA устройствам с *Адресом Ответа Извещения* (ARA равным 0001 100X). На адрес отвечают только устройства, удерживающие низким SMBA. Этому служит флаг SMBALERT регистра I2C_SR1. Хост исполняет модифицированный Приём Байта. 7-битный адрес от ведомого передатчика лежит в старших битах байта, младший бит может быть любым.

Из нескольких запрашивающих устройств с низким SMBA связь получает устройство с меньшим адресом в соответствии со стандартным арбитражем при передаче адреса ведомого. После подтверждения адреса ведомого, устройство снимает свой сигнал SMBA. Если SMBA ещё низкий, то хоста заново обращается к ARA.

Хосты без сигнала SMBA могут обращаться к ARA периодически.

Ошибка таймаута

Таймаут I²C и SMBus различается. SMBus определяет таймаут тактов **TIMEOUT** в 35 ms.

TLOW: **SEXT** это суммарное время растяжки низкого такта ведомого.

TLOW: МЕХТ это суммарное время растяжки низкого такта ведущего.

На ошибку таймаута TLOW указывает флаг TIMEOUT в регистре I2C SR1.

Работа в режиме SMBus

Переход из режима I²C в режим SMBus:

- Ставим бит SMBUS регистра I2C_CR1
- Пишем биты SMBTYPE и ENARP регистра I2C CR1

Конфигурация ведущим выполняется процедурой Старт, см. Секцию 26.3.3, иначе Секцию 26.3.2. Протоколы SMBus реализуются программно.

- SMB Device Default Address подтверждается если ENARP=1 и SMBTYPE=0
- SMB Host Header подтверждается если ENARP=1 и SMBTYPE=1
- SMB Alert Response Address подтверждается если SMBALERT=1

26.3.7. Запросы DMA

Разрешаемые запросы DMA используются только для передачи данных. Они выдаются пустым DR при передаче и полным DR при приёме. DMA инициализируют и включают до передачи данных. Бит DMAEN регистра I2C CR2 ставят до события ADDR. При разрешённой растяжке тактов бит DMAEN

можно ставить во время события ADDR, перед очисткой флага ADDR. Запрос DMA нужно обслужить до конца текущей передачи байта. При достижении установленного числа передач DMA контроллер DMA посылает I²C сигнал EOT (Конец Передачи), чем может вызвать прерывание:

- Ведущий передатчик: обработчик прерывания **EOT** выключает запросы DMA и ждёт события **BTF** для выдачи сигнала Стоп.
- Ведущий приёмник: Если число передаваемых байтов больше или равно двум, то для предпоследнего байта контроллер DMA посылает аппаратный сигнал EOT_1. Если в регистре I2C_CR2 стоит бит LAST, то I2C автоматически посылает а NACK для следующего за EOT_1 байта. Сигнал Стоп можно выдавать из обработчика прерывания EOT.

Передача с DMA

Включается установкой бита DMAEN в регистре I2C_CR2. Данные пишутся из памяти в I2C_DR по установке бита TxE. Последовательность подключения потока DMA x (где x это номер потока) к передаче I^2C такова:

- 1. Пишем адрес регистра I2C_DR в регистр DMA_SxPAR. Сюда по событию TxE будут писаться данные из памяти.
- 2. Адрес памяти пишем в регистр DMA_SxMA0R (и в DMA_SxMA1R при двух буферах). Отсюда по событию TxE будут писаться данные в I2C_DR.
- 3. Общее число передаваемых байт пишем в регистр DMA_SxNDTR. По каждому событию TxE оно декрементируется.
- 4. Приоритет потока DMA пишем в биты PL[0:1] регистра DMA SxCR.
- 5. Ставим бит DIR регистра DMA_SxCR, а прерывания половины и полной передачи, как нам надо.
- 6. Активируем поток установкой бита EN в регистре DMA_SxCR.

При достижении установленного числа передач, контроллер DMA посылает I^2C сигнал EOT/EOT_1 и выдаёт прерывание по вектору потока DMA.

NB: Не ставьте бит ITBUFEN регистра I2C_CR2 при передаче с DMA.

Приём с DMA

Включается установкой бита DMAEN в регистре I2C_CR2. Данные из I2C_DR пишутся в память по приёму байта. Последовательность подключения потока DMA x (где x это номер потока) к приёму I^2 С такова:

- 1. Пишем адрес регистра I2C_DR в регистр DMA_SxPAR. Отсюда по событию RxNE будут писаться данные в память.
- 2. Адрес памяти пишем в регистр DMA_SxMA0R (и в DMA_SxMA1R при двух буферах). Сюда по событию RxNE будут писаться данные из I2C_DR.
- 3. Общее число передаваемых байт пишем в регистр DMA_SxNDTR. По каждому событию RxNE оно декрементируется.
- 4. Приоритет потока DMA пишем в биты PL[0:1] регистра DMA SxCR.
- 5. Чистим бит DIR регистра DMA_SxCR, а прерывания половины и полной передачи, как нам надо.
- 6. Активируем поток установкой бита EN в регистре DMA SxCR.

При достижении установленного числа передач, контроллер DMA посылает I^2C сигнал EOT/EOT_1 и выдаёт прерывание по вектору потока DMA.

NB: Не ставьте бит **ITBUFEN** регистра **I2C_CR2** во время приёма с DMA.

26.3.8. Контроль ошибки пакета

Контроль ошибки пакета РЕС вычисляется по полиному CRC-8 C(x) = $x^8 + x^2 + x + 1$.

- Вычисление РЕС включается установкой бита ENPEC регистра I2C_CR1. РЕС вычисляется для всех байтов пакета, включая адреса и биты R/W.
 - При передаче: бит передачи PEC в I2C CR1 ставят после события TxE последнего байта.
 - При приёме: бит PEC в I2C_CR1 ставят после события RxNE последнего байта, так что при отличии следующего байта от принятого PEC приёмник пошлёт NACK. У Ведущего приёмника NACK выдаётся независимо от результата сравнения PEC. PEC должен стоять до импульса ACK приёма текущего байта.
- Флаг/прерывание PECERR лежит в регистре I2C SR1.

- Если разрешены и DMA и РЕС:
 - При передаче: РЕС автоматически посылается после получения сигнала **EOT** от DMA.
 - При приёме: после получения сигнала **EOT_1** от DMA, следующий байт воспринимается как PEC и проверяется. Запрос DMA выдаётся после приёма PEC.
- Промежуточной передаче PEC помогает бит LAST регистра I2C_CR2, показывающий действительно последнюю передачу DMA. После последнего принятого байта DMA ведущего приёмника NACK посылается автоматически.
- Вычисление РЕС разрушается потерей арбитража.

26.4. Прерывания I²C


Таблица 189. Запросы прерываний I2C

Событие	Флаг	Бит разрешения
Бит Старт послан (Ведущий)	SB	
Адрес послан (Ведущий) или Адрес совпал (Ведомый)	ADDR	
10-бит заголовок послан (Ведущий)	ADD10	ITEVFEN
Стоп принят (Ведомый)	STOPF	
Байт данных передан	BTF	
Буфер приёма не пуст	RxNE	ITEVFEN and ITBUFEN
Буфер передачи пуст	TxE	HEVPEN AND HODEN
Ошибка шины	BERR	
Арбитраж потерян loss ()	ARLO	
Сбой подтверждения	AF	
Переполнение/Исчерпание	OVR	ITERREN
Ошибка РЕС	PECERR	
Ошибка Timeout/Tlow	TIMEOUT	
Предупреждение SMBus	SMBALERT	

NB:

SB, ADDR, ADD10, STOPF, BTF, RXNE и TXE логически складываются в один канал. BERR, ARLO, AF, OVR, PECERR, TIMEOUT и SMBALERT логически складываются в другой канал.

Прерывания I²C



26.5. Отладка I²C

В зависимости от битов конфигурации DBG_I2Cx_SMBUS_TIMEOUT модуля DBG таймаут SMBus может останавливаться или работать дальше.

26.6. Регистры I²C

Регистры доступны полусловами (16 бит) или словами (32 бита).

26.6.1. Регистр 1 управления I²C (I2C_CR1)

Смещение адреса: 0х00

По сбросу: 0х0000

15	14	13	12	11	10	9	. 8	7	6	5	4	3	2	1	0
SWRST	Res.	ALERT	PEC	POS	ACK	STOP	START	NO STRETCH	ENGC	ENPEC	ENARP	SMB TYPE	Res.	SMBU S	PE
rw		rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw		rw	rw

— <u>Бит 15</u> **SWRST**: Программный сброс

При снятии этого бита, линии и шина I²С должны быть освобождены.

0: I2C не под сбросом

1: I2C под сбросом

NB: Может использоваться для инициализации шины после ошибки или блокирования шины, например, при установке бита BUSY после глитча на шине.

– Бит 14
 Резерв, не трогать.

— <u>Бит 13</u> **ALERT**: Извешение SMBus

Ставится и снимается программно, аппаратно снимается при РЕ=0.

- 0: Освобождает ножку SMBA высокой. Заголовок Ответа Адреса сопровождается NACK.
- 1: Ставит ножку SMBA низкой. Заголовок Ответа Адреса сопровождается АСК.
- <u>Бит 12</u> **РЕС**: Контроль ошибки пакета

Ставится и снимается программно, аппаратно снимается после передачи PEC, сигналами Старт и Cтоп и PE=0.

0: РЕС не передаётся

1: РЕС передаётся (в режимах Тх и Rx)

NB: Вычисление РЕС разрушается потерей арбитража.

— <u>Бит 11</u> **POS**: Позиция Подтверждения/РЕС (для приёма данных) Ставится и снимается программно, аппаратно снимается при РЕ=0.

- 0: Бит АСК определяет выдачу (N)АСК по приёму текущего байта в регистр сдвига. Бит РЕС показывает, что в регистре сдвига лежит РЕС.
- 1: Бит АСК определяет выдачу (N)АСК на следующий байт в регистре сдвига. Бит РЕС показывает, что следующим в регистре сдвига будет РЕС.

NB: Бит POS используется при приёме 2 байтов (см. Метод 2). Его надо писать до начала приёма данных. В этом случае, для выдачи NACK на второй байт, бит ACK надо снимать сразу после снятия ADDR. Для опознания второго байта как PEC, бит PEC должен стоять во время растяжки события ADDR после записи бита POS.

— <u>Бит 10</u> **АСК**: Разрешение подтверждения

Ставится и снимается программно, аппаратно снимается при РЕ=0.

- 0: Подтверждение не выдаётся
- 1: Подтверждение выдаётся после приёма байта (совпал адрес или данные)
- Бит 9 STOP: Выдача сигнала Стоп

Ставится и снимается программно, аппаратно снимается при обнаружении сигнала Стоп, аппаратно ставится при обнаружении ошибки таймаута.

У ведущего:

- 0: Стоп не выдаётся.
- 1: Стоп выдаётся после передачи текущего байта или после текущей посылки Старт.

У ведомого:

- 0: Стоп не выдаётся.
- 1: Освобождаются линии SCL и SDA после передачи текущего байта.
- <u>Бит 8</u> **START**: Выдача Старт

Ставится и снимается программно, аппаратно снимается при посылки Старта или РЕ=0.

У ведущего:

- 0: Старт не выдаётся
- 1: Повторная Выдача Старт

У ведомого:

- 0: Старт не выдаётся
- 1: Старт выдаётся при свободной шине
- <u>Бит 7</u> **NOSTRETCH**: Запрет растяжки такта (Режим ведомого)

Запрещает растяжку такта ведомым при стоящем ADDR или флаге BTF до программного сброса.

- 0: Растягивать можно
- 1: Растягивать нельзя
- <u>Бит 6</u> **ENGC**: Разрешение Общего Вызова
 - 0: Запрещён. На адрес 00h выдаётся NACK.
 - 1: Разрешён. На адрес 00h выдаётся АСК.
- <u>Бит 5</u> **ENPEC**: Разрешение вычисления РЕС
 - 0: Выключено
 - 1: Включено
- <u>Бит 4</u> **ENARP**: Разрешение ARP
 - 0: ARP выключен
 - 1: ARP включён

Адрес устройства SMBus опознаётся при SMBTYPE=0

Адрес хоста SMBus опознаётся при SMBTYPE=1

- Бит 3 **SMBTYPE**: Тип SMBus
 - 0: Устройство SMBus
 - 1: Xoct SMBus
- <u>Бит 2</u> Резерв, не трогать.
- Бит 1 SMBUS: Режим SMBus
 - 0: Режим I²C
 - 1: Режим SMBus
- Бит 0 РЕ: Включение
 - 0: Выключение
 - 1: Включение

NB: Снятие бита при работающей связи выключает устройство и сбрасывает все биты после её завершения, возврат в состояние IDLE.

У ведущего бит нельзя снимать до конца обмена.

NB: При стоящих битах STOP, START или PEC, нельзя писать в регистр I2C_CR1 вплоть до аппаратной очистки этого бита. Иначе можно получить второй запрос STOP, START или PEC.

26.6.2. Регистр 2 управления I²C (I2C_CR2)

Смещение адреса: 0х04

По сбросу: 0х0000

15	14	13	12	. 11	10	9	. 8	7	6	5	4	3	2	1	0
	Reserved		LAST	DMAEN	ITBUFEN	ITEVTEN	ITERREN	Reser	ved			FREC	Q[5:0]		
			rw	rw	rw	rw	rw			rw	rw	rw	rw	rw	rw

– <u>Биты 15:13</u>
 Резерв, не трогать.

— <u>Бит 12</u> **LAST**: Последняя передача DMA

0: Следующий EOT от DMA не последняя передача

1: Следующий EOT от DMA последняя передача

NB: Используется ведущим приёмником для разрешения выдачи NACK по последнему данному.

— <u>Бит 11</u> **DMAEN**: Разрешение запросов DMA

0: Запрос DMA запрещён

1: Запрос DMA при TxE=1 или RxNE =1 разрешён

— <u>Бит 10</u> **ITBUFEN**: Разрешение прерывания буфера

0: TxE = 1 или RxNE = 1 не выдают прерывания.

1: TxE = 1 или RxNE = 1 выдают прерывание Event (при любом DMAEN)

— <u>Бит 9</u> **ITEVTEN**: Разрешение прерывания Event

0: Event interrupt disabled

1: Event interrupt enabled

Прерывание выдаётся при:

SB = 1 (Ведущий)

- ADDR = 1 (Ведущий/Ведомый)

ADD10= 1 (Ведущий)

STOPF = 1 (Ведомый)

BTF = 1 без события ТхЕ или RxNE

- TxE = 1 и ITBUFEN = 1

- RxNE = 1 и ITBUFEN = 1

— <u>Бит 8</u> **ITERREN**: Разрешение прерывания ошибки

0: Error interrupt disabled

1: Error interrupt enabled

Прерывание выдаётся при:

- BERR=1
- ARLO=1
- AF=1
- OVR=1
- PECERR = 1
- TIMEOUT = 1
- SMBALERT = 1
- <u>Биты 7:6</u>
 Резерв, не трогать.
- <u>Биты 5:0</u>FREQ[5:0]: Частота тактов периферии

В биты FREQ пишется значение частоты тактов APB (I²C подключён к APB). Поле FREQ используется для обеспечения времён установки и удержания данных в соответствии с спецификацией I²C. Минимальная частота 2 MHz, максимальная - 50 MHz (максимальная внутренняя).

0b000000: Не дозволено 0b000001: Не дозволено

0b000010: 2 MHz

. .

0b110010: 50 MHz

Больше 0b100100: Не дозволено

26.6.3. Регистр 1 собственного адреса I²C (I2C_OAR1)

Смещение адреса: 0х08

По сбросу: 0х0000

15	14	13	12	11	10	9	8	/	6	5	4	3	2	1	0
ADD MODE			Reserved			ADD	[9:8]			Δ	NDD[7:1]				ADD0
rw						rw	rw	rw	rw	rw	rw	rw	rw	rw	rw

— <u>Бит 15</u> **ADDMODE**: Режим адресации (Ведомый)

0: 7-бит ведомый1: 10-бит ведомый

– <u>Бит 14</u>Программно держится в 1

– <u>Биты 13:10</u>
 Резерв, не трогать.

— <u>Биты 9:8</u>
ADD[9:8]: Адрес интерфейса

7-бит адрес: всё равно

10-бит адрес: биты 9:8 адреса

– <u>Биты 7:1</u>– <u>Бит 0</u>ADD[7:1]: Биты 7:1 адресаADD0: Адрес интерфейса

7-бит адрес: всё равно 10-бит адрес: бит 0 адреса

26.6.4. Регистр 2 собственного адреса I²C (I2C_OAR2)

Смещение адреса: 0х0С

По сбросу: 0х0000

	15	14	13	12	11	10	9 8	/	6	5	4	3	2	1	Ü
Ī				Rese	nuod					,	ADD2[7:1]				ENDUAL
				Nese	iveu			rw	rw	rw	rw	rw	rw	rw	rw

– <u>Биты 15:8</u>
 Резерв, не трогать.

– Биты 7:1ADD2[7:1]: Биты 7:1 адреса при двойном адресе


— <u>Бит 0</u> **ENDUAL**: Разрешение двух адресов

0: Только OAR1 при 7-бит адресации 1: И OAR1 и OAR2 при 7-бит адресации

26.6.5. Регистр данных I²C (I2C_DR)

Смещение адреса: 0х10

По сбросу: 0х0000



— <u>Биты 15:8</u> Резерв, не трогать.

— <u>Биты 7:0</u> **DR[7:0**]: 8-бит регистр данных

- Передача: Начинается сразу после записи байта в регистр DR. Непрерывная передача возникает при записи в DR следующего байта после начала передачи (TxE=1)
- Приём: Принятый байт копируется в DR (RxNE=1). Непрерывная передача возникает при чтении DR до завершения приёма следующего байта (RxNE=1).

NB: В режиме ведомого, адрес в DR не копируется.

Коллизия записи не разбирается (DR можно писать при TxE=0).

При событии ARLO на импульс ACK, принятый байт в DR не копируется.

26.6.6. Регистр 1 состояния I²C (I2C_SR1)

Смещение адреса: 0х14

По сбросу: 0х0000

15	14	13	12	11	10	9	8	/	6	5	4	3	2	1	U
SMB ALERT	TIME OUT	Res.	PEC ERR	OVR	AF	ARLO	BERR	TxE	RxNE	Res.	STOPF	ADD10	BTF	ADDR	SB
rc_w0	rc_w0		rc_w0	rc_w0	rc_w0	rc_w0	rc_w0	r	r		r	r	r	r	r

– <u>Бит 15</u>
 SMBALERT: Извещение SMBus

Xoct SMBus:

0: Heт SMBALERT

1: На ножке есть SMBALERT

Ведомый SMBus:

0: Заголовка адреса ответа SMBALERT нет

1: Заголовок адреса ответа SMBALERT принят

Программно снимается записью 0, аппаратно снимается при РЕ=0.

- <u>Бит 14</u> **TIMEOUT**: Ошибка Timeout или Tlow
 - 0: Таймаута нет
 - 1: SCL оставался низким 25 ms (Таймаут),
 - Суммарное время растяжки такта ведущего больше 10 ms (Tlow:mext) или
 - Суммарное время растяжки такта ведомого больше 25 ms (Tlow:sext)
 - У ведомого: сбрасывается связь и аппаратно освобождаются линии
 - У ведущего: аппаратно посылается Стоп

Программно снимается записью 0, аппаратно снимается при РЕ=0.

NB: Работает только в режиме SMBus.

- <u>Бит 13</u>
 Резерв, не трогать.
- <u>Бит 12</u> **РЕСЕЯ:** Ошибка РЕС на приёме
 - 0: ошибки РЕС нет: после РЕС приёмник возвращает АСК (если АСК=1)
 - 1: ошибка РЕС: после РЕС приёмник возвращает NACK (при любом ACK)
 - Программно снимается записью 0, аппаратно снимается при PE=0.
- <u>Бит 11</u> **OVR**: Переполнение/Исчерпание
 - 0: Не было
 - 4. [....
 - 1: Было
 - Аппаратно ставится у ведомого при NOSTRETCH=1 и:
 - Принят новый байт (включая импульс ACK), а регистр DR ещё не прочитан. Байт теряется.
 - Надо посылать новый байт, а регистр DR ещё не записан. Посылается старый.

Программно снимается записью 0, аппаратно снимается при РЕ=0.

NB: Если DR пишется слишком близко к переднему фронту SCL, то посылаемое данное не определено и возникает ошибка времени удержания.

- <u>Бит 10</u>**АF**: Сбой подтверждения
 - 0: Не было
 - 1: Было
 - Аппаратно ставится при отсутствии подтверждения.
 - Программно снимается записью 0, аппаратно снимается при PE=0.
- <u>Бит 9</u>
 ARLO: Потеря арбитража (Ведущий)
 - 0: Не было
 - 1: Было

Ставится аппаратно при передаче арбитража другому ведущему

– Программно снимается записью 0, аппаратно снимается при РЕ=0.

После события ARLO I²C автоматически возвращается в ведомые (MSL=0).

NB: В SMBUS арбитраж данных ведомого появляется только в фазе данных и подтверждении передачи.

- <u>Бит 8</u>
 ВERR: Ошибка шины
 - 0: Старт и Стоп были так, где надо
 - 1: Старт и Стоп появились не там
 - Аппаратно ставится при появлении фронта SDA при высоком SCL во время передачи байта.
 - Программно снимается записью 0, аппаратно снимается при РЕ=0.

— <u>Бит 7</u> **ТхЕ**: Регистр данных пуст (Передача)

0: Регистр данных не пуст

1: Регистр данных пуст

- Ставится при опустении DR для передачи. В фазе адреса ТхЕ не ставится.
- Снимается программно записью в DR или аппаратно сигналами Старт и Стоп, или при PE=0.

ТхЕ не ставится при получении NACK и перед передачей РЕС (РЕС=1)

NB: TxE не снимается записью первого передаваемого байта или записью при стоящем BTF, так как регистр данных всё равно ещё пуст.

- <u>Бит 6</u> **RxNE**: Регистр данных не пуст (Приём)
 - 0: Регистр данных пуст
 - 1: Регистр данных не пуст
 - Ставится при появлении принятого данного. В фазе адреса RxNE не ставится.
 - Снимается программно чтением или записью DR или аппаратно при PE=0.

RxNE не ставится при событии ARLO.

NB: RxNE не снимается чтением при стоящем BTF, так как регистр ещё полон.

– <u>Бит 5</u>
 Резерв, не трогать.

— <u>Бит 4</u> **STOPF**: Обнаружен Стоп (Ведомый)

0: Стопа нету

1: Появился Стоп

- Аппаратно ставится на при обнаружении Стоп на шине ведомого после подтверждения (АСК=1).
- Программно снимается чтением SR1 с последующей записью в CR1, аппаратно при PE=0

NB: Бит STOPF не ставится после приёма NACK.

- <u>Бит 3</u>
 ADD10: 10-бит заголовок послан (Ведущий)
 - 0: ADD10 не было.
 - 1: Ведущий послал первый байт адреса (заголовок).
 - Ставится аппаратно при посылке первого байта 10-бит адреса.
 - Программно снимается чтением SR1 с последующей записью в DR второго байта адреса, аппаратно при PE=0.

NB: Бит ADD10 не ставится после приёма NACK.

- <u>Бит 2</u>
 ВТ**F**: Передача байта завершена
 - 0: Передача байта не завершена
 - 1: Передача байта завершена
 - Ставится аппаратно при NOSTRETCH=0 и:
 - Приём: получен новый байт (включая импульс ACK), а DR ещё не читан (RxNE=1).
 - Передача: пора посылать новый байт, а DR ещё не писан (ТхЕ=1).
 - Снимается программно чтением SR1 с последующим чтением или записью DR или аппаратно после Старт или Стоп или при стоящем PE=0.

NB: Бит BTF не ставится после приёма NACK.

Бит BTF не ставится перед передачей PEC (TRA=1 в регистре I2C_SR2 и PEC=1 в регистре I2C_CR1)

– <u>Бит 1</u> ADDR: Адрес послан (Ведущий) / Совпал (Ведомый)

Программно снимается чтением SR1 с последующим чтением SR2, аппаратно при PE=0.

Адрес совпал (Ведомый)

- 0: Адрес не совпал или не принят.
- 1: Принятый адрес совпал.
- Аппаратно ставится при совпадении полученного адреса ведомого с регистрами ОАР или Общим
 Вызовом, либо с адресом по умолчанию устройства SMBus или опознаны SMBus Host или SMBus Alert.

Адрес послан (Ведущий)

- 0: Передача адреса не завершена
- 1: Передача адреса завершена
- При 10-бит адресации ставится после АСК второго байта.
- При 7-бит адресации ставится после АСК байта.

NB: ADDR is not set after a NACK reception

— <u>Бит 0</u> **SB**: Бит Старт (Ведущий)

Ставится при выдаче Старт, снимается чтением SR1 с записью DR, аппаратно при PE=0.

- 0: Старту нету
- 1: Выдача Старта.

26.6.7. Регистр 2 состояния I²C (I2C_SR2)

Смещение адреса: 0x18 По сбросу: 0x0000

NB: Чтение I2C_SR2 после чтения I2C_SR1 снимает флаг ADDR, даже если ADDR встал после чтения I2C_SR1. Следовательно, I2C_SR2 нужно читать только после проверки ADDR в I2C_SR1 или бит STOPF снят.

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
			PEC	[7:0]				DUALF	SMB HOST	SMBDE FAULT	GEN CALL	Res.	TRA	BUSY	MSL
r	r	r	r	r	r	r	r	r	r	r	r		r	r	r

— Биты 15:8 PEC[7:0] Регистр проверки РЕС

Содержит внутренний РЕС при ENPEC=1.

– <u>Бит 7</u>
 DUALF: Флаг двойного адреса (Ведомый)

0: Принятый адрес совпал с OAR1

1: Принятый адрес совпал с OAR2

- Снимается аппаратно при Стоп или повторного Старт, или при РЕ=0.

— Бит 6 **SMBHOST**: Заголовок хоста SMBus (Ведомый)

0: Не было

1: Принят заголовок хоста SMBus при SMBTYPE=1 и ENARP=1.

- Снимается аппаратно при Стоп или повторного Старт, или при РЕ=0.

<u>Бит 5</u>
 SMBDEFAULT: Адрес устройства по умолчанию SMBus (Ведомый)

0: Не было

1: Принят при ENARP=1

- Снимается аппаратно при Стоп или повторного Старт, или при РЕ=0.

– <u>Бит 4</u>
 GENCALL: Адрес Общего Вызова (Ведомый)

0: Не было

1: Принят при ENGC=1

- Снимается аппаратно при Стоп или повторном Старт, или при РЕ=0.

– <u>Бит 3</u> Резерв, не трогать.

— <u>Бит 2</u> **ТRA**: Передатчик/Приёмник

0: Байт данных принят

1: Байт данных передан

Ставится в зависимости от бита R/W байта адреса в конце фаза адреса.

Снимается аппаратно при Стоп (STOPF=1), повторном Старт, потере арбитража (ARLO=1), при РЕ=0.

— Бит 1 ВUSY: Шина занята

0: Свободен

1: Работаем

- Ставится аппаратно при низких SDA или SCL

- Снимается аппаратно при Стоп.

Обновляется даже при РЕ=0.

— <u>Бит 0</u> **MSL**: Ведущий/Ведомый

0: Ведомый1: Ведущий

Ставится аппаратно при SB=1.

Снимается аппаратно при Стоп, потере арбитража (ARLO=1), при PE=0.

26.6.8. Регистр управления тактами I²C (I2C_CCR)

Смещение адреса: 0x1C По сбросу: 0x0000

 ${f NB}$: ${\it f}_{PCLK1}$ должна быть не меньше 2 MHz в режиме Sm, и не меньше 4 MHz в режиме Fm. Шаг равен 10MHz для получения максимальных 400 kHz режима Fm.

Писать надо при выключенном I^2C (PE = 0).

15	14	13	12	- 11	10	9	0	/	0	5	4	3	2	ı	U
F/S	DUTY	Rese	nuod						CC	CR[11:0]					
rw	rw	Rese	iveu	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw

— <u>Бит 15</u> **F/S:** Режим ведущего I²C

0: режим Sm 1: режим Fm

– Бит 14
 DUТҮ: Коэффициент заполнения режима Fm

0: $t_{low}/t_{high} = 2$

1: $t_{low}/t_{high} = 16/9$ (cm. CCR)

- Биты 13:12
 Резерв, не трогать.
- <u>Биты 11:0</u> **ССR[11:0]:** Регистр управления тактами режимов Fm/Sm (Ведущий)

Задаёт такты SCL ведущего.

Режим Sm или SMBus:

T_{high} = CCR * T_{PCLK1}

T_{low} = CCR * T_{PCLK1}

Режим Fm:

При DUTY = 0:

Thigh = CCR * TPCLK1

 $T_{low} = 2 * CCR * T_{PCLK1}$

При DUTY = 1: (для достижения 400 kHz)

Thigh = 9 * CCR * TPCLK1

 $T_{low} = 16 * CCR * T_{PCLK1}$

Например: в режиме Sm выдаём 100 kHz SCL:

Если FREQR = 08, T_{PCLK1} = 125 ns, то в CCR надо писать 0x28 (0x28 <=> 40d x 125 ns = 5000 ns.)

NB:

Минимальное значение равно 0x04, в режиме FAST DUTY минимум равен 0x01

 $t_{high} = t_{r(SCL)} + t_{w(SCLH)}$. См. описание устройства.

 $t_{low} = t_{f(SCL)} + t_{w(SCLL)}$. См. описание устройства.

Скорость I^2 С равна $f_{SCL} \sim 1/(t_{high} + t_{low})$. Реальная частота может отличаться из-за задержки аналогового фильтра на входе.

26.6.9. Peructp TRISE I²C (I2C_TRISE)

Смещение адреса: 0х20

По сбросу: 0х0002

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
				Pos	erved							TRI	SE[5:0]		
				Nes	civeu					rw	rw	rw	rw	rw	rw

– <u>Биты 13:6</u>
 Резерв, не трогать.

— <u>Биты 5:0</u> **TRISE[5:0**]: Максимальное время подъёма в режиме Fm/Sm (Ведущий)

Это максимальное время обратной связи SCL в режиме ведущего для стабилизации частоты SCL. Должно быть взято из спецификации шины I²C плюс 1.

Например: в режиме Sm, максимальное время подъёма SCL равно 1000 ns.

Если значение битов FREQ[5:0] в регистре I2C_CR2 равно 0x08 и $T_{PCLK1} = 125$ ns, то TRISE[5:0] должно быть равно 09h.

(1000 ns / 125 ns = 8 + 1)

В TRISE[5:0] можно добавить значение фильтра.

Если результат не целочисленный, то в TRISE[5:0] надо писать целую часть для соблюдения параметра t_{HIGH} .

NB: TRISE[5:0] можно писать только при PE = 0.

26.6.10. Карта регистров I²C

Offset	Register	28 2 2 2 2 2 2 2 2 2 2 2 2 2 2 2 2 2 2	9 4	5 4	13	12	11	10	၈	œ	7	9	2	4	က	7	1	0
0x00	I2C_CR1	Reserved	SWRST	Reserved	ALERT	PEC	POS	ACK	STOP	START	NOSTRETCH	ENGC	ENPEC	ENARP	SMBTYPE	Reserved	SMBUS	PE
	Reset value		0		0	0	0	0	0	0	0	0	0	0	0		0	0
0x04	I2C_CR2	LAST DMAEN TERREN TERREN								ישאפו אפת		F	RE	Q[5:	0]			
	Reset value						0	0	0	0		_	0	0	0	0	0	0
0x08	I2C_OAR1	Reserved Reserved ADD[9:8]						Reserved Reserved ADD[9:8]					ΑĽ)D[7	7:1]			ADD0
	Reset value		0						0	0	0	0	0	0	0	0	0	0
0x0C	I2C_OAR2	Reserved							ADD2[7:1]				ENDUAL					
	Reset value	0 0							0	0	0	0	0	0	0			
0x10	I2C_DR	Reserved									DR[7:0]							
	Reset value										0	0	0	0	0	0	0	0
0x14	I2C_SR1	Reserved	SMBALERT	TIMEOUT	Reserved	PECERR	OVR	AF	ARLO	BERR	TxE	RxNE	Reserved	STOPF	ADD10	BTF	ADDR	SB
	Reset value		0	0		0	0	0	0	0	0	0		0	0	0	0	0
0x18	I2C_SR2	PEC[7:0]				DUALF	SMBHOST	SMBDEFAULT	GENCALL	Reserved	TRA	BUSY	MSL					
	Reset value		0	0	0	0	0	0	0	0	0	0	0	0		0	0	0
0x1C	I2C_CCR	Reserved		CCR[11:0]														
	Reset value		0	0	ć	ř	0	0	0	0	0	0	0	0	0	0	0	0
0x20	I2C_TRISE	Reserv	ed											Т	RIS	E[5:	0]	
	Reset value							0 0 0 0 1 0										

27. Интерфейс USART

27.1. Введение в USART

Универсальный синхронно-асинхронный приёмо-передатчик (USART) предлагает гибкие способы полно-дуплексного обмена с внешним оборудованием по стандарту NRZ в широком диапазоне скоростей с дробной частотой.

Поддерживает синхронную одностороннюю связь и полудуплекс по одному проводу. Также поддерживается LIN (коммутируемая локальная сеть), протокол Smartcard, спецификации IrDA SIR ENDEC и работа модема (CTS/RTS). Дозволена многопроцессорная связь.

Высокоскоростная связь может использовать многобуферный DMA.

27.2. Основные свойства USART

- Полный дуплекс, асинхронная связь
- Формат стандарта NRZ (Mark/Space)
- Генератор дробной скорости
 - —Общая программируемая скорость приёма и передачи до 4.5 Мбит/с

- Программируемая длина слова (8 или 9 бит)
- Программируемые биты стоп (1 или 2)
- Посылка синхронного LIN Break ведущего и приём LIN Break ведомого
 - генерация 13-бит Break и обнаружение 10/11 бит Break при USART в режиме LIN
- Вывод тактов передатчика для синхронных операций
- IrDA SIR Кодер/Декодер
 - —Поддержка 3/16 бит длительности нормального режима
- Эмуляция Smartcard
 - —Интерфейс Smartcard поддерживает асинхронный стандарт Smartcards ISO 7816-3
 - -0.5, 1.5 Стоп Биты для операций Smartcard operation
- Однопроводная полудуплексная связь
- DMA с несколькими буферами
 - —Буферы байтов приёма/передачи в резервной SRAM с центральным DMA
- Раздельные биты включения приёма и передачи
- Флаги передачи:
 - —Буфер приёма полон
 - -Буфер передачи пуст
 - Флаги Конца Передачи
- Контроль чётности:
 - —Бит чётности передачи
 - Проверка чётности принятого байта данных
- Четыре флага ошибок:
 - -Переполнение
 - -Ошибка шума
 - —Ошибка фрейма
 - —Ошибка чётности
- Десять источников прерываний с флагами:
 - —CTS изменился
 - —Обнаружен LIN break
 - —Регистр данных передачи пуст
 - -Передача завершена
 - —Регистр данных приёма полон
 - —Принят Простой линии
 - -Переполнение
 - -Ошибка фрейма
 - -Ошибка шума
 - —Ошибка чётности
- Многопроцессорная связь уход в немоту при несовпадении адреса
- Пробуждение из немоты (по простою линии или метке адреса)
- Два режима пробуждения приёмника: Бит адреса (девятый бит), Простой линии

27.3. Функциональное описание USART

Наружу торчат три ножки, но для двунаправленной последовательной связи хватает двух: Приём данных (RX) и Передача данных (TX):

RX: Для выделения сигнала из шума используется дискретизация с повышенной частотой.

ТХ: При выключенном передатчике эта нога возвращается порту ІО. Если включённому передатчику говорить нечего, то нога ТХ стоит высокой. В однопроводных режимах она используется для приёма и передачи (на уровне USART данные затем принимаются на SW_RX).

Данные оформляются в фреймы:


- Простой линии перед приёмом и передачей
- Стартовый бит
- Слово данных (8 или 9 бит), младшим вперёд
- 0.5,1, 1.5, 2 стоповых бита конца фрейма
- Используется дробный генератор частоты 12-бит мантисса и 4-бит дробь
- Регистр состояния (USART_SR)
- Регистр данных (USART DR)
- Регистр частоты (USART BRR) 12-бит мантисса и 4-бит дробь.
- Регистр защиты (Guardtime Register) (USART GTPR) в режиме Smartcard.

В синхронном режиме работают ноги:

• **CK:** Такты передатчика. Соответствует режиму ведущего SPI (биты старт и стоп без импульса, необязательный импульс на последний бит данных). Параллельно можно синхронно принимать данные на RX. Фаза и полярность тактов программируются. Можно использовать в режиме Smartcard.

При аппаратном управлении используются ноги:

- CTS: Высоким блокирует передачу данных в конце текущей передачи
- RTS: Низким запрашивает передачу данных.



27.3.1. Описание символа USART


Длина слова (8 или 9 бит) выбирается битом м регистра USART_CR1. Ножка ТХ во время бита старта низкая, а при бите стопа - высокая.

Символ простоя это целый фрейм единиц с последующим битом старта следующего фрейма с данными (число единиц включает биты стопа).

Символ разрыва это нули во время всего периода фрейма. В конце фрейма разрыва выдаются нормальные биты стоп (логическая 1) чтобы узнать бит старта.

Такты от общего генератора подаются приёмнику и передатчику при их включении нужным битом.

Задание длины слова



27.3.2. Передатчик

Передача включается установкой бита **TE**, начиная выдачу битов из регистра сдвига, начиная с младшего, на ножку TX и тактовых импульсов на ножку CK.

Передача символа

В регистр сдвига данные поступают из регистра данных $USART_DR$ (TDR), а туда с шины. Каждому символу предшествует бит старта низкого уровня. Завершается символ 0.5, 1, 1.5 или 2 битами стоп.

NB: Бит **TE** нельзя снимать во время передачи данных.

После установки бита ТЕ посылается фрейм простоя.

Биты Стоп


Число битов стоп задаются битами 13,12 регистра управления 2.

- **1. 1 stop bit:** Значение по умолчанию.
- 2. 2 stop bits: Режим одного провода и режим модема USART.
- **3. 0.5 stop bit:** Приём данных в режиме Smartcard.
- **4. 1.5 stop bits:** Приём и передача данных в режиме Smartcard.

Фрейм простоя включает биты стоп.

Передача Разрыва это 10 низких битов с последующими битами стоп (при M=0) или 11 низких битов с последующими битами стоп (when M=1). Более длинные Разрывы передавать нельзя.

Биты Стоп



Процедура:

- 1. Включаем USART установкой бита UE в регистре USART CR1.
- 2. Задаём длину слова битом М в регистре USART CR1.
- 3. Пишем число битов стопа в регистре USART_CR2.
- 4. Выбираем DMA (DMAT) в регистре USART_CR3 при многих буферах надобных. Заполняем регистры DMA.
- 5. Выбираем скорость регистром USART_BRR.
- 6. Ставим бит **TE** в регистре **USART CR1** ради посылки фрейма простоя.
- 7. Пишем посылаемые данные в регистр **USART_DR** (бит **TXE** снимается). Повторяем для каждого посылаемого данного при использовании одного буфера.
- 8. После записи в USART_DR последнего данного, ждём сигнала конца передачи фрейма установленным битом TC=1.

Передача байта

Бит ТХЕ снимается записью в регистр данных, ставится он аппаратно, указывая:

- Данные переданы из TDR в регистр сдвига и передача началась.
- Peructp TDR пуст.
- Надо писать в **USART** DR следующее данное.

При стоящем бите **TXEIE** выдаётся прерывание.

Запись в USART DR во время передачи пишет в регистр TDR.

Запись в USART_DR не во время передачи пишет сразу в регистр сдвига, начинает передачу и ставит бит TXE.

После передачи битов стопа всего фрейма и установки бита **TXE** ставится бит **TC**. При стоящем бите **TCIE** регистра **USART CR1** выдаётся прерывание.


Перед выключением USART с возможным Chom MCU, после записи последнего данного в регистр USART DR, надо обязательно дождаться TC=1.

Программно бит ТС чистится так:

- 1. Читаем регистр USART SR
- 2. Пишем в регистр USART DR

Бит ТС можно снять записью нуля, но это рекомендуется только в режиме многих буферов.

ТС/ТХЕ при передаче



Символ разрыва

Установка бита SBK передаёт символ разрыва. Длина фрейма разрыва зависит от бита M.

Стоящий бит SBK после завершения передачи текущего символа посылает на линию TX символ разрыва. Снимается SBK аппаратно во время передачи битов стоп символа разрыва. USART вставляет логическую 1 в конец фрейма разрыва, чтобы узнавать бит старта следующего фрейма.

Снятие бита SBK до начала передачи разрыва отменяет саму передачу. Для передачи двух последовательных разрывов бит SBK надо ставить после битов стопа предыдущего разрыва.

Символ простоя


Установка бита **TE** понуждает USART послать фрейм простоя перед первым фреймом данных.

27.3.3. Приёмник

Длина принимаемых слов (8 или 9 битов) определяется битом M в регистре USART CR1.

Обнаружение бита старта

USART узнаёт бит старта по последовательности битов 1 1 1 0 X 0 X 0 X 0 0 0 0.



NB: Если последовательность не завершена, то приёмник перестаёт искать бит и идёт в простой, где и ждёт заднего фронта (флаг не ставится).

Старт подтверждается (ставится бит RXNE, при RXNEIE=1 выдаётся прерывание) при 3 выборках нуля (первый ноль на 3м, 5м и 7м импульсах и второй ноль на 8м, 9м и 10м импульсах выборки).

Старт принимается (ставится бит RXNE, при RXNEIE=1 выдаётся прерывание), но ставится флаг шума NE, если для обеих выборок (на 3м, 5м и 7м импульсах и на 8м, 9м и 10м импульсах выборки) не меньше 2 из 3 раз читается 0. Если не так, то приёмник перестаёт искать бит и идёт в простой, где и ждёт заднего фронта (флаг не ставится).

Приём символа

Во время приёма вдвигаются, начиная с младшего бита, с ножки RX в регистр сдвига. Буфер USART DR (RDR) получает данное из него.

Процедура:

- 1. Включаем USART установкой бита UE в регистре USART CR1.
- 2. Задаём длину слова битом М в регистре USART CR1.
- 3. Пишем число битов стопа в регистре USART CR2.
- 4. Выбираем DMA (DMAR) в регистре USART_CR3 при многих буферах надобных. Заполняем регистры DMA.
- 5. Выбираем скорость регистром USART BRR.
- 6. Ставим бит RE в регистре USART_CR1. Приёмник начинает искать бит старта.

Когда символ принят:

- Ставится бит RXNE. То есть, регистр сдвига переписан в RDR и его можно читать.
- При стоящем бите **RXNEIE** выдаётся прерывание.
- Могут встать флаги ошибки фрейма, шума и переполнения.
- При многих буферах бит RXNE ставится после каждого байта и снимается DMA.
- При одном буфере бит RXNE снимается программно чтением регистра USART_DR. Он может сниматься записью ноля. Во избежание переполнения чистить RXNE нужно до конца приёма следующего байта.

NB: Бит **RE** нельзя снимать во время приёма.

Символ разрыва

Обрабатывается как ошибка фрейма.

Символ простоя

Принимается как обычное данное, при стоящем бите **IDLEIE** выдаётся прерывание.

Переполнение

Возникает после приёма символа при стоящем RXNE. Данные в регистр RDR не переносятся. Флаг RXNE ставится после приёма каждого байта. При появлении прерывания:

- Ставится бит **ORE**.
- Содержимое RDR не теряется.
- Следующим байтом перепишется регистр сдвига.
- Прерывание выдаётся при стоящем бите RXNEIE или обоих стоящих битах EIE DMAR.
- Бит ORE снимается чтением регистра USART SR с последующим чтением USART DR.

NB: Стоящий бит **ORE** означает потерю не менее 1 данного. Есть два выхода:

- При RXNE=1, можно прочитать из RDR последний достоверный байт,
- При RXNE=0, из RDR уже всё прочитали, но одновременно с приёмом нового (потерянного) байта или между чтением USART_SR и чтением USART_DR.

Ошибка шума

Для обнаружения используется способ высокочастотной выборки (исключая синхронный режим).

Таблица 191. Выделение шума

Считанное значение	Состояние NE	Принятый бит	Достоверность
000	0	0	Да
001	1	0	Нет
010	1	0	Нет
011	1	1	Нет
100	1	0	Нет
101	1	1	Нет
110	1	1	Нет
111	0	1	Да

При обнаружении шума в фрейме:

- По переднему фронту бита RXNE ставится бит NE.
- В регистр USART DR пишутся непотребные данные.
- При однобайтовой передаче прерывание ошибки не выдаётся, но бит RXNE ставится. При многобуферной передаче прерывание ошибки разрешается битом EIE в регистре USART_CR3.

Бит NE снимается чтением регистра USART SR с последующим чтением регистра USART DR.

Ошибка фрейма

Возникает когда в нужное время не обнаруживаются биты стоп с последующей потерей синхронизации или при ужасном шуме.

Если появилась:

- Аппаратно ставится бит FE
- В регистр USART DR пишется лажа.
- При однобайтовой передаче прерывание ошибки не выдаётся, но бит RXNE ставится. При многобуферной передаче прерывание ошибки разрешается битом EIE в регистре USART_CR3.

Бит FE снимается чтением регистра USART_SR с последующим чтением регистра USART_DR.

Биты стоп при приёме

В нормальном режиме используются 1 или 2 бита, в режиме Smartcard 0.5 или 1.5 бита.

- **0.5 бита стоп (приём в Smartcard)**: Выборки 0.5 бита стопа нет, так что ошибка фрейма и разрыв не обнаруживаются.
- **1 бит стоп**: Чтение 1 по 8, 9 и 10 импульсам выборки.
- **1.5 бита стоп (Smartcard)**: При передаче в режиме Smartcard устройство должно проверять правильность отсылаемых данных. Так что, блок приёма должен быть включён (RE =1 в регистре USART_CR1) и бит стоп проверяется на предмет обнаружения устройством ошибки чётности. В случае ошибки устройство удерживает сигнал данных низким (NACK), сообщая об ошибке фрейма. Флаг FE ставится вместе с RXNE в конце 1.5 битов стоп. Определение 1.5 битов стоп выполняется по 16, 17 и 18 импульсам выборки (1 такт связи после начала бита стоп). 1.5 бита можно разделить на 2 части: 0.5 такта без событий и 1 нормальный такт с выборкой бита стоп в его середине. См. Секцию 27.3.11.
- **2 бита стоп**: Считывание битов стоп выполняется по 8,9 и 10 импульсам выборки. Ошибка фрейма определяется при первом бите стоп, при втором ошибка не проверяется. Флаг RXNE ставится по концу первого бита стоп.

27.3.4. Генерация дробной частоты

Частота приёмника и передатчика (Rx и Tx) задаётся мантиссой и дробной частью числа в регистре USARTDIV.

Tx/ Rx baud =
$$\frac{f_{CK}}{(16*USARTDIV)}$$

legend: f_{CK} - Input clock to the peripheral (PCLK1 for USART2, 3, 4, 5 or PCLK2 for USART1)

USARTDIV это беззнаковое число с фиксированной запятой, занесённое в регистр USART BRR.

NB: Счётчик тактов связи обновляется из регистра **USART_BRR**. То есть, во время работающей связи этот регистр менять нельзя.

Как получить USARTDIV из значения регистра USART BRR

Пример 1:

Ecли DIV_Mantissa = 0d27 и DIV_Fraction = 0d12 (USART_BRR = 0x1BC), то мантисса (USARTDIV) = 0d27

Дробная часть (USARTDIV) = 12/16 = 0d0.75

Tak что USARTDIV = 0d27.75

Пример 2:

Пишем USARTDIV = 0d25.62

Далее:

DIV Fraction = 16*0d0.62 = 0d9.92

Ближайшее целое 0d10 = 0xA

DIV Mantissa = Mahtucca (0d25.620) = 0d25 = 0x19

Tогда, USART BRR = 0x19A отсюда USARTDIV = 0d25.625

Пример 3:

Пишем USARTDIV = 0d50.99

Далее:

 $DIV_Fraction = 16*0d0.99 = 0d15.84$

Ближайшее целое $0d16 = 0x10 \Rightarrow$ переполнение DIV_frac[3:0] \Rightarrow перенос добавляем к мантиссе DIV_Mantissa \Rightarrow мантисса (0d50.990 + перенос) \Rightarrow 0d51 \Rightarrow 0x33 To, USART_BRR \Rightarrow 0x330 отсюда USARTDIV \Rightarrow 0d51.000

Таблица 192. Вычисление ошибки

Скорость		1	f _{PCLK} = 36 MH	z	f _{PCLK} = 72 MHz				
S.No	Кбит/с	Реальное	Значение в регистре скорости	% ошибки ⁽¹⁾	Реальное	Значение в регистре скорости	% ошибки ⁽¹⁾		
1.	2.4	2400	937.5	0 %	2.4	1875	0 %		
2.	9.6	9600	234375	0 %	9.6	468.75	0 %		
3.	19.2	19.2	117.1875	0 %	19.2	234375	0 %		
4.	57.6	57.6	39.0625	0 %	57.6	78125	0 %		
5.	115.2	115384	19.5	0 %	115.2	39.0625	0 %		
6.	230.4	230769	9.75	0 %	230769	19.5	0 %		
7.	460.8	461538	4875	0 %	461538	9.75	0 %		
8.	921.6	923076	2.4375	0 %	923076	4875	0 %		
9.	2250	2250	1	0 %	2250	2	0 %		
10.	4500	NA	NA	NA	4500	1	0 %		

^{1.} Вычисляется как (Вычисленная скорость - Желаемая скорость) / Желаемая скорость.

NB: Чем ниже частота тактов CPU, тем ниже точность скорости. С помощью этих данных можно определить верхний достижимый предел скорости.

USART1 тактируется PCLK2 (72 MHz макс.). Другие USART тактируются PCLK1 (36 MHz макс.).

27.3.5. Устойчивость приёмника к колебаниям частоты

Асинхронный приёмник USART может нормально работать только при общем отклонении тактов системы меньшем устойчивости приёмника USART. Слагаемые общего отклонения:

- DTRA: Ошибка передатчика (включает ошибку генератора передатчика)
- DQUANT: Ошибка частоты дискретизации приёмника
- DREC: Отклонение генератора приёмника
- DTCL: Отклонение линии передачи (обычно из-за асимметрии времён переднего и заднего фронтов сигнала передатчика)

DTRA + DQUANT + DREC + DTCL < устойчивости приёмника USART

Устойчивость приёмника USART зависит от:

- 10- или 11-бит длины символа, определённой битом М регистра USART_CR1
- использования дробной частоты связи

Таблица 193. Устойчивость приёмника USART при DIV_Fraction is 0

Бит М	NF это ошибка	NF не волнует				
0	4 %	4375 %				
1	3 %	4 %				

Таблица 194. Устойчивость приёмника USART при DIV_Fraction отличном от 0

Бит М	NF это ошибка	NF не волнует				
0	3 %	4 %				
1	3 %	4 %				

27.3.6. Многопроцессорная связь

Многопроцессорную сеть можно создать объединяя несколько USART на одной линии. Выход ТХ одного (ведущего) подключён к входам RX других USART (ведомых). Их выходы ТХ проводным логическим И объединены на входе RX ведущего.

При этом излишней нагрузки на линию можно избежать передавая сообщения только нужным адресованным устройствам, оставшиеся переключаются в немой режим. В этом режиме:

- Биты приёма не встают.
- Приёмные прерывания запрещены.
- Бит RWU в USART CR1 стоит. RWU управляется программно и аппаратно.


Методы входа и выхода USART из немого режима зависят от бита WAKE регистра USART CR1:

- Обнаружение Простоя линии при сброшенном бите WAKE,
- Обнаружение Метки адреса при стоящем бите WAKE.

Обнаружение простоя линии (WAKE=0)

USART просыпается при появлении фрейма простоя. Бит RWU снимается аппаратно, но бит IDLE регистра USART_SR не ставится. RWU можно снимать программно.

Немой режим с обнаружением простоя линии



Обнаружение метки адреса (WAKE=1)


В этом режиме байт адреса распознаётся по стоящему старшему биту, младшие 4 бита это адрес устройства. Он аппаратно сравнивается с битами ADD регистра USART CR2.

USART уходит в немой режим при несовпадении этих адресов, бит RWU ставится аппаратно, флаг RXNE не ставится, прерывание и запрос DMA не выдаются.

При совпадении адресов снимается бит RWU и дальше всё идёт нормально. Для символа адреса бит RXNE ставится, так как бит RWU уже очищен.

RWU можно писать только при пустом буфере (RXNE=0 в регистре USART SR), иначе не пишется.

Немой режим с обнаружением метки адреса



27.3.7. Контроль чётности

Включается установкой бита PCE регистра USART_CR1.

Форматы фреймов USART зависят от бита м.

Таблица 195. Форматы фрейма $^{(1)}$

Бит М	Бит РСЕ	Фрейм USART
0	0	I SB I 8 бит данных I STB I
0	1	SB 7 бит данных PB STB
1	0	I SB I 9 бит данных I STB I
1	1	SB 8 бит данных PB STB

^{1.} Обозначения: SB: бит старта, STB: бит стопа, PB: бит чётности

При пробуждении по метке адреса бит чётности не учитывается. Бит **PS** определяет число передаваемых "1" с учётом 7 или 8 младших битов (зависит от бита **M**), включая сам бит чётности.

Чётность:

Пример: данное=00110101; 4 бита стоят => (бит PS в регистре USART CR1 = 0).

Нечётность:

Пример: данное=00110101; 4 бита стоят => (бит PS в регистре USART CR1 = 1).

Передача: При стоящем бите PCE регистра USART_CR1, старший передаваемый бит изменяется в зависимости бита PS для передачи чётного или нечётного числа "1". При сбое чётности ставится флаг PE регистра USART SR. Прерывание разрешается битом PEIE регистра USART CR1.

27.3.8. Коммутируемая локальная сеть LIN

Режим LIN включается установкой бита LINEN в регистре USART_CR2. При этом должны быть очищены биты:

- STOP[1:0], CLKEN в регистре USART CR2
- SCEN, HDSEL и IREN в регистре USART CR3.

Передача LIN

Для передачи ведущего LIN используется процедура из Секции 27.3.2. со следующими отличиями:

- Снимается бит длины слова м (8-бит).
- Ставится бит LINEN режима LIN. Теперь установка бита SBK в качестве символа разрыва посылает 13 нулей с последующей посылкой '1' для обнаружения грядущего бита старт.

Приём LIN

Схема обнаружения разрыва реализована отдельно и срабатывает и при простое шины и при передаче фрейма.


При включённом приёмнике (RE=1 в USART_CR1) схема ждёт сигнал старта на ножке RX. Метод обнаружения всё тот же. После обнаружения старта, следующие биты считываются как биты данных (по 8,9 и 10 импульсам выборки). Если получено 10 (при LBDL = 0 в USART_CR2) или 11 (при LBDL=1 в USART_CR2) последовательных нулей с последующим разделителем, то ставится флаг LBD в регистре USART—SR. Прерывание разрешается битом LBDIE=1.

Для обнаружения разрыва линия RX должна вернуться в высокий уровень. При появлении '1' перед 10 или 11 схема обнаружения разрыва сразу переключается назад в поиск бита старта.


При выключенном LIN (LINEN=0), приёмник, как нормальный USART, символ разрыва не ищет.

При включённом LIN (LINEN=1), После ошибки фрейма (нулевой бит стопа, при фрейме разрыва), приёмник останавливается либо до получения схемой разрыва '1' при незавершенном слове разрыва, либо символа разделителя при завершённом слове разрыва.

Обнаружение разрыва в режиме LIN (11-бит разрыв - бит LBDL стоит)



Обнаружение разрыва в режиме LIN и Ошибка фрейма



27.3.9. Синхронный режим USART

Включается установкой бита CLKEN в регистре USART CR2. При этом надо снять биты:

- LINEN B PETUCTPE USART CR2,
- SCEN, HDSEL и IREN в регистре USART CR3.

USART может работать ведущим в двунаправленном синхронном режиме. Ножка СК выдаёт такты передатчика USART. Во время битов старта и стопа тактовые импульсы не выдаются. Бит LBCL регистра USART_CR2 разрешает выдачу тактов во время передачи последнего действительного бита данных (метка адреса). Бит CPOL в USART_CR2 задаёт полярность, а бит CPHA в USART_CR2 задаёт полярность внешних тактов.

Во время Простоя, Преамбулы и посылки разрыва внешних тактов СК нет.

Синхронный передатчик USART работает так же как асинхронный, но СК и ТХ синхронизируются (в соответствии с CPOL CPHA).

Работа синхронного приёмника USART отличается от асинхронного. При RE=1, данные считываются по фронту СК (см. CPOL и CPHA), а не множественной выборкой. Времена установки и удержания должны быть соответствующими (1/16 времени бита).


NB: Возможно принимать только данные включённого передатчика.

Ради нормальной работы тактов, биты LBCL, CPOL и CPHA пишутся только у выключенных приёмнике и передатчике (TE=RE=0), у работающих блоков их изменять нельзя.


Для минимизации времён установки и удержания, биты **TE** и **RE** лучше всего ставить одной командой.

USART работает только ведущим (СК всегда вывод).


Пример синхронной передачи USART




Временная диаграмма тактов USART (M=0)



Временная диаграмма тактов USART (M=1)



Время установки/удержания данных RX



В режиме Smartcard ножка СК работает по-другому.

27.3.10.Однопроводной полудуплекс

Включается установкой бита HDSEL в регистре USART_CR3. При этом должны быть сняты биты:

- LINEN и CLKEN в регистре USART_CR2,
- SCEN и IREN в регистре USART_CR3.

В этом режиме ножки ТХ и RX замыкаются внутри. Полудуплекс или полный дуплекс выбирается битом 'HALF DUPLEX SEL' (HDSEL в USART CR3).

При стоящем HDSEL:

- RX не используется,
- Не передающая ножка ТХ всегда свободна, прямо как стандартный свободный или приёмный IO. То есть ножка IO для не передающей ТХ должна быть плавающим входом (открытый сток при выводе).

Всё остальное соответствует нормальному режиму USART. Конфликты на шине разрешаются программно. В частности, передача аппаратно не блокируется и продолжается сразу после записи регистра данных при стоящем бите **TE**.

27.3.11.Режим Smartcard

Включается установкой бита SCEN в регистре USART CR3 При этом должны быть сняты биты:

- LINEN B PERUCTPE USART_CR2,
- HDSEL и IREN в регистре USART_CR3.


Более того, бит **CLKEN** можно ставить для подачи тактов на карту.

Интерфейс Smartcard определён стандартом ISO 7816-3. USART конфигурируется так:

- 8 бит и чётность: ставим M=1 и PCE=1 в регистре USART CR1
- 1.5 бита стоп приёма и передачи (STOP='11' в регистре USART_CR2).

Можно выбрать и 0.5 бита стоп для приёма, но тогда надо переключаться.

Асинхронный протокол ISO 7816-3



Двунаправленная линия TX управляется и USART и картой, так что должна конфигурироваться с открытым стоком.


Smartcard это однопроводной полудуплексный протокол.

- Передача данных из регистра сдвига гарантированно задерживается на минимум 1/2 такта связи. При нормальной работе регистр сдвигается по следующему фронту такта связи, в режиме Smartcard эта передача ещё задерживается на 1/2 такта связи.
- При ошибке чётности приёма с 0.5 или 1.5 бита стоп после завершения приёма фрейма, линия ТХ уводится вниз на один такт связи (сигнал NACK), показывая карте, что данные приняты с ошибкой. На передающей стороне возникнет ошибка фрейма (у ней 1.5 бита стоп). Программа может послать данные повторно. Ошибка чётности отправляется приемником только при стоящем бите NACK.
- В режиме Smartcard установка бита **TC** может быть задержана относительно нормальной работы с помощью регистра защиты (Guard Time). В этом режиме опустение регистра сдвига запускает счётчик защиты, он считает до значения регистра защиты, удерживая **TC** низким. После этого **TC** встаёт.
- Режим Smartcard на снятие флага TC не влияет.
- Сигнал NACK от приёмника на передающей стороне не воспринимается как бит старта. Длительность принятого NACK может быть 1 или 2 такта связи.
- На приёмной стороне возвращаемый NACK не считается битом старта.

NB: В режиме Smartcard передача 0×00 с ошибкой фрейма не является символом разрыва, его тут нет.

NB: При переключении бита **TE** фрейм **IDLE** не передаётся.

Обнаружение ошибки чётности при 1.5 битах стоп



По ноге CK USART может выдавать карте такты. Они не связаны с передачей данных, а просто так получаются из входных тактов f_{CK} устройства делением на значение регистра. USART_GTPR. CK может быть от $f_{CK}/2$ до $f_{CK}/62$.

27.3.12.Блок IrDA SIR ENDEC

Режим IrDA включается установкой бита IREN регистра USART CR3. Чистить надо биты:

- LINEN, STOP и CLKEN в регистре USART_CR2,
- SCEN и HDSEL в регистре USART CR3.

Физический уровень IrDA SIR использует модуляцию RZI, логический 0 это световой импульс.

Кодер передатчика SIR получает NRZ-модулированный поток битов от USART. Для SIR ENDEC поддерживается только скорость 115.2 Кбит/с. В нормальном режиме ширина импульса равна 3/16 периода бита.

Декодер приёмника SIR демодулирует RZ поток битов от детектора излучения в NRZ поток битов для USART. Вход декодера без сигнала обычно высокий, выход кодера низкий. Бит старта на входе декодера низкий.

- IrDA это полудуплексный протокол. Если передатчик занят (USART посылает данные кодеру IrDA), то данные на линии IrDA декодером игнорируются. Если занят приёмник, то данные на TX от USART в IrDA не кодируются. При приёме данных надо избегать передачи.
- А'0' передаётся высоким импульсом, а '1' передаётся как '0'. Ширина импульса в нормальном режиме равна 3/16 периода бита.
- Декодер SIR преобразует приёмный сигнал IrDA в битовый поток USART.
- Приёмная логика SIR воспринимает высокий уровень как логическую единицу, а низкий уровень как ноль.
- The transmit encoder output has the opposite polarity to the decoder input. The SIR output is in low state when idle.
- Спецификация IrDA требует приёма импульса длиннее 1.41 us. Это программируемый параметр. Логика определения глитчей отфильтровывает импульсы короче 2 периодов PSC (PSC это значение предделителя IrDA в регистре USART_GTPR). Импульсы короче 1 периода PSC всегда отбрасываются, короче 2 периодов могут приниматься, длиннее 2 периодов принимаются как импульсы. При PSC=0 кодер/декодер IrDA не работают.
- Приёмник может работать с экономным передатчиком.
- В режиме IrDA используется один бит стопа.

Экономный режим IrDA

Передатчик

В этом режиме ширина импульса не равна 3/16 периода бита. Она равна трём тактам частоты экономного режима, обычно $1.8432~\mathrm{MHz}$ ($1.42~\mathrm{MHz} < \mathrm{PSC}~< 2.12~\mathrm{MHz}$). Для этой частоты есть программируемый предделитель экономного режима.


Приёмник

Это похоже на приём нормального режима. Детектор глитчей USART отбрасывает импульсы короче 1/PSC. Принимаются импульсы длиннее 2 периодов тактов IrDA экономного режима (значение PSC в USART GTPR).


NB: Импульс длиннее 1 и короче 2 периодов **PSC** могут приниматься, а могут и не приниматься.

Время установки приёмника управляется программно. Физический уровень IrDA должен иметь минимальную задержку 10 ms между приёмом и передачей.

Блок-схема IrDA SIR ENDEC



Модуляция данных (3/16) IrDA - нормальный режим



27.3.13. Непрерывная связь с DMA

Для непрерывных передач нужно вовремя программно снимать биты **TXE**/ **RXNE**, a DMA снимает их сам.

Передача с DMA


Включается установкой бита DMAT в регистре USART_CR3. Данные пишутся из SRAM в регистр USART DR по каждой установке бита TXE. Канал DMA назначается USART процедурой:

- 1. Пишем адрес регистра **USART DR** в регистр адреса получателя **DMA**.
- 2. Пишем адрес памяти в регистр адреса источника DMA.
- 3. Пишем общее число передаваемых байтоа в регистр управления DMA.
- 4. Ставим приоритет канала DMA
- 5. Определяем выдачу прерываний DMA после половины/всей передачи.
- 6. Снимаем бит **TC** регистра **SR** записью 0.
- 7. Активируем канал DMA.

После передачи заданного числа байтов контроллер DMA выдаёт прерывание по своему вектору.

После передачи DMA всех заданных байтов (флаг TCIF в регистре DMA_ISR), конец операции USART можно отследить по флагу TC. Для выключения USART или останова MCU нужно программно дождаться TC=1. Флаг TC аппаратно ставится по концу последнего фрейма передачи.

Передача с DMA




Приём с DMA

Включается установкой бита DMAR регистра USART_CR3. Данные пишутся из USART_DR в SRAM. Канал DMA назначается USART процедурой:

- 1. Пишем адрес регистра USART DR в регистр адреса источника DMA.
- 2. Пишем адрес памяти в регистр адреса получателя DMA.
- 3. Пишем общее число передаваемых байтоа в регистр управления DMA.
- 4. Ставим приоритет канала DMA
- 5. Определяем выдачу прерываний DMA после половины/всей передачи.
- 6. Снимаем бит **TC** регистра **SR** записью 0.
- 7. Активируем канал DMA.

После передачи заданного числа байтов контроллер DMA выдаёт прерывание по своему вектору.

Приём с DMA




Флаги ошибок и прерывания при многобуферных передачах

При многобуферных передачах флаги ошибок ставятся после сбойного байта. Прерывание нужно разрешать. Ошибка фрейма, переполнение и флаг шума, которые при передаче одного байта ставятся вместе с RXNE, есть отдельный общий флаг разрешения прерывания ошибки (бит EIE регистра USART CR3).

27.3.14. Аппаратное управление потоком

Для передач между двумя USART можно использовать их входы CTS и выходы RTS.

Аппаратная связь двух USART




RTS и CTS включаются независимо установкой битов RTSE и CTSE регистра USART CR3.

Управление RTS

При RTSE=1 нога RTS держится низкой во время готовности USART принять новое данное. При заполнении регистра сдвига, RTS снимается, извещая, что передатчику пора стопорить.

Управление потоком RTS




Управление CTS

При CTSE=1 передатчик перед передачей данных ждёт низкого входа CTS. Если CTS снимается во время передачи, то она прекращается.

При CTSE=1 флаг CTSIF аппаратно ставится при переключении входа CTS, показывая готовность и неготовность приёмника. Прерывание разрешается битом CTSIE регистра USART CR3.

Управление потоком CTS



27.4. Прерывания USART


Таблица 196. Запросы прерываний USART

Прерывание	Флаг	Бит разрешения
Регистр данных передатчика пуст	TXE	TXEIE
Флаг CTS	CTS	CTSIE
Передача завершена	TC	TCIE
Принятые данные можно читать	RXNE	DVNEIE
Переполнение	ORE	RXNEIE
Простой линии	IDLE	IDLEIE
Ошибка чётности	PE	PEIE
Флаг разрыва	LBD	LBDIE
Флаг Шума, Переполнения и Ошибки фрейма при многобуферной связи	NE или ORE или FE	EIE(1)

^{1.} Используется только при передачах с DMA.

Все прерывания USART объединены в один вектор.

- При передаче: Передача завершена, Могу Передавать или Регистр Данных Пуст.
- При приёме: Простой линии, Переполнение, Регистр Данных не Пуст, Ошибка чётности, Разрыв LIN, Флаг Шума (только многобуферный) и Ошибка Фрейма (только многобуферный).



27.5. Режимы USART

Таблица 197. Режимы USART⁽¹⁾

Режим USART	USART1	USART2	USART3	UART4	UART5
Асинхронный	Х	Х	Х	X	Х
Аппаратное управление режимом	Х	Х	Х	NA	NA
Многобуферная связь (DMA)	Х	Х	Х	X	NA
Многопроцессорная связь	X	X	Х	X	Х
Синхронная связь	Х	Х	Х	NA	NA
Smartcard	X	Х	Х	NA	NA
Полудуплекс (Однопроводной)	Х	Х	Х	Х	Х
IrDA	Х	Х	Х	Х	Х
LIN	Х	Х	Х	Х	Х

^{1.} X = поддерживается; NA = не применим.

27.6. Регистры USART

Регистры доступны полусловами (16-бит) и словами (32-бит).

27.6.1. Регистр состояния USART (USART_SR)

Смещение адреса: 0х00

По сбросу: 0х0000

 31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
							Rese	erved							
 15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
		Rese	nud			CTS	LBD	TXE	TC	RXNE	IDLE	ORE	NE	FE	PE
		nese	rveu			rc_w0	rc_w0	r	rc_w0	rc_w0	r	r	r	r	r

- Биты 31:10
 Резерв, не трогать.
- Бит 9СТS: Флаг СТS

Ставится аппаратно при переключении входа CTS и стоящем CTSE. Снимается записью 0. Прерывание выдаётся при CTSIE=1 в регистре USART CR3

- 0: Линия CTS не менялась
- 1: Линия CTS менялась

Бит недоступен для UART4 и UART5.

— Бит 8 **LBD**: Флаг разрыва LIN

Ставится аппаратно при обнаружении разрыва LIN. Снимается записью 0. Прерывание выдаётся при LBDIE = 1 в регистре USART_CR2.

- 0: Разрыва LIN не было
- 1: Был разрыв LIN
- <u>Бит 7</u> **ТХЕ**: Регистр данных передатчика пуст

Ставится аппаратно после передачи TDR в регистр сдвига. Прерывание выдаётся при TXEIE=1 в регистре USART_CR1. Снимается записью в USART_DR.

- 0: Регистр данных занят
- 1: Регистр данных пуст

NB: Используется при однобуферной передаче.

– Бит 6ТС: Передача завершена

Ставится аппаратно после завершения передачи фрейма при стоящем TXE. Прерывание выдаётся при TCIE=1 в регистре USART_CR1. Снимается чтением из USART_SR и затем записью в USART_DR. В многобуферном случае рекомендуется снимать записью '0'.

- 0: Передача не завершена
- 1: Передача завершена
- <u>Бит 5</u> **RXNE**: Регистр данных приёмника не пуст

Ставится аппаратно после передачи регистра сдвига в USART_DR. Прерывание выдаётся при RXNEIE=1 в регистре USART_CR1. Снимается чтением из USART_DR. В многобуферном случае рекомендуется снимать записью '0'.

- 0: Данные не приняты.
- 1: Данные можно читать.
- <u>Бит 4</u> **IDLE**: Простой линии

Ставится аппаратно при обнаружении Простоя линии. Прерывание выдаётся при IDLEIE=1 в регистре USART CR1. Снимается чтением из USART SR и затем чтением USART DR.

- 0: Простоя не было
- 1: Символ простоя был

NB: Снова бит IDLE не встанет пока не встанет бит RXNE (был новый простой).

— <u>Бит 3</u> **ОRE**: Переполнение

Ставится аппаратно после приёма в регистр сдвига при ещё нечитаном RDR пока RXNE=1. Прерывание выдаётся при RXNEIE=1 в регистре USART_CR1. Снимается чтением из USART_SR и затем чтением USART_DR.

- 0: Не было
- 1: Переполнилось

NB: Если бит стоит, то содержимое RDR, но заменяется содержимое регистра сдвига. Прерывание выдаётся при стоящем бите EIE в многобуферном случае.

— <u>Бит 2</u> **NE**: Флаг Шума

Ставится аппаратно при обнаружении шума в принятом фрейме. Снимается чтением из USART_SR и затем чтением USART_DR.

- 0: Не было
- 1: Нашумело

NB: Прерывание по этому биту выдаётся при стоящем бите EIE в многобуферном случае, а обычно прерывается по RXNE.

— <u>Бит 1</u> **FE**: Ошибка фрейма

Ставится аппаратно при потере синхронизации, излишнем шуме или символе разрыва. Снимается чтением из USART_SR и затем чтением USART_DR.

- 0: Не было
- 1: Была ошибка или разрыв

NB: Если ошибка фрейма и переполнение возникают одновременно, то фрейм передаётся и ставится только бит ORE.

Прерывание по этому биту выдаётся при стоящем бите EIE в многобуферном случае, а обычно прерывается по RXNE..

— <u>Бит 0</u> **РЕ**: Ошибка чётности

Ставится аппаратно при ошибке чётности на приёме. Снимается чтением из USART_SR и затем чтением USART_DR. Перед очисткой надо дождаться флага RXNE.

Прерывание выдаётся при PEIE = 1 в регистре USART CR1.

- 0: Ошибки нет
- 1: Ошибка чётности

27.6.2. Регистр данных USART (USART_DR)

Смещение адреса: 0x04 По сбросу: Всякая фигня.

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
							Rese	erved							
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
			Reserved	ı							DR[8:0]				
			neserved	ı			rw	rw	rw	rw	rw	rw	rw	rw	rw

- <u>Биты 31:9</u>
 Резерв, не трогать.
- <u>Биты 8:0</u> **DR[8:0]**: Данные приёма (RDR) и передачи (TDR)

При включённом контроле чётности старший передаваемый бит заменяется битом чётности.

27.6.3. Регистр скорости USART (USART_BRR)

NB: Соответствующий счётчик скорости останавливается при снятом **TE** или **RE**.

Смещение адреса: 0х08

По сбросу: 0х0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
							Rese	erved							
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
				I	DIV_Mant	issa[11:0]						DIV_Fra	ction[3:0]	
rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw

– <u>Биты 31:9</u>
 Резерв, не трогать.

– <u>Биты 15:4</u>
 – <u>Биты 3:0</u>
 DIV_Mantissa[11:0]: мантисса USARTDIV
 – <u>Биты 3:0</u>
 DIV_Fraction[3:0]: дробная часть USARTDIV

27.6.4. Регистр 1 управления USART (USART_CR1)

Смещение адреса: 0х0С

По сбросу: 0х0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
							Res	erved							
15	14	13	12	11	10	9	8	7	6	5	4	3	2	. 1	0
Rese	anud	UE	М	WAKE	PCE	PS	PEIE	TXEIE	TCIE	RXNEIE	IDLEIE	TE	RE	RWU	SBK
nese	erveu	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw

– <u>Биты 31:14</u>
 Резерв, не трогать.

— <u>Бит 13</u> **UE**: Включение USART

Ставится и снимается программно.

0: Предделитель и выходы USART отключаются после завершения передачи байта

1: USART работает

— <u>Бит 12</u> **М**: Длина слова

Ставится и снимается программно.

0: 1 бит Старт, 8 битов данных, п битов Стоп

1: 1 бит Старт, 9 битов данных, п битов Стоп

NB: Нельзя изменять во время чтения или записи

— <u>Бит 11</u>
 WAKE: Способ побудки

Ставится и снимается программно.

0: Простой линии

1: Метка адреса

Бит 10
 РСЕ: Включение контроля чётности

Ставится и снимается программно. При включённом контроле чётности старший передаваемый бит (9 при M=1, 8 при M=0) заменяется битом чётности. На передаваемый в момент установки байт не влияет.

0: Выключен

1: Включён

— <u>Бит 9</u> **PS**: Выбор чётности

Ставится и снимается программно. На передаваемый в момент установки байт не влияет.

0: Чётность

1: Нечётность

— <u>Бит 8</u> РЕІЕ: Разрешение прерывания РЕ

Ставится и снимается программно.

0: Нельзя

1: Можно

– Бит 7
 ТХЕІЕ: Разрешение прерывания ТХЕ

Ставится и снимается программно.

0: Нельзя

1: Можно

— <u>Бит 6</u> **ТСІЕ**: Разрешение прерывания ТС конца передачи

Ставится и снимается программно.

0: Нельзя1: Можно

— <u>Бит 5</u> **RXNEIE**: Разрешение прерывания RXNE и ORE

Ставится и снимается программно.

0: Нельзя1: Можно

— <u>Бит 4</u> **IDLEIE**: Разрешение прерывания IDLE

Ставится и снимается программно.

0: Нельзя1: Можно

— <u>Бит 3</u> **ТЕ**: Включение передатчика

Ставится и снимается программно.

0: Выключен 1: Включён

NB:

- 1: Установка ТЕ посылает на линию преамбулу (Простой линии) после текущего слова, кроме режима Smartcard.
- 2: При стоящем ТЕ перед началом передачи появляется задержка на 1 бит.
- <u>Бит 2</u> **RE**: Разрешение приёмника

Ставится и снимается программно.

0: Выключен

1: Включён, начинает искать бит старта

— <u>Бит 1</u> **RWU**: Побудка приёмника

Задаёт немой режим приемника. Ставится и снимается программно, может сняться аппаратно при обнаружении последовательности побудки.

0: Приёмник активен

1: Приёмник нем

NB:

- 1: Перед установкой бита RWU USART должен сначала принять байт данных, иначе не сможет проснуться по Простою линии.
- 2: При побудке по Метке адреса (WAKE bit=1) бит RWU нельзя менять при стоящем с RXNE.
- <u>Бит 0</u> **SBK**: Посылка символа разрыва

Ставится программно, снимается аппаратно во время бита стоп разрыва.

0: Ничего

1: Будет передан символ разрыва

27.6.5. Регистр 2 управления USART (USART_CR2)

Смещение адреса: 0x10 По сбросу: 0x0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
							Rese	erved							
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Res.	LINEN	STO	P[1:0]	CLK EN	CPOL	СРНА	LBCL	Res.	LBDIE	LBDL	Res.		ADD	[3:0]	
	rw	rw	rw	rw	rw	rw	rw		rw	rw	rw	rw	rw	rw	rw

– <u>Биты 31:15</u>
 Резерв, не трогать.

— <u>Бит 14</u> **LINEN**: Включение режима LIN

Ставится и снимается программно.

0: Выключен

1: Включён, можно обнаруживать и посылать символ разрыва(13 низких битов).

— <u>Биты 13:12</u> **STOP**: Число битов STOP

00: 1 бит 01: 0.5 бита 10: 2 бита 11: 1.5 бита

The 0.5 и 1.5 бита в UART4 и UART5 нет.

<u>Бит 11</u>
 CLKEN: Включение тактов на ноге СК

0: Выключено 1: Включено

Нету в UART4 и UART5.

— <u>Бит 10</u> **CPOL**: Полярность тактов СК в синхронном режиме

Работает вместе с битом СРНА

0: Ножка СК спокойна низким вне окна передачи.

1: Ножка СК спокойна высоким вне окна передачи.

Нету в UART4 и UART5.

— <u>Бит 9</u> **СРНА**: Фаза тактов СК в синхронном режиме

Работает вместе с битом CPOL

0: Фронт считывания первого данного в первом такте.

1: Фронт считывания первого данного во втором такте.

Нету в UART4 и UART5.

— <u>Бит 8</u> **LBCL**: Тактовый импульс последнего бита в синхронном режиме

0: На ноге СК его нет 1: На ноге СК он есть Нету в UART4 и UART5.

– Бит 7Резерв, не трогать.

— <u>Бит 6</u> **LBDIE**: Разрешение прерывания разрыва LIN

0: Нельзя1: Можно

– <u>Бит 5</u>
 LBDL: Длина определения разрыва

0: За 10 битов 1: За 11 битов

– <u>Бит 4</u>
 Резерв, не трогать.

— <u>Биты 3:0</u> **ADD[3:0]**: Адрес узла USART в многопроцессорной системе

Биты СРОЬ, СРНА, LBCL нельзя писать при включённом передатчике.

27.6.6. Регистр 3 управления USART (USART_CR3)

Смещение адреса: 0х14

По сбросу: 0х0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
							Rese	erved							
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
		Reserved			CTSIE	CTSE	RTSE	DMAT	DMAR	SCEN	NACK	HDSEL	IRLP	IREN	EIE
	'	neserveu			rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw

– <u>Биты 31:11</u>
 Резерв, не трогать.

— <u>Бит 10</u> **СТЅІЕ**: Разрешение прерывания СТЅ

0: Нельзя1: Можно

Нету в UART4 и UART5.

— <u>Бит 9</u> **СТЅЕ**: Разрешение аппаратного управления СТЅ

0: Выключено

1: Включено, данные передаются только при низком CTS. Выключение CTS во время передачи прекращает её. Данные, записанные в DR при снятом CTS, передаются после его установки.

Нету в UART4 и UART5.

RTSE: Разрешение аппаратного управления RTS — <u>Бит 8</u>

0: Выключено

1: Включено, данные запрашиваются только при пустом буфере (RTS низкий).

Heту в UART4 и UART5.

— <u>Бит 7</u> **DMAT**: Разрешение использования DMA передатчика

Ставится и снимается программно.

0: Нельзя

1: Можно

Нету в UART5.

— Бит 6 DMAR: Разрешение использования DMA приёмника

Ставится и снимается программно.

0: Нельзя

1: Можно

Нету в UART5.

— <u>Бит 5</u> SCEN: Разрешение режима Smartcard

0: Smartcard выключен

1: Smartcard включён

Нету в UART4 и UART5.

— Бит 4 NACK: Разрешение выдачи NACK Smartcard при ошибке чётности

0: Нельзя

1: Можно

Нету в UART4 и UART5.

— Бит 3 **HDSEL**: Выбор полудуплекса или полного дуплекса

0: Полный дуплекс

1: Полудуплекс

— Бит 2 IRLP: Экономный режим IrDA

0: Нормальный

1: Экономный

IREN: Включение IrDA <u> Бит 1</u>

Ставится и снимается программно.

0: IrDA выключен

1: IrDA включён

— Бит 0 **EIE**: Разрешение прерывания ошибки

0: Нельзя

1: Можно при DMAR=1 в регистре USART_CR3 или FE=1 или ORE=1 или NE=1 в USART_SR.

27.6.7. Регистр защиты и предделителя (USART_GTPR)

Смещение адреса: 0х18

По сбросу: 0х0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
							Rese	erved							
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
			GT[7:0]							PSC	[7:0]			
rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw

Резерв, не трогать. — Биты 31:16

— Биты 15:8 GT[7:0]: Значение защиты в тактах связи режима Smartcard Флаг TC ставится после отсчёта данного значения. В UART4 и UART5 нету.

— Биты 7:9 PSC[7:0]: Значение предделителя

- В экономном режиме IrDA:

PSC[7:0] = Скорость связи IrDA

Делитель входных тактов (8 значащих бит):

00000000: Резерв, не трогать.

00000001: делит на 1 00000010: делит на 2

- В нормальном режиме IrDA: PSC должен быть равен 00000001.
- В режиме Smartcard:

PSC[4:0]: Значение предделителя

Входные такты делятся на удвоенное значение предделителя (5 значащих бит):

00000: Резерв, не трогать.

00001: делит на 2 00010: делит на 4 00011: делит на 6

NB: Биты [7:5] в режиме Smartcard не используются.

B UART4 и UART5 нету.

27.6.8. Карта регистров USART

Offset	Register	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	6	8	7	9	5	4	က	2	-	0
0x00	USART_SR										F	Rese	erve	d												TXE	TC			\sim			PE
	Reset value																							0	0	1	1	0	0	0	0	0	0
0x04	USART_DR											Re	serv	/ed														D	R[8	:0]			
	Reset value																								0	0	0	0	0	0	0	0	0
0x08	USART_BRR							F	Rese	erve	d										D	V_I	Иan	tissa	a[15	:4]				DI	V_F [3	ract :0]	ion
	Reset value																	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
0x0C	USART_CR1								F	Rese	erve	d							•	NE	M	WAKE	PCE	PS	PEIE	TXEIE	TCIE	RXNEIE	IDLEIE	TE	RE	RWU	SBK
	Reset value																			0	0	0	0	0	0	0	0	0	0	0	0	0	0
0x10	USART_CR2								Re	serv	/ed								LINEN	S1 F [1	O :0]	CLKEN	CPOL	CPHA	LBCL	Reserved	LBDIE	LBDL	Reserved	,	ADD	[3:0)]
	Reset value																		0	0	0	0	0	0	0	Re	0	0	Re	0	0	0	0
0x14	USART_CR3										Re	serv	ved							I			CTSIE	CTSE	RTSE	DMAT	DMAR	SCEN	NACK	HDSEL	IRLP	IREN	EIE
	Reset value																						0	0	0	0	0	0	0	0	0	0	0
0x18	USART_GTPR							F	Rese	erve	d											[7:0]								7:0			
	Reset value																	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

28. Полноскоростной автономный USB (OTG_FS)

28.1. Введение в ОТG_FS

Использованы сокращения:

FS Полная скорость LS Низкая скорость

МАС Контроллер доступа среды

OTG On-the-go (здесь "автономный")

PFC Контроллер FIFO пакетов

РНҮ Физический уровень

USB Универсальная последовательная шина

UTMI USB 2.0 transceiver macrocell interface (UTMI)

OTG_FS это двухфункциональный (DRD) контроллер, поддерживающий режимы периферийного устройства и хоста USB, в соответствии с *On-The-Go Supplement to the USB 2.0 Specification*. Может работать только хостом и только устройством в соответствии с *USB 2.0 Specification*. В режиме хоста OTG_FS поддерживает полноскоростные (FS, 12 Mбит/c) и низкоскоростные (LS, 1.5 Mбит/c) передачи, а в режиме устройства только полноскоростные (FS, 12 Mбит/c) передачи. OTG_FS поддерживает и HNP и SRP. В режиме хоста нужно только внешнее питание V_{BUS} .

28.2. Основные свойства OTG_FS

Их можно разделить на три категории: общие, хоста и устройства.

28.2.1. Общие свойства OTG_FS

Они таковы:

- Интерфейс USB-IF, сертифицированный для Universal Serial Bus Specification Rev 2.0
- Полная поддержка (PHY) необязательного протокола OTG см. On-The-Go Supplement Rev 1.3 specification
- On-The-Go Supplement Rev 1.3 specification
- —Встроенная поддержка Идентификации Устройств A-B (линия ID)
- —Встроенная поддержка хостом Протокола Сообщений (HNP) и Протокола Запроса Сессии SRP
- —Выключение хостом V_{BUS} для экономии батарей систем ОТG
- —Поддержка контроля OTG уровня V_{BUS} внутренними компараторами
- —Поддержка динамического переключения режимов хост/устройство
- Программная конфигурация в режиме:
- Устройство USB FS с SRP (устройство В)
- —Xост USB FS с SRP (устройство A)
- —Двухфункциональный OTG FS USB
- Поддержка FS SOF и поддержки соединения LS с:
- —Импульс SOF от PAD
- —Импульс SOF от внутреннего таймера 2 (TIM2)
- Изменяемый период фрейма
- Прерывание конца фрейма
- Включает экономию энергии вроде останова системы во время остановки USB, выключения тактового домена ядра, управления питанием PHY и DFIFO
- Выделенная 1.25 КБ RAM с продвинутым управлением FIFO:
- —Программируемое разделение пространства RAM для разных FIFO
- —Все FIFO могут содержать много пакетов
- -Динамическое выделение памяти
- Размеры FIFO не кратны степени двойки ради неразрывности памяти
- Гарантия максимальной полосы пропускания USB до одного фрейма (1 ms) без вмешательства системы

28.2.2. Свойства хоста OTG_FS

Это:

- Внешнее питание V_{BUS} .
- До 8 каналов хоста с динамической конфигурацией для любого типа передач USB.
- Встроенный аппаратный планировщик, имеющий:
- Аппаратную очередь для 8 прерываний плюс запросов изохронных передач
- Аппаратную очередь для 8 управляющих событий плюс запросов не-периодических групповых передач
- Управление общим RX FIFO, периодическим и не-периодическим ТХ FIFO.


28.2.3. Свойства устройства OTG_FS

Это:

- 1 двунаправленная конечная точка 0
- 3 конечные точки (EP) IN для Групповых, Прерывающих и Изохронных передач
- 3 конечные точки ОUТ для Групповых, Прерывающих и Изохронных передач
- Управление общим Rx FIFO и Tx-OUT FIFO
- Управление до 4 выделенными Tx-IN FIFO (по одному для каждой активной IN EP)
- Поддержка программного отключения.

28.3. Функциональное описание OTG_FS

Блок-схема OTG FS



28.3.1. Полноскоростное ядро OTG

USB OTG FS получает 48 MHz $\pm 0.25\%$ такты от контроллера сброса и тактов (RCC) через внешний кварц. Такты USB питают 48 MHz домен на полной скорости (12 Мбит/с) и должны включаться до конфигурации ядра OTG FS.

СРU и ОТG FS соединены шиной AHB. Для USB ОТG выделена одна линия прерываний.

CPU посылает данные через USB записью 32-бит слов по адресам регистров OTG_FS. Они автоматически идут в Tx-FIFO данных в памяти данных USB. Каждой IN EP (устройство) и каждому выходному каналу (хост) выделяется один Tx-FIFO.

CPU получает данные от USB чтением 32-бит слов из адресов регистров OTG_FS. Они автоматически идут из общего Rx-FIFO в 1.25 КБ памяти данных USB. Каждой OUT EP (устройство) и каждому входному каналу (хост) выделяется один регистр Rx-FIFO.

Уровень протокола USB использует последовательный преобразователь (SIE) и с шиной USB общается через встроенный приёмо-передатчик физического уровня (PHY).


28.3.2. Полноскоростной ОТG PHY

OTG PHY использует подмножество шины UTMI+ Bus (UTMIFS) и включает компоненты:

- Модуль приёмопередатчика FS/LS хоста и устройства.
- Встроенный резистор подпорки линии ID для идентификации устройств A/B.
- Встроенные резисторы подпорки и подтяжки линий DP/DM, управляемые ядром OTG_FS. В режиме устройства к V_{BUS} подключается резистор подпорки DP (полноскоростная периферия). В режиме хоста к обеим линиям DP/DM подключаются резисторы подтяжки. Все резисторы подключаются динамически в соответствии с протоколом HNP.
- Резистор подпорки DP состоит из 2 раздельно подключаемых резисторов. Динамическая подстройка подпорки DP помогает бороться с шумами сигнала Tx/Rx.
- Компараторы уровня V_{BUS} с гистерезисом для определения V_{BUS} в Норме, A-В Сессия в Норме и порогов напряжения конца сессии. Они используются в протоколе запроса сессии (SRP), определяя начало и конец сессии и следят за уровнем V_{BUS} .
- Импульсная схема заряда/разряда V_{BUS} через во время SRP (слабый привод).

28.4. Двухфункциональный OTG_FS (DRD)

Подключение устройства OTG A-B



- 1. Внешний регулятор напряжения только при питании устройства от V_{BUS}
- 2. STMPS2141STR на плате системы требуется только если надо подать V_{BUS} на внешнее устройство.

28.4.1. Определение линии ID

Режим хоста или периферии (по умолчанию) подразумевается зависящим от входной ножки ID. Состояние линии ID зависит от стороны кабеля USB, воткнутого в "разъёмаму" micro-AB.

- Если вставлена сторона В с оборванным проводом ID, то встроенный резистор подпорки создаёт высокий уровень ID и это Периферия.
- Если вставляется сторона A с заземлённым ID, то OTG_FS выдаёт прерывание изменения состояния линии ID (бит CIDSCHG в OTG_FS_GINTSTS) для инициализации программ хоста и автоматически переключается в режим хоста.

28.4.2. Двухфункциональное устройство HNP

Бит разрешения протокола HNP (бит HNPCAP в OTG_FS_GUSBCFG) позволяет ядру OTG_FS динамически переключаться из A-хоста в A-периферию и наоборот, и из B-периферии в B-хост. Текущее состояние устройства можно определить по сочетанию битов состояния ID (бит CIDSTS в OTG_FS_GOTGCTL) текущего режима (бит CMOD в OTG_FS_GINTSTS).

Программная модель HNP описана в Секции 28.17.

28.4.3. Двухфункциональное устройство SRP

Бит разрешения протокола SRP (бит SRPCAP в OTG_FS_GUSBCFG) разрешает ядру OTG_FS выключать питание от V_{BUS} для A-устройств, они и так всегда с ним работают.

Программная модель SRP A/B-устройств описана в Секции 28.17.


28.5. Периферийный USB

OTG_FS работает периферией USB как:

- ОТG В-периферия
 - —OTG В-устройство по умолчанию, если кабель USB воткнут стороной В
- ОТG А-периферия
 - —OTG A-устройство после того как HNP переключает OTG_FS в режим периферии
- В-устройство
 - Если линия ID есть, работает и подключена к стороне B кабеля USB, и очищен бит HNPCAP в регистре OTG_FS_GUSBCFG.
- Только периферия:
 - Стоит бит FDMOD в регистре OTG_FS_GUSBCFG. В этом случае линия ID игнорируется, даже если она есть в разъёме.

 ${f NB}$: При питании устройств в режимах ${f B}$ и только-периферии от ${f V}_{BUS}, {f V}_{DD}$ надо подавать через внешний регулятор.

Подключение только-периферии USB



28.5.1. Устройство с SRP

Разрешение протокола SRP включается битом SRPCAP в регистре OTG_FS_GUSBCFG. Таким образом устройство A может выключать V_{BUS} при остановке сессии USB.

28.5.2. Состояния устройств

Запитанное

Обнаружение V_{BUS} при В-Сессии делает состояние Запитанным. OTG_FS автоматически подключает резистор подпорки сигнала DP полноскоростного хоста и выдаёт запрос прерывания сессии (бит SRQINT в регистре OTG FS GINTSTS).

Также проверяется рабочий уровень V_{BUS} от хоста. Если в B-сессии V_{BUS} падает, то OTG_FS автоматически отключается и выдаёт прерывание выхода из запитанного режима (бит SEDET в регистре OTG_FS_GOTGINT).

В запитанном режиме OTG_FS ждёт сигнала сброса от хоста, и всё. При появлении сброса (USBRST в OTG_FS_GINTSTS) выдаётся прерывание. По завершении сброса выдаётся прерывание конца переучёта (ENUMDNE в OTG_FS_GINTSTS) и OTG_FS идёт в состояние по умолчанию.

Программное отключение

Установка бита SDIS в регистре OTG_FS_DCTL отключает резистор подпорки DP и хост выдаёт прерывание отключения даже при реально воткнутом в порт хоста кабеле USB.

По умолчанию

В этом режиме OTG_FS ждёт от хоста команду SET_ADDRESS. По ней в поле DAD регистра OTG_FS_DCFG пишется адрес устройства, OTG_FS становится адресованным и может отвечать на запросы хоста.

Остановленное

Периферийный OTG_FS постоянно отслеживает активность USB. После 3 ms простоя USB выдаётся прерывание раннего останова (бит ESUSP в OTG_FS_GINTSTS) и через 3 ms подтверждается прерыванием останова (бит USBSUSP в OTG_FS_GINTSTS). Автоматически ставится бит состояния (SUSPSTS в OTG_FS_DSTS) и OTG_FS стопорится.

Выйти из останова можно самостоятельно установкой бита удалённой побудки (RWUSIG в OTG_FS_DCTL) и его снятием после задержки от 1 до 15 ms.

При появлении сигнала побудки от хоста выдаётся прерывание (бит WKUPINT в регистре OTG FS GINTSTS) и автоматически снимается бит останова устройства.

28.5.3. Конечные точки устройств

Ядро OTG_FS обслуживает следующие конечные точки USB:

- Управляющая точка 0:
- —Двунаправленная, только для управляющих сообщений.
- —Отдельные наборы регистров для входных и выходных передач.
- Собственные регистры управления (OTG_FS_DIEPCTL0/OTG_FS_DOEPCTL0), конфигурации передач (OTG_FS_DIEPTSIZ0/OTG_FS_DIEPTSIZ0) и состояния/прерываний (OTG_FS_DIEPINT0/OTG_FS_DOEPINT0) с несколько отличными от других точек битами.
- 3 конечных точки IN
- —Поддерживают изохронные, групповые и прерывающие передачи.
- Собственные регистры управления (OTG_FS_DIEPCTLx), конфигурации передач (OTG_FS_DIEPTSIZx) и состояния/прерываний (OTG_FS_DIEPINTx).
- —Регистр маски общих прерываний (включая EP0) Устройства IN (OTG FS DIEPMSK).
- —Поддержка прерывания незавершённых изохронных передач IN (бит IISOIXFR в регистре OTG_FS_GINTSTS). Оно выставляется во время прерывания конца периодического фрейма (OTG_FS_GINTSTS/EOPF).
- 3 конечных точки OUT
- Поддерживают изохронные, групповые и прерывающие передачи.
- Собственные регистры управления (OTG_FS_DOEPCTLx), конфигурации передач (OTG_FS_DOEPTSIZx) и состояния/прерываний (OTG_FS_DOEPINTx).
- —Регистр маски общих прерываний (включая EPO) Устройства Out (OTG FS DOEPMSK).
- —Поддержка прерывания незавершённых изохронных передач OUT (бит INCOMPISOOUT в OTG_FS_GINTSTS). Оно выставляется во время прерывания конца периодического фрейма (OTG FS GINTSTS/EOPF).

Управление конечной точкой

- Через регистры управления (DIEPCTLx/DOEPCTLx) можно:
- —Включить/выключить точку
- Активировать точку в текущей конфигурации
- Установить тип передачи USB (изохронная, групповая, прерывающая)
- —Задать размер пакета
- —Задать номер Тх-FIFO для точки IN
- Задать ожидаемый или передаваемый DATA0/DATA1 PID (только групповые/прерывающие)
- —Задать чётный/нечётный фрейм изохронных передач
- Установкой бита NAK всегда выдавать хосту не-ответ независимо от состояния FIFO
- Установкой бита **STALL** всегда стопорить токены хоста этой точке

— Установить режим SNOOP точки OUT, чтобы не проверяла CRC принятых данных.

Передачи конечной точки

Размер и состояние передачи хранятся в регистрах DIEPTSIZx/DOEPTSIZx. Писать в него нужно до запуска конечной точки. После запуска точки регистр доступен только по чтению, пишет в него OTG FS.

Можно установить параметры:

- Размер передачи в байтах
- Число пакетов всей передачи

Состояние/прерывания конечной точки

События со стороны USB и AHB хранятся в регистрах прерываний (DIEPINTx/DOPEPINTx). Читать их надо при стоящих битах прерываний (бит OEPINT в OTG_FS_GINTSTS для точки OUT и бит IEPINT в OTG_FS_GINTSTS для точки IN). Перед чтением этих регистров надо получить номер прервавшей конечной точки из общего регистра прерываний (OTG_FS_DAINT). Снятие бита в этих регистрах чистит соответствующие биты регистров DAINT и GINTSTS.

Ядро периферии проверяет и выдаёт прерывания для:

- Завершение передачи для сторон АНВ и USB
- Фаза SETUP завершена (только управляющие OUT)
- FIFO передачи наполовину или полностью пуст (точки IN)
- Хосту передан ответ NAK (только изохронные IN)
- Принят токен IN при пустом Tx-FIFO (только групповые IN и прерывающие IN)
- Принят токен OUT для ещё не включённой точки
- Ошибка перекрёстного шума
- Программа выключила точку
- Программа включила NAK точки (только изохронные IN)
- Принята череда более 3 пакетов SETUP (только управляющая OUT)
- Таймаут (только управляющие IN)
- Отброшен изохронный пакет OUT без выдачи прерывания.

28.6. Хост USB


OTG_FS работает USB хостом как:

- OTG A-xoct
- состояние А-устройства по умолчанию когда вставлена сторона A кабеля USB
- OTG B-host
- В-устройство после HNP переключения в режим хоста
- А-устройство
- Если линия ID есть, работает и подключена к А-стороне кабеля USB, и снят бит HNPCAP в регистре OTG_FS_GUSBCFG. К линиям DP/DM автоматически подключаются встроенные резисторы подтяжки.
- Только хост
- Включается битом FHMOD в регистре OTG_FS_GUSBCFG. В этом случае линия ID игнорируется даже при её наличии в разъёме USB. К линиям DP/DM автоматически подключаются встроенные резисторы подтяжки.

 ${f NB}$: Встроенный источник 5V V_{BUS} не поддерживается, на линию надо подавать внешнее напряжение. Внешнюю подзарядку можно подавать через выход GPIO. Это требуется для конфигураций OTG A-хост, A-устройства и только-хост.

Уровень V_{BUS} при работе USB проверяется на входе V_{BUS} . Сигнал перегрузки источника подзарядки V_{BUS} можно подавать на вход GPIO для выдачи прерывания. Прерывание перегрузки должно немедленно выключать V_{BUS} .

Подключение только-хост USB



1. STMPS2141STR нужна только при питании устройств от V_{BUS} . При наличии 5V питания на плате можно использовать перемычку.

28.6.1. Хост с SRP

Поддержка SRP включается битом SRPCAP в регистре OTG_FS_GUSBCFG. Теперь можно выключать питание V_{BUS} при остановке сессии USB.

28.6.2. Состояния хоста USB

Питание порта хоста

Встроенное питание -5V V_{BUS} не поддерживается. Стало быть нужно использовать внешнее. Внешнюю подзарядку можно подавать через выходы GPIO. При питании V_{BUS} от GPIO надо ставить бит PPWR в регистре OTG FS HPRT.

V_{BUS} в норме

При включённом HNP или SRP ножку контроля V_{BUS} (PA9) надо подключать к V_{BUS} . Непредвиденное падение напряжения V_{BUS} ниже порога (4.25 V) запускается прерывание конца сессии (бит SEDET в OTG FS GOTGINT). Затем надо отключить V_{BUS} и снять бит питания порта.

При выключенных HNP SRP ножку контроля V_{BUS} (PA9) к V_{BUS} подключать не надо.

Сигнал перегрузки источника подзарядки V_{BUS} можно подавать на вход GPIO для выдачи прерывания. Прерывание перегрузки должно немедленно выключать V_{BUS} и снять бит питания порта.

Обнаружение хостом подключения периферии

При включённых SRP или HNP ядро OTG_FS обнаруживает подключение периферии USB или устройства В только при рабочем уровне питания (V_{BUS} выше 4.75 V). При подключении внешнего устройства В ядро OTG_FS выдаёт прерывание установкой бита PCDET в регистре OTG_FS_HPRT.

При выключенных HNP и SRP периферия USB и устройства В обнаруживаются сразу после подключения. Ядро OTG_FS выдаёт прерывание установкой бита PCDET в регистре OTG_FS_HPRT.

Обнаружение хостом отключения периферии

Прерывание выдаётся установкой бита DISCINT в регистре OTG_FS_GINTSTS.

Переучёт хоста

После обнаружения подключённого устройства хост должен начать переучёт, посылая новому устройству сброс USB и команды конфигурации.

Перед посылкой сброса USB надо дождаться прерывания конца антидребезга (бит DBCDNE в OTG FS GOTGINT), появляющегося при подключении резисторов к DP (FS) или DM (LS).

Сигнал сброса USB подаётся снятием бита PRST в регистре OTG_FS_HPRT минимум на 10 ms и максимум на 20 ms. Считать это время надо осторожно.

После сброса USB выдаётся прерывание изменения состояния включения (бит PENCHNG в OTG_FS_HPRT). Теперь можно узнать скорость подключённого устройства (бит PSPD в OTG_FS_HPRT) и начать выдавать SOF (FS) или Живи (Keep alive) (LS) и посылать команды конфигурации.

Остановка хоста

Активность USB останавливают установкой бита PSUSP в регистре OTG_FS_HPRT. OTG_FS прекращает посылку SOFs и идёт в режим останова. Выйти из него можно по инициативе устройства. При этом выдаётся прерывание побудки (бит WKUPINT в регистре OTG_FS_GINTSTS), автоматически ставится бит восстановления (бит PRES в OTG_FS_HPRT) и на USB выдаётся сигнал восстановления. Через некоторое время бит восстановления снимается и и возобновляется выдача SOF.

При побудке по инициативе хоста автоматически ставится бит восстановления через некоторое время он снимается и и возобновляется выдача SOF.

28.6.3. Каналы хоста

Ядро OTG_FS обслуживает 8 каналов хоста. Хост не может одновременно поддерживать больше 8 запросов передач. Если их больше, то контроллер хоста (HCD) должен перераспределить каналы после их освобождения завершением передачи.

Канал хоста поддерживает IN/OUT и любой тип периодических/не-периодических передач. Канал имеет собственные регистры управления (HCCHARx), конфигурации (HCTSIZx) состояния/ прерываний (HCINTx) со связанным регистром маски (HCINTMSKx).

Управление каналом хоста

- Регистр НССНАК позволяет:
- -Включать/выключать канал.
- —Ставить скорость FS/LS целевой периферии USB
- —Задавать адрес целевой периферии USB
- —Задавать номер конечной точки целевой периферии USB
- —Задавать направление передач IN/OUT
- —Задавать тип передач USB (управляющая, групповая, прерывающая, изохронная)
- —Задавать максимальный размер пакета (MPS)
- —Задавать периодические передачи для выполнения во время чётных/нечётных фреймов

Передачи канала хоста

Длина и состояние передач содержатся в регистре HCTSIZ x. Писать в него надо до запуска канала. После запуска регистр доступен только по чтению.

- Можно задавать:
- размер передачи в байтах
- число пакетов всей передачи
- —начальный PID данных

Состояние/прерывания канала хоста

События со стороны USB и AHB отмечаются в регистре HCINTx. Читать его нужно при стоящем бите прерывания (бит HCINT в регистре OTG_FS_GINTSTS). Перед этим нужно прочесть номер прервавшего канала из регистра HCAINT. Снимаются биты прерывания очисткой соответствующих битов в регистрах HAINT и GINTSTS. Маска прерываний есть в регистре OTG_FS_HCINTMSKx.

- Ядро хоста проверяет следующие события прерываний:
- —Завершение передачи на сторонах AHB и USB
- —Остановка канала по концу передачи, ошибке передачи USB или команде выключения
- —Передающий FIFO наполовину или полностью пуст (точки IN)
- —Принят ответ АСК
- —Принят ответ NAK
- —Принят ответ STALL
- —Ошибка передачи USB по ошибке CRC, таймауту, битовому заполнению, сбойному EOP
- —Ошибка перекрёстных шумов
- Переполнение фрейма
- —Ошибка переключения данных

28.6.4. Планировщик хоста

По началу фрейма хост сначала выполняет одновременно затребованные периодические (изохронные и прерывающие) передачи, а затем не-периодические (управляющие и групповые). Это делается с помощью очередей запросов (по одной для каждого вида передач). Каждая очередь имеет до 8 элементов. Элемент очереди содержит номер IN или OUT канала и информацию к его обработке через USB. Порядок запросов в очереди определяет последовательность пересылок по USB.


Если для текущего фрейма ещё запланирована изохронная или прерывающая передача, то в его конце выдаётся прерывание незавершённой периодической передачи (IPXFR в OTG_FS_GINTSTS). Управляет очередями запросов только ядро ОТС HS. Регистры FIFO и состояния периодической (HPTXSTS) и не-периодической (HNPTXSTS) очередями доступны только по чтению. Они содержат:

- Число свободных строк (до 8)
- Доступное место в Tx-FIFO (передачи OUT)
- Токен IN/OUT, номер канала и состояние.

Перед отправкой запроса в очередь нужно убедиться в наличии там свободного места проверив биты PTXQSAV в регистре OTG FS HNPTXSTS или NPTQXSAV в регистре OTG FS HNPTXSTS.

28.7. Выдача SOF

Подключение SOF



Ядро OTG FS помогает отслеживать и конфигурировать размещение SOF в хосте и периферии, равно как и выдачу импульсов SOF. Это полезно при подключении звуковой периферии для синхронизации изохронного потока между устройством и PC.

28.7.1. SOF хоста

В режиме хоста число тактов PHY между двумя последовательными токенами SOF (FS) или Keep-alive (LS) пишутся в регистр интервала фреймов (HFIR). Прерывание выдаётся по каждому началу фрейма (бит SOF в OTH_FS_GINTSTS). Номер текущего фрейма и остаток времени до следующего отслеживается в регистре HFNUM.

Выдаваемый по токену SOF импульс, длительностью 12 системных тактов можно направлять на выходную ножку SOF с помощью бита SOFOUTEN в регистре OTG_FS_GCCFG. Также импульс SOF внутренне подключён к входу запуска TIM2.

28.7.2. SOF устройства

В режиме устройства при получении токена SOF (бит SOF в OTH_FS_GINTSTS) выдаётся прерывание. Номер фрейма можно почитать в регистре состояния устройства (FNSOF в регистре OTG_FS_DSTS). Выдаваемый по токену SOF импульс, длительностью 12 системных тактов можно направлять на выходную ножку SOF с помощью бита SOFOUTEN в регистре OTG_FS_GCCFG. Также импульс SOF внутренне подключён к входу запуска TIM2.

Время выдачи прерывания конца периодического фрейма (GINTSTS/EOPF) определено как 80%, 85%, 90% или 95% ожидаемого времени фрейма в регистре конфигурации устройства (PFIVL в OTG_FS_DCFG). Так можно определить конец всей изохронной передачи.

28.8. Варианты питания

Потребление энергии ядром ОТG PHY определяется тремя битами регистра конфигурации ядра:

- Выключение PHY (GCCFG/PWRDWN)
- Включение компараторов V_{BUS} устройства A (GCCFG/VBUSASEN).
- Включение компараторов V_{BUS} устройства В (GCCFG/VBUSASEN)
- Остановка тактов PHY (бит STPPCLK в OTG FS PCGCCTL).
- 3anpet HCLK (GATEHCLK B OTG FS PCGCCTL).
- Стоп системы USB.


Во благо экономии, FIFO данных USB тактируются только при доступе из ядра OTG_FS.

28.9. Динамическое обновление регистра OTG_FS_HFIR

Ядро USB в режиме хоста может подстраивать время выдачи фреймов микро-SOF для синхронизации внешнего устройства.

Если регистр OTG_HS_HFIR изменился внутри текущего фрейма микро-SOF, то изменение периода SOF вступит в силу в следующем фрейме.

Динамическое обновление OTG_FS_HFIR




28.10. FIFO данных USB

Система USB имеет 1.25 КБ выделенного RAM для одного Rx-FIFO и нескольких Tx-FIFO. Число и использование FIFO зависит от режима устройства. В режиме периферии каждой активной точке IN выделяется дополнительный Tx-FIFO. Размер FIFO определяется программно.

28.11. Архитектура FIFO устройства

FIFO режима устройства и адреса AHB



28.11.1. Rx FIFO устройства

Он принимает данные в доступное место Rx-FIFO от всех точек OUT устройства. Состояние принятого (номер точки OUT, счётчик байт, PID данных и их достоверность) хранится вместе с данными. При исчерпании места в FIFO передача от хоста получает NACK и выдаётся прерывание адресованной конечной точки. Размер приёмного FIFO задаётся в регистре GRXFSIZ.

Выгоды одного FIFO приёма:

- Все точки ОUТ используют один буфер RAM (общий FIFO)
- Токены OUT могут поступать в любой последовательности


Если Rx-FIFO не пуст (бит RXFLVL в OTG_FS_GINTSTS) то программа получает прерывания. Информация пакета есть в регистре состояния пакета (GRXSTSP), данные читают по соответствующему адресу FIFO.

28.11.2. Тх FIFO устройства

Для каждой точки IN выделяется свой FIFO. Размеры FIFO пишутся в регистры размера FIFO, (OTG FS TX0FSIZ) для точки IN-0 и (DIEPTXFx) для точек IN-х.

28.12. Архитектура FIFO хоста

FIFO режима хоста и адреса AHB



28.12.1. Rx FIFO хоста

Он принимает данные в доступное место Rx-FIFO все периодические и не-периодические передачи от всех точек IN устройства. Состояние принятого (номер точки OUT, счётчик байт, PID данных и их достоверность) хранится вместе с данными. Размер приёмного FIFO задаётся в регистре GRXFSIZ.

Выгоды одного FIFO приёма:

- Все точки OUT используют один буфер RAM (общий FIFO)
- Запись любой последовательности токенов IN определяется программой хоста

Если Rx-FIFO не пуст, то программа получает прерывания. Информация пакета есть в регистре состояния пакета, данные читают по соответствующему адресу FIFO.

28.12.2. Тх FIFO хоста

Для периодических (изохронных и прерывающих) и не-периодических (управляющих и групповых) передач ОUT используются отдельные FIFO. В них хранятся передаваемые данные. Размер периодического/не-периодического Тх FIFO определяется каждый в своём регистре (HPTXFSIZ/HNPTXFSIZ).

В начале фрейма сначала обрабатывается очередь периодических Tx FIFO, затем непериодических.

Передающие FIFO работают так:

- Для периодических (не-периодических) каналов ОUT используется один буфер RAM
- Последовательность заполнения передающего FIFO определяется программой

Выдача прерываний полупустого или пустого периодического Tx FIFO (PTXFE в OTG_FS_GINTSTS) задаётся в регистре конфигурации AHB (PTXFELVL в OTG_FS_GAHBCFG). Запись передаваемых данных возможна только при наличии свободного места в Tx FIFO и очереди запросов (регистр HPTXSTS).

Выдача прерываний полупустого или пустого не-периодического Tx FIFO (NPTXFE в регистре OTG_FS_GINTSTS) задаётся в регистре конфигурации AHB (TXFELVL в OTG_FS_GAHBCFG). Запись передаваемых данных возможна только при наличии свободного места в Tx FIFO и очереди запросов (регистр HNPTXSTS).

28.13. Размещение FIFO в RAM

28.13.1. Режим устройства

Память для приёмного FIFO: надо выделить память для 10 пакетов SETUP, ядро к этой памяти не суётся. Один участок выделяется для Глобального OUT NAK. Состояние принятого пакета пишется вместе с данными.

Поэтому для приёма пакетов надо выделять минимум (Максимальный_ Размер_Пакета/ 4) + 1. При нескольких изохронных точках надо выделить не меньше двух таких участков. Обычно выделяют два таких участка.

Вместе с последним пакетом передачи конечной точки в FIFO пихается состояние завершения передачи. Для неё нужен один участок на точку OUT.

Память для передающего FIFO: минимальный размер FIFO равен максимальному размеру пакета точки IN.

NB: Больший размер FIFO точки IN повышает производительность USB.

28.13.2. Режим хоста

Память для приёмного FIFO

Состояние принятого пакета пишется вместе с данными.

Поэтому для приёма пакетов надо выделять минимум (Максимальный_ Размер_Пакета/ 4) + 1. При нескольких изохронных точках надо выделить не меньше двух таких участков. Обычно выделяют два таких участка.

Вместе с последним пакетом передачи конечной точки в FIFO пихается состояние завершения передачи. Для неё нужен один участок на канал.

Память для передающего FIFO

Минимальный размер не-периодического передающего FIFO равен самому большому размеру пакетов не-периодических каналов ОUT. Обычно выделяют два максимальных размера пакета.

Минимальный размер периодического передающего FIFO равен самому большому размеру пакетов периодических каналов OUT. Если есть изохронные точки OUT, то максимальный размер этого канала надо удвоить.

NB: Больший размер не-периодического передающего FIFO повышает производительность USB.

28.14. Производительность системы с USB

Наилучшая производительность USB и системы достигается благодаря большим буферам RAM, гибким размерам FIFO, быстрому 32-бит доступу к FIFO через регистры AHB и развитому механизму управления FIFO. Можно достичь максимальной скорости USB. Качества таковы:

- Программе очень удобно:
- —Накапливать много данных для передачи по USB
- —Собирать много данных в приёмный FIFO
- Ядру USB удобно:
- —Аппаратно планировать передачу большого числа данных по USB
- —Иметь много места для размещения данных из USB

28.15.Прерывания OTG_FS

Иерархия прерываний Interrupt Global interrupt mask (Bit 0) AHB configuration register 9 17:10 8 Core interrupt mask Core interrupt register⁽¹⁾ register OTG interrupt Device all endpoints register interrupt register Device all endpoints **OUT** endpoints IN endpoints interrupt mask register Device IN/OUT Device IN/OUT endpoint endpoints common Interrupt interrupt registers 0 to 3 interrupt mask register sources Host port control and status register Host all channels interrupt Host all channels register interrupt mask register Host channels interrupt mask registers 0 to 7 Host channels interrupt registers 0 to 7 ai15616b

28.16. Регистры управления и состояния OTG_FS

Контроллер OTG_FS управляется через регистры состояния и управления (CSR) по шине AHB. Это 32-бит регистры, выравненные на границу 32-бит, доступные 32-бит словами.

CSR разделяются на:


- Общие регистры ядра
- Регистры режима хоста
- Общие регистры хоста
- CSR портов хоста
- Регистры каналов хоста
- Регистры режима устройства
- Общие регистры устройства
- Регистры конечных точек устройства
- Регистры управления питанием и тактами
- Регистры доступа к FIFO данных (DFIFO)

Одновременно в режимах хоста и ядра доступны только Общие регистры ядра, Регистры управления питанием и тактами, Регистры доступа к FIFO данных и CSR портов хоста. Работая в одном режиме, контроллер OTG_FS не должен обращаться к регистрам другого режима. Это вызовет прерывание несовпадения режима (бит MMIS в регистре OTG_FS_GINTSTS). При переключении режимов регистры нужно переписать как при выходе из сброса.

28.16.1. Карта памяти CSR

Регистры режимов хоста и устройства занимают разные адреса. Все регистры сделаны в домене тактов АНВ.

Карта памяти CSR



1. x=3 у устройства и x=7 у хоста.

Карта общих CSR

Эти регистры доступны в режимах хоста и устройства.

Таблица 199. Общие CSR

таолица 199. Оог	цие Сък	
Имя	Смещение адреса	Имя регистра
OTG_FS_GOTGCTL	0x000	Регистр управления и состояния OTG_FS (OTG_FS_GOTGCTL)
OTG_FS_GOTGINT	0x004	Регистр прерываний OTG_FS (OTG_FS_GOTGINT)
OTG_FS_GAHBCFG	0x008	Регистр конфигурации AHB OTG_FS (OTG_FS_GAHBCFG)
OTG_FS_GUSBCFG	0x00C	Регистр конфигурации USB OTG_FS (OTG_FS_GUSBCFG)
OTG_FS_GRSTCTL	0x010	Регистр сброса OTG_FS (OTG_FS_GRSTCTL)
OTG_FS_GINTSTS	0x014	Регистр прерываний ядра OTG_FS (OTG_FS_GINTSTS)
OTG_FS_GINTMSK	0x018	Регистр маски прерываний OTG_FS (OTG_FS_GINTMSK)
OTG_FS_GRXSTSR	0x01C	Регистр состояния приёма отладки OTG_FS/
OTG_FS_GRXSTSP	0x020	Регистр состояния и чтения OTG (OTG_FS_GRXSTSR/OTG_FS_GRXSTSP)
OTG_FS_GRXFSIZ	0x024	Регистр размера приёмного FIFO OTG_FS (OTG_FS_GRXFSIZ)
OTG_FS_HNPTXFSIZ/ OTG_FS_DIEPTXF0 ⁽¹⁾	0x028	Регистр размера FIFO не-периодической передачи хоста OTG_FS (OTG_FS_HNPTXFSIZ)/размера FIFO передачи конечной точки 0 (OTG_FS_DIEPTXF0)

Имя	Смещение адреса	Имя регистра
OTG_FS_HNPTXSTS	0x02C	Регистр FIFO не-периодической передачи /состояния очереди OTG_FS (OTG_FS_HNPTXSTS)
OTG_FS_GCCFG	0x038	Общий регистр конфигурации ядра OTG_FS (OTG_FS_GCCFG)
OTG_FS_CID	0x03C	Регистр ID ядра OTG_FS (OTG_FS_CID)
OTG_FS_HPTXFSIZ	0x100	Регистр размера FIFO периодических передач OTG_FS (OTG_FS_HPTXFSIZ)
OTG_FS_DIEPTXFx		Регистр размера FIFO передач конечной точки IN устройства OTG_FS (OTG_FS_DIEPTXFx) (x = 13, где x это номер FIFO)

^{1.} Общее правило: OTG_FS_HNPTXFSIZ в режиме хоста, OTG_FS_DIEPTXF0 в режиме устройства.

Карта CSR хоста

Эти регистры писать при каждом входе в режим хоста.

Таблица 200. CSR режима хоста

Имя	Смещение адреса	Имя регистра
OTG_FS_HCFG	0x400	Регистр конфигурации хоста OTG_FS (OTG_FS_HCFG)
OTG_FS_HFIR	0x404	Регистр интервала фрейма хоста OTG_FS (OTG_FS_HFIR)
OTG_FS_HFNUM	0x408	Регистр номера фрейма/остатка времени хоста OTG_FS (OTG_FS_HFNUM)
OTG_FS_HPTXSTS	0x410	Регистр FIFO периодических передач/состояния очереди хоста OTG_FS (OTG_FS_HPTXSTS)
OTG_FS_HAINT	0x414	Регистр прерываний всех каналов хоста OTG_FS (OTG_FS_HAINT)
OTG_FS_HAINTMSK	0x418	Регистр маски прерываний всех каналов хоста OTG_FS (OTG_FS_HAINTMSK)
OTG_FS_HPRT	0x440	Регистр управления и состояния хоста OTG_FS (OTG_FS_HPRT)
OTG_FS_HCCHARx	0x500 0x520 0x6E0	Регистр характеристик канала x хоста OTG_FS (OTG_FS_HCCHARx) (x = 07, где x = Homep канала)
OTG_FS_HCINTx	0x508	Регистр прерываний канала x хоста OTG_FS(OTG_FS_HCINTx) (x = 07, где x = Номер канала)
OTG_FS_HCINTMSKx	0x50C	Регистр маски прерываний канала x хоста OTG_FS Host (OTG_FS_HCINTMSKx) (x = 07, где x = Hoмер канала)
OTG_FS_HCTSIZx	0x510	Регистр размера передачи канала x хоста OTG_FS (OTG_FS_HCTSIZ x) (x = 07, где x = Номер канала)

Карта CSR устройства

Эти регистры писать при каждом входе в режим устройства.

Таблица 201. CSR режима устройства

Имя	Смещение адреса	Имя регистра
OTG_FS_DCFG	0x800	Регистр конфигурации устройства OTG_FS (OTG_FS_DCFG)
OTG_FS_DCTL	0x804	Регистр управления устройства OTG_FS (OTG_FS_DCTL)
OTG_FS_DSTS	0x808	Регистр состояния устройства OTG_FS (OTG_FS_DSTS)
OTG_FS_DIEPMSK	0x810	Общий регистр маски прерывания конечных точек IN устройства OTG_FS (OTG_FS_DIEPMSK)
OTG_FS_DOEPMSK	0x814	Общий регистр маски прерывания конечных точек OUT устройства OTG_FS (OTG_FS_DOEPMSK)
OTG_FS_DAINT	0x818	Регистр прерываний всех конечных точек устройства OTG_FS (OTG_FS_DAINT)

	Смещение	
Имя	адреса	Имя регистра
OTG_FS_DAINTMSK	0x81C	Регистр маски прерываний всех конечных точек устройства OTG_FS (OTG_FS_DAINTMSK)
OTG_FS_DVBUSDIS	0x828	Регистр времени разряда V _{BUS} устройства OTG_FS (OTG_FS_DVBUSDIS)
OTG_FS_DVBUSPULS E	0x82C	Регистр времени импульса V _{BUS} устройства OTG_FS (OTG_FS_DVBUSPULSE)
OTG_FS_DIEPEMPMSK	0x834	Регистр маски пустого FIFO конечных точек IN устройства OTG_FS(OTG_FS_DIEPEMPMSK)
OTG_FS_DIEPCTL0	0x900	Регистр управления IN конечной точки 0 устройства OTG_FS (OTG_FS_DIEPCTL0)
OTG_FS_DIEPCTLx	0x920 0x940 0xAE0	Регистр управления конечной точки x устройства ОТG (OTG_FS_DIEPCTLx) (x = 13, где x = Номер конечной точки)
OTG_FS_DIEPINTx	0x908	Регистр прерываний конечной точки x устройства OTG_FS (OTG_FS_DIEPINT x) (x = 03, где x = Номер конечной точки)
OTG_FS_DIEPTSIZ0	0x910	Регистр размера передачи IN конечной точки 0 OTG_FS (OTG_FS_DIEPTSIZ0)
OTG_FS_DTXFSTSx	0x918	Регистр состояния FIFO передачи конечной точки IN OTG_FS (OTG_FS_DTXFSTSx) ($x = 03$, где $x = Homep$ конечной точки)
OTG_FS_DIEPTSIZx	0x930 0x950 0xAF0	Регистр размера передачи OUT конечной точки х устройства OTG_FS (OTG_FS_DOEPTSIZx) (х = 13, где х = Номер конечной точки)
OTG_FS_DOEPCTL0	0xB00	Регистр управления OUT конечной точки 0 устройства OTG_FS (OTG_FS_DOEPCTL0)
OTG_FS_DOEPCTLx	0xB20 0xB40 0xCC0 0xCE0 0xCFD	Регистр ОТG управления конечной точки х устройства (OTG_FS_DIEPCTLx) (x = 13, где x = Номер конечной точки)
OTG_FS_DOEPINTx	0xB08	Регистр прерываний конечной точки x устройства OTG_FS (OTG_FS_DOEPINT x) ($x = 03$, где $x = $ Hoмер конечной точки)
OTG_FS_DOEPTSIZx	0xB10	Регистр размера передачи OUT конечной точки х устройства OTG_FS (OTG_FS_DOEPTSIZx) (x = 13, где x = Номер конечной точки)

Карта регистров доступа к FIFO данных (DFIFO)

Регистры доступны в обоих режимах хоста и устройства. У каналов хоста IN, FIFO доступен по чтению. У каналов хоста OUT, FIFO доступен по записи.

Таблица 202. Карта регистров доступа к FIFO данных (DFIFO)

Секция регистров доступа к FIFO	Диапазон адресов	Доступ
Device IN Endpoint 0/Host OUT Channel 0: DFIFO Write Access Device OUT Endpoint 0/Host IN Channel 0: DFIFO Read Access	0x1000-0x1FFC	w r
Device IN Endpoint 1/Host OUT Channel 1: DFIFO Write Access Device OUT Endpoint 1/Host IN Channel 1: DFIFO Read Access	0x2000-0x2FFC	w r
Device IN Endpoint $x^{(1)}$ /Host OUT Channel $x^{(1)}$: DFIFO Write Access Device OUT Endpoint $x^{(1)}$ /Host IN Channel $x^{(1)}$: DFIFO Read Access	0xX000–0xXFFC	wr

^{1.} х=3 у устройства и х=7 у хоста.

Kapтa CSR питания и тактов

Это отдельный регистр, доступный в режимах хоста и устройства.

Таблица 203. Регистр управления питанием и тактами

Название	Имя	Смещение адреса: 0xE00-0xFFF
Power and clock gating control register	PCGCR	0xE00-0xE04
Reserved		0xE05-0xFFF

28.16.2. Общие регистры OTG_FS

Доступны в режимах хоста и устройства, при переключении режимов переписывать не надо.

Регистр управления и состояния (OTG_FS_GOTGCTL)

Смещение адреса: 0x000 По сбросу: 0x0000 0800

31 30 29 28 27 26 25 24 23 22 21 20 19 18 17 16 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0

Reserved	BSVLD	ASVLD	DBCT	CIDSTS	Reserved	DHNPEN	HSHNPEN	HNPRQ	HNGSCS	Reserved	SRQ	SRQSCS
	r	r	r	r		rw	rw	rw	r		rw	r

– <u>Биты 31:20</u>
 Резерв, не трогать.

— <u>Бит 19</u> **BSVLD**: В-сессия в норме

0: В-сессия сбойная.

1: В-сессия достойная.

В режиме ОТС можно использовать для определения факта подключения устройства.

NB: Доступен только в режиме устройства.

— <u>Бит 18</u> **ASVLD**: А-сессия в норме

0: А-сессия сбойная

1: А-сессия достойная

NB: Доступен только в режиме хоста

— <u>Бит 17</u> **DBCT**: Длинное/короткое время антидребезга обнаруженного подключения

0: Длинное, физическое подключение (100 ms + 2.5 µs)

1: Короткое, программное подключение (2.5 µs)

NB: Доступен только в режиме хоста

— <u>Бит 16</u> **CIDSTS**: Состояние ID подключения

0: Контроллер OTG_FS в режиме A-устройства

1: Контроллер OTG_FS в режиме B-устройства

NB: Доступен в обоих режимах.

– <u>Биты 15:12</u>
 Резерв, не трогать.

– <u>Бит 11</u>
 DHNPEN: Разрешение HNP устройства

Успешно принята команда SetFeature.SetHNPEnable от хоста USB.

0: HNP не разрешён

1: HNP разрешён

NB: Доступен только в режиме устройства.

– <u>Бит 10</u> **HSHNPEN**: Хост установил HNP устройству

Программно ставится после разрешения HNP на устройстве (командой SetFeature.SetHNPEnable).

0: Неудача

1: Успех

NB: Доступен только в режиме хоста

- <u>Бит 9</u> **HNPRQ**: Выдача запроса HNP

Ставится программно. Программно можно снять записью 0 после установки бита HNSSCHG в регистре OTG_FS_GOTGINT. Ядро снимает этот бит после очистки бита HNSSCHG.

0: Запроса HNP нет

1: Запрос HNP

NB: Доступен только в режиме устройства.

– Бит 8
 НNGSCS: Успешная беседа с Хостом

Ставится ядром при успешной беседе с хостом. Снимается ядром при стоящем запросе HNP (HNPRQ).

0: Не договорились

1: Успешно побеседовали

NB: Доступен только в режиме устройства.

– <u>Биты 7:2</u>
 Резерв, не трогать.

SRQ: Программный запрос сессии на USB — <u>Бит 1</u>

Ставится программой. Программно может сниматься записью 0 при изменении состояния беседы с хостом (стоит бит HNSSCHG в регистре OTG_FS_GOTGINT). Ядро снимает этот бит при чистом бите HNSSCHG. При использовании полноскоростного USB 1.1 перед запросом сессии надо дождаться разрядки V_{BUS} до 0.2 V после снятия бита BSVLD в OTG_FS_GOTGCTL. это время приведено в документации производителя.

0: Ничего не просили

1: Просим сессию

NB: Доступен только в режиме устройства.

SRQSCS: Успешный запрос сессии — Бит 0

Ставится ядром.

0: Сбойный

1: Успех

NB: Доступен только в режиме устройства.

Регистр прерываний (OTG_FS_GOTGINT)

Смещение адреса: 0x004 По сбросу: 0х0000 0000

Флаги ставятся при прерываниях ОТG, снимаются записью 1 в нужный бит.

31 30 29 28 27 26 25 24 23 22 21 20 19 18 17 16 15 14 13 12 11 10 9 8 7 6

Reserved	DBCDNE	АБТОСНБ	HNGDET	Reserved	HNSSCHG	SRSSCHG	Reserved	SEDET	Res.
	· -	rc_ w1	rc_ w1			rc_ w1		rc_ w1	

— Биты 31:20 Резерв, не трогать.

— Бит 19 **DBCDNE**: Антидребезг завершён

Ставится ядром после подключения устройства. Теперь можно выдавать сброс USB. Бит работает только при стоящем бите HNPCAP или SRPCAP в регистре OTG FS GUSBCFG.

NB: Доступен только в режиме хоста

— <u>Бит</u> 18 ADTOCHG: Таймаут А-устройства

Ставится ядром после таймаута ожидания подключения В-устройства.

NB: Доступен в обоих режимах.

HNGDET: Начало беседы хоста — Бит 17

Ставится ядром после обнаружения запроса беседы с хостом на USB.

NB: Доступен в обоих режимах.

— Биты 16:10 Резерв, не трогать.

— Бит 9 HNSSCHG: Состояние беседы хоста изменилось

Ставится ядром после изменения состояния бита HNGSCS в регистре OTG_FS_GOTGCTL.

NB: Доступен в обоих режимах.

SRSSCHG: Состояние запроса сессии изменилось — Бит 8

Ставится ядром после изменения состояния бита SRQSCS в регистре OTG_FS_GOTGCTL.

NB: Доступен в обоих режимах.

— Биты 7:3 Резерв, не трогать.

— Бит 2 SEDET: Конец сессии

Ставится ядром после падения V_{BUS} < 0.8 V. Конец сессии В-устройства.

— Биты 1:0 Резерв, не трогать.

Регистр конфигурации AHB (OTG_FS_GAHBCFG)

Смещение адреса: 0х008 По сбросу: 0х0000 0000

Пишется после включения питания или смены режима до запуска любой передачи по АНВ или USB. Параметры относятся в основном к AHB. После начальной записи изменять его нельзя.

Reserved Reserved Reserved WMLNIS rw rw

– <u>Биты 31:9</u>
 Резерв, не трогать.

— <u>Бит 8</u> **PTXFELVL**: Уровень пустоты Периодического TxFIFO

Выдача прерывания пустого периодического TxFIFO (бит PTXFE в OTG_FS_GINTSTS) при:

0: Полупустом периодическом TxFIFO

1: Совсем пустом периодическом TxFIFO

NB: Доступен только в режиме хоста

— <u>Бит 7</u> **ТХFELVL**: Уровень пустоты ТхFIFO не-периодического/точек IN

В режиме устройства: выдача прерывания пустого TxFIFO точек IN (TXFE в OTG_FS_DIEPINTx) при:

- 0: Полупустом TxFIFO
- 1: Совсем пустом TxFIFO

В режиме хоста: Выдача прерывания пустого не-периодического TxFIFO (бит NPTXFE в регистре OTG_FS_GINTSTS) при:

- 0: Полупустом не-периодическом TxFIFO
- 1: Совсем пустом не-периодическом TxFIFO
- <u>Биты 31:9</u>
 Резерв, не трогать.
- <u>Бит 0</u> **GINTMSK**: Маска Общего прерывания

Маска собранных воедино источников прерываний. Регистры состояния прерываний всё равно изменяются независимо от этого бита.

- 0: Прерывать нельзя.
- 1: Прерывать можно.

NB: Доступен в обоих режимах.

Регистр конфигурации USB (OTG_FS_GUSBCFG)

Смещение адреса: 0x00С По сбросу: 0x0000 0A00

Пишется после включения питания или смены режима до запуска любой передачи по AHB или USB. Параметры относятся к USB и USB-PHY. После начальной записи изменять его нельзя.

31 30 29 28 27 26 25 24 23 22 21 20 19 18 17 16 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0

CTXPKT	FDMOD	FHMOD	Reserved	TRDT	HNPCAP	SRPCAP	Res.	PHYSEL	Reserved	TOCAL
rw	rw	rw		rw	r/rw	r/rw		w		rw

— <u>Бит 31</u> **СТХРКТ**: Нарушенный пакет Тх

Только для отладки, не ставьте этот бит ни за что и никогда.

NB: Доступен в обоих режимах.

– Бит 30
 FDMOD: Принудительный режим устройства

Запись 1 переключает в режим устройства независимо от входной ножки ID.

- 0: Нормальный режим
- 1: Принудительный режим устройства

Изменения наступают через 25 ms после установки этого бита.

NB: Доступен в обоих режимах.

– <u>Бит 29</u>
 FHMOD: Принудительный режим хоста

Запись 1 переключает в режим хоста независимо от входной ножки ID.

- 0: Нормальный режим
- 1: Принудительный режим хоста

Изменения наступают через 25 ms после установки этого бита.

NB: Доступен в обоих режимах.

- <u>Биты 28:14</u>
 Резерв, не трогать.
- <u>Биты 13:10</u> **TRDT**: Время обратной связи USB в тактах PHY

Они ставятся в соответствии с Таблицей 204, в зависимости от частоты АНВ.

NB: Доступен только в режиме устройства.

— <u>Бит 9</u> **HNPCAP**: Разрешение HNP

0: HNР запрещён.1: HNР Разрешён.

NB: Доступен в обоих режимах.

— <u>Бит 8</u> SRPCAP: Разрешение SRP

0: SRP запрещён.

1: SRP Разрешён.

NB: Доступен в обоих режимах.

– <u>Бит 7</u> Резерв, не трогать.

— <u>Бит 6</u> **PHYSEL**: Выбор полноскоростного трансивера

Всегда 1, только запись.

– <u>Биты 5:3</u>
 Резерв, не трогать.

— <u>Биты 2:0</u> **ТОСА**L: Калибровка таймаута FS

Число тактов РНҮ, добавляемых к стандартной задержке (от 16 до 18 времён бита) между передачами пакетов для компенсации работы РНҮ от разных производителей. Определяется на основе скорости переучёта. На каждый такт РНҮ добавляется 0.25 времени бита.

Таблица 204. Значения TRDT

Диапазон час	Диапазон частот АНВ (MHz)					
Min.	Max					
14.2	15	0xF				
15	16	0xE				
16	17.2	0xD				
17.2	18.5	0xC				
18.5	20	0xB				
20	21.8	0xA				
21.8	24	0x9				
24	27.5	0x8				
27.5	32	0x7				
32	_	0x6				

Perистр сброса (OTG_FS_GRSTCTL)

Смещение адреса: 0x010 По сбросу: 0x0000 0A00

31 30 29 28 27 26 25 24 23 22 21 20 19 18 17 16 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0

AHBIDL	Reserved	TXFNUM	TXFFLSH	RXFFLSH	Seserved	FCRST	HSRST	CSRST
r		rw	rs	rs	Ľ	rs	rs	rs

— <u>Бит 31</u> **АНВІDL**: Простой ведущего АНВ

Машина состояний ведущего АНВ в Простое.

NB: Доступен в обоих режимах.

– Биты 30:11Резерв, не трогать.

— <u>Биты 10:6</u> **ТХFNUM**: Номер сливаемого TxFIFO

FIFO сливается установкой TxFIFO Flush. Пока бит TxFIFO Flush стоит, изменять это поле нельзя. 00000:

- Не-периодический TxFIFO в режиме хоста
- TxFIFO 0 в режиме устройства

00001:

- Периодический TxFIFO в режиме хоста
- ТхFIFО 1 в режиме устройства

00010: TxFIFO 2 в режиме устройства

...

00101: TxFIFO 15 в режиме устройства

10000: Все передающие FIFO в обоих режимах.

NB: Доступен в обоих режимах.

— <u>Бит 5</u>
 ТХFFLSH: Слив ТхFIFО

Команда на слив одного или всех FIFO, но не в середине передач с FIFO.

Отсутствие передач проверяется так:

Для чтения из TxFIFO—Было прерывание "NAK в действии"

Для записи в TxFIFO—Стоит бит AHBIDL в регистре OTG FS GRSTCTL.

NB: Доступен в обоих режимах.

— <u>Бит 4</u> **RXFFLSH**: Слив RxFIFO

Команда на слив всего RxFIFO, но не в середине передач с RxFIFO.

Перед записью в этот бит надо убедиться, что RxFIFO ни читается ни пишется.

Перед запуском других операций надо дождаться снятия этого бита. Это требует 8 тактов (самый медленный из PHY и AHB).

NB: Доступен в обоих режимах.

– <u>Бит 3</u>
 Резерв, не трогать.

<u>Бит 2</u>
 FCRST: Сброс счётчика фреймов хоста

Следующий посылаемый SOF будет иметь номер фрейма 0.

NB: Доступен только в режиме хоста.

— <u>Бит 1</u> HSRST: Программный сброс HCLK

Слив управляющей логики конвейеров домена тактов АНВ после завершения передач АНВ.

Управляющие биты CSR машин состояния домена АНВ снимаются.

Маски прерываний машин состояния домена АНВ снимаются.

Биты состояния прерываний машин состояния домена АНВ не снимаются.

Очистка может занять несколько тактов.

NB: Доступен в обоих режимах.

– <u>Бит 0</u>
 СSRST: Программный сброс ядра

Сбрасывает домены HCLK и PCLK:

Чистит прерывания и все биты регистров CSR за исключением битов:

- RSTPDMODL B OTG FS PCGCCTL
- GAYEHCLK B OTG FS PCGCCTL
- PWRCLMP B OTG FS PCGCCTL
- STPPCLK B OTG_FS_PCGCCTL
- FSLSPCS в ОТG FS HCFG
- DSPD в OTG FS DCFG

Все машины состояния модуля (кроме блока ведомого AHB) сбрасываются в Простой, передающие и приёмный FIFO сливаются.

Передачи ведущего АНВ завершаются после конца последней фазы данных. Передачи по USB завершаются немедленно.

Бит можно писать когда угодно. Снимается сам через несколько тактов. После снятия бита перед доступом к PHY надо подождать не меньше 3 тактов PHY (задержка синхронизации) и дождаться установки бита 31 в этом регистре (Простой ведущего AHB).

Обычно программный сброс используется при разработке программ и динамическом изменении битов выбора РНҮ, после которого надо сбросить и домен РНҮ.

NB: Доступен в обоих режимах.

Регистр прерываний ядра (OTG_FS_GINTSTS)

Смещение адреса: 0x014 По сбросу: 0x0400 0020

Некоторые биты работают только в режиме хоста, иные только в режиме устройства. В регистре отмечен текущий режим. Изменяемые биты состояния прерванный снимаются записью 1.

Биты состояния прерываний FIFO только читаются, они изменяются автоматически при обращении к FIFO.

Во избежание излишних прерываний чистить регистр OTG_FS_GINTSTS при инициализации надо до снятия маски запрета прерываний.

31 30 29 28 27 26 25 24 23 22 21 20 19 18 17 16 15 14 13 12 11 10 9 8 PXFR/INCOMPISOOUT GONAKEFF ENUMDNE CIDSCHG USBSUSP GINAKEFF ISOIXFR SOODRP DISCINT Reserved **NPTXFE** WKUINT SRQINT **HPRTINT OEPINT** USBRST ESUSP **RXFLVL** HCINT DTGINT PTXFE EOPF MMIS SOF Reserved Reserved Reserved ⋛ ⋛ rc_w1 r r r Res rc_w1 rc_w1 r r

— <u>Бит 31</u> **WKUPINT**: Прерывание удалённой побудки

В режиме устройства ставится при появлении на шине USB события восстановления.

В режиме хоста ставится при появлении на шине USB события удалённой побудки.

NB: Доступен в обоих режимах.

— <u>Бит 30</u> **SRQINT**: Прерывание запроса/новой сессии

В режиме хоста ставится при появлении на шине USB запроса сессии от устройства.

В режиме устройства ставится при появлении рабочего уровня V_{BUS} для В-устройства.

NB: Доступен в обоих режимах.

— <u>Бит 29</u> **DISCINT**: Прерывание отключения (вытыкания) внешнего устройства

NB: Доступен в обоих режимах.

— <u>Бит 28</u> **CIDSCHG**: Состояние линии ID разъёма изменилось

NB: Доступен в обоих режимах.

– <u>Бит 27</u>
 Резерв, не трогать.

— <u>Бит 26</u> **РТХFE**: Периодический ТхFIFO пуст

Ставится если в периодическом передающем FIFO есть куда писать. Полу- или полное опустение задаётся битом PTXFELVL в регистре OTG_FS_GAHBCFG.

NB: Доступен только в режиме хоста.

— <u>Бит 25</u> **HCINT**: Прерывание каналов хоста

В режиме хоста ставится ядром при наличии запроса какого-либо канала хоста. Номер запросившего канала читается из регистра OTG_FS_HAINT, причина запроса читается из регистра OTG_FS_HCINTx. Снимается очисткой бита запроса в регистре OTG_FS_HCINTx.

NB: Доступен только в режиме хоста.

— Бит 24 **HPRTINT**: Прерывание изменения состояния порта Хоста

Событие запроса читается из регистра OTG_FS_HPRT. Снимается очисткой бита запроса в регистре OTG_FS_HPRT.

NB: Доступен только в режиме хоста.

– <u>Биты 23:22</u>
 Резерв, не трогать.

— <u>Бит 21</u> **IPXFR**: Незавершённая периодическая передача

В режиме хоста ядро извещает о незавершённой периодической передаче для текущего фрейма.

INCOMPISOOUT: Незавершённая изохронная передача OUT

В режиме устройства ядро извещает о незавершённой изохронной передаче OUT для текущего фрейма. Выставляется вместе с битом конца периодического фрейма (EOPF) в этом регистре.

— Бит 20 **IISOIXFR**: Незавершённая изохронная передача IN

В режиме устройства ядро извещает о незавершённой изохронной передаче IN для текущего фрейма. Выставляется вместе с битом конца периодического фрейма (EOPF) в этом регистре.

NB: Доступен только в режиме устройства.

— <u>Бит 19</u>
 ОЕРІМТ: Прерывание конечной точки OUT

В режиме устройства ставится ядром при наличии запроса какой-либо конечной точки OUT. Номер запросившей точки читается из регистра OTG_FS_DAINT, причина запроса читается из регистра OTG_FS_DOEPINTx. Снимается очисткой бита запроса в регистре OTG_FS_DOEPINTx.

NB: Доступен только в режиме устройства.

В режиме устройства ставится ядром при наличии запроса какой-либо конечной точки IN. Номер запросившей точки читается из регистра OTG_FS_DAINT, причина запроса читается из регистра OTG_FS_DIEPINTx. Снимается очисткой бита запроса в регистре OTG_FS_DIEPINTx.

NB: Доступен только в режиме устройства.

– <u>Биты 17:16</u>
 Резерв, не трогать.

– Бит 15
 ЕОРГ: Прерывание конца периодического фрейма

Возникает при истечении интервала периодического фрейма (поле PFIVL в OTG_FS_DCFG) в текущем фрейме.

NB: Доступен только в режиме устройства.

– <u>Бит 14</u>
 ISOODRP: Прерывание выброса изохронного пакета OUT

Ставится ядром при нехватке места в RxFIFO для изохронного пакета OUT.

NB: Доступен только в режиме устройства.

— <u>Бит 13</u> **ENUMDNE**: Переучёт завершён

После этого в регистре OTG_FS_DSTS лежит скорость переучёта.

NB: Доступен только в режиме устройства.

— <u>Бит 12</u> **USBRST**: Сигнал сброса на шине USB

NB: Доступен только в режиме устройства.

— <u>Бит 11</u> **USBSUSP**: Сигнал Приостановки на шине USB

NB: Доступен только в режиме устройства.

— <u>Бит 10</u> **ESUSP**: Ранняя приостановка

На шине USB не было активности в течении 3 ms.

NB: Доступен только в режиме устройства.

– <u>Биты 9:8</u>Резерв, не трогать.

– <u>Бит 7</u>
 GONAKEFF: Глобальный OUT NAK работает

Бит SGONAK в регистре OTG_FS_DCTL сработал. Очищается установкой бита CGONAK в регистре OTG_FS_DCTL.

NB: Доступен только в режиме устройства.

— <u>Бит 6</u> **GINAKEFF**: Глобальный NAK не-периодических IN работает

Бит SGINAK в регистре OTG_FS_DCTL сработал. Очищается установкой бита CGINAK в регистре OTG_FS_DCTL.

Это прерывание не означает, что по шине USB будет посылаться NAK, бит STALL старше.

NB: Доступен только в режиме устройства.

— <u>Бит 5</u> **NPTXFE**: Не-периодический ТхFIFO пуст

Ставится если в не-периодическом передающем FIFO есть куда писать. Полу- или полное опустение задаётся битом TXFELVL в регистре OTG_FS_GAHBCFG.

NB: Доступен только в режиме устройства.

— <u>Бит 4</u> **RXFLVL**: RxFIFO не пуст

Из RxFIFO можно прочесть хоть один пакет.

NB: Доступен в обоих режимах.

– <u>Бит 3</u>SOF: Старт фрейма

В режиме хоста ядро извещает что на шину USB послан SOF (FS) или Keep-Alive (LS). Снимается записью 1 в этот бит.

В режиме устройства ядро извещает, что на USB появился токен. Номер текущего фрейма читают в регистре Состояния устройства. Прерывание проявляется только при работе с FS.

NB: Доступен в обоих режимах.

– Бит 2
 ОТGINT: Прерывание ОТG

Ядро извещает о событии протокола OTG. Само событие выявляют по регистру OTG_FS_GOTGINT. Бит снимается очисткой бита события в регистре OTG_FS_GOTGIN.

NB: Доступен в обоих режимах.

— <u>Бит 1</u> **MMIS**: Прерывание несовпадения режима

Ядро ставит этот бит при попытке доступа:

- К регистрам режима хоста из режима устройства
- К регистрам режима устройства из режима хоста

NB: Доступен в обоих режимах.

- <u>Бит 0</u> **СМОD**: Текущий режим
 - 0: Режим устройства
 - 1: Режим хоста

NB: Доступен в обоих режимах.

Регистр маски прерываний (OTG_FS_GINTMSK)

Смещение адреса: 0x018 По сбросу: 0x0000 0000

Изменение регистра маски на регистр запросов прерывание (OTG FS GINTSTS) не влияет.

31 30 29 28 27 26 25 24 23 22 21 20 19 18 17 16 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0

WUIM	SRQIM	DISCINT	CIDSCHGM	Reserved	PTXFEM	HCIM	PRTIM	Reserved	IPXFRM/IISOOXFRM	IISOIXFRM	OEPINT	IEPINT	EPMISM	Reserved	EOPFM	ISOODRPM	ENUMDNEM	USBRST	USBSUSPM	ESUSPM	Reserved	GONAKEFFM	GINAKEFFM	NPTXFEM	RXFLVLM	SOFM	OTGINT	MMISM	Reserved
rw	rw	rw	rw		rw	rw	r		rw	rw	rw	rw	rw		rw	rw	rw	rw	rw	rw		rw	rw	rw	rw	rw	rw	rw	

Состояние битов:

0: Нельзя 1: Можно

— <u>Бит 31</u> **WUIM**: Маска прерывания побудки

NB: Доступен в обоих режимах.

— <u>Бит 30</u> **SRQIM**: Маска прерывания запроса/новой сессии

NB: Доступен в обоих режимах.

— <u>Бит 29</u> **DISCINT**: Маска прерывания отключения устройства

NB: Доступен только в режиме устройства.

— <u>Бит 28</u> **СІDSCHGM**: Маска прерывания изменения ID

 ${\bf NB}$: Доступен в обоих режимах.

– <u>Бит 27</u>
 Резерв, не трогать.

— <u>Бит 26</u> **РТХГЕМ**: Маска прерывания пустого периодического TxFIFO

NB: Доступен только в режиме хоста.

– <u>Бит 25</u>
 НСІМ: Маска прерывания каналов хоста

NB: Доступен только в режиме хоста.

— <u>Бит 24</u> **РRTIM**: Маска прерывания порта хоста

NB: Доступен только в режиме хоста.

– Биты 23:22
 Резерв, не трогать.

Бит 21
 IPXFRM: Маска прерывания незавершённой периодической передачи

NB: Доступен только в режиме хоста.

IISOOXFRM: Маска прерывания незавершённой изохронной передачи OUT

NB: Доступен только в режиме устройства.

— <u>Бит 20</u> **IISOIXFRM**: Маска прерывания незавершённой изохронной передачи IN

NB: Доступен только в режиме устройства.

– <u>Бит 19</u>
 ОЕРІПТ: Маска прерывания конечной точки ОUT

NB: Доступен только в режиме устройства.

— <u>Бит 18</u> **IEPINT**: Маска прерывания конечной точки IN

NB: Доступен только в режиме устройства.

— <u>Бит 17</u> **EPMISM**: Маска прерывания несовпадения конечной точки

NB: Доступен только в режиме устройства.

– <u>Бит 16</u>
 Резерв, не трогать.

— <u>Бит 15</u> **ЕОРFМ**: Маска прерывания конца периодического фрейма

NB: Доступен только в режиме устройства.

— <u>Бит 14</u> **ISOODRPM**: Маска прерывания выброса изохронного пакета OUT

NB: Доступен только в режиме устройства.

— <u>Бит 13</u> **ENUMDNEM**: Маска прерывания конца переучёта

NB: Доступен только в режиме устройства.

— <u>Бит 12</u> **USBRST**: Маска прерывания сброса USB

NB: Доступен только в режиме устройства.

— <u>Бит 11</u> **USBSUSPM**: Маска прерывания приостановки USB

NB: Доступен только в режиме устройства.

— <u>Бит 10</u> **ESUSPM**: Маска прерывания ранней приостановки

NB: Доступен только в режиме устройства.

– <u>Биты 9:8</u>
 Резерв, не трогать.

— <u>Бит 7</u> **GONAKEFFM**: Маска прерывания Global OUT NAK effective

NB: Доступен только в режиме устройства.

— <u>Бит 6</u> **GINAKEFFM**: Маска прерывания Global non-periodic IN NAK effective

NB: Доступен только в режиме устройства.

— <u>Бит 5</u>
 NPTXFEM: Маска прерывания пустого не-периодического ТхFIFO

NB: Доступен только в режиме хоста.

– <u>Бит 4</u>
 RXFLVLM: Маска прерывания непустого RxFIFO

NB: Доступен в обоих режимах.

– <u>Бит 3</u>
 SOFM: Маска прерывания старта фрейма

NB: Доступен в обоих режимах.

— <u>Бит 2</u> **ОТGINТ**: Маска прерывания ОТG

NB: Доступен в обоих режимах.

— <u>Бит 1</u> **ММІЅМ**: Маска прерывания несовпадения режима

NB: Доступен в обоих режимах.

- <u>Бит 0</u> Резерв, не трогать.

Регистры Состояния приёма отладки/Состояния приёма и извлечения (OTG_FS_GRXSTSR/OTG_FS_GRXSTSP)

Смещение адреса регистра состояния приёма: 0x01С

Смещение адреса регистра извлечения: 0x020

По сбросу: 0х0000 0000

Чтение Состояния приёма отладки возвращает верхушку приёмного FIFO. Чтение Состояния приёма и извлечения дополнительно извлекает данные верхней строки RxFIFO.

The receive status contents must be interpreted differently in host and device modes. The core ignores the receive status pop/read when the receive FIFO is empty and returns a value of 0x0000 0000. The application must only pop the Receive Status FIFO when the Receive FIFO non-empty bit of the Core interrupt register (RXFLVL bit in OTG FS GINTSTS) is asserted.

Режим хоста

31 30 29 28 27 26 25 24 23 22 21 20 19 18 17 16 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0

Reserved	PKTSTS	DPID	BCNT	CHNUM
Neserved	r	r	r	r

Биты 31:21
 Резерв, не трогать.

— <u>Биты 20:17</u> **РКТЅТЅ**: Статус принятого пакета

0010: Принят пакет данных IN

0011: Передача IN завершена (с прерыванием)

0101: Ошибка переключения данных (с прерыванием)

0111: Канал остановлен (с прерыванием)

Иные: Резерв

— Биты 16:15 **DPID**: PID данных принятого пакета

00: DATA0 10: DATA1 01: DATA2 11: MDATA

— <u>Биты 14:4</u> **BCNT**: Счётчик байтов принятого пакета IN

— <u>Биты 3:0</u> **СНИМ**: Номер канала текущего принятого пакета

Режим устройства

31 30 29 28 27 26 25 24 23 22 21 20 19 18 17 16 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0

Reserved	FRMNUM	PKTSTS	DPID	BCNT	EPNUM
Reserved	ŗ	ŗ	r	r	r

– <u>Биты 31:25</u>
 Резерв, не трогать.

– <u>Биты 24:21</u>
 FRMNUM: Номер фрейма

Младшие 4 бита номера фрейма принятого пакета. Только при поддержке изохронных точек OUT.

— <u>Биты 20:17</u> **PKTSTS**: Статус принятого пакета

0001: Глобальный OUT NAK (с прерыванием)

0010: Принят пакет данных OUT

0011: Передача OUT завершена (с прерыванием) 0100: Передача SETUP завершена (с прерыванием)

0110: Принят пакет данных SETUP

Others: Reserved

— <u>Биты 16:15</u> **DPID**: PID данных принятого пакета OUT

00: DATA0 10: DATA1 01: DATA2 11: MDATA

— <u>Биты 14:4</u> **BCNT**: Счётчик байтов принятого пакета

— <u>Биты 3:0</u> **EPNUM**: Номер конечной точки текущего принятого пакета

Регистр размера приёмного FIFO (OTG_FS_GRXFSIZ)

Смещение адреса: 0x024 По сбросу: 0x0000 0200

31 30 29 28 27 26 25 24 23 22 21 20 19 18 17 16 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0

Posonyod	RXFD
Reserveu	r/rw

– <u>Биты 31:16</u>
 Резерв, не трогать.

– <u>Биты 15:0</u>
 RXFD: Глубина RxFIFO в 32-бит словах

Минимальное значение 16 Максимальное значение 256

По сбросу питания пишется значение наибольшей глубины Rx FIFO данных.

Регистр размера передающего не-периодического FIFO хоста (OTG_FS_HNPTXFSIZ) Размер передающего FIFO точки 0 (OTG_FS_DIEPTXF0)

Смещение адреса: 0x028 По сбросу: 0x0000 0200

 $31 \ \ 30 \ \ 29 \ \ 28 \ \ 27 \ \ 26 \ \ 25 \ \ 24 \ \ 23 \ \ 22 \ \ 21 \ \ 20 \ \ 19 \ \ 18 \ \ 17 \ \ 16 \ \ 15 \ \ 14 \ \ 13 \ \ 12 \ \ 11 \ \ 10 \ \ 9 \ \ 8 \ \ 7 \ \ 6 \ \ 5 \ \ 4 \ \ 3 \ \ 2 \ \ 1 \ \ 0$

NPTXFD/TX0FD	NPTXFSA/TX0FSA
r/rw	r/rw

Режим хоста

— <u>Биты 31:16</u> **NPTXFD**: Глубина не-периодического ТхFIFO в 32-бит словах.

Минимальное значение 16 Максимальное значение 256

— <u>Биты 15:0</u> **NPTXFSA**: Адрес начала RAM не-периодических передач

Режим устройства

— Биты 31:16 **ТХОFD**: Глубина ТхFIFO конечной точки 0 в 32-бит словах.

Минимальное значение 16 Максимальное значение 256

— <u>Биты 15:0</u> **ТХ0FSA**: Адрес начала RAM передач конечной точки 0

Регистр не-периодического передающего FIFO/состояния очереди (OTG_FS_HNPTXSTS)

Смещение адреса: 0x02C По сбросу: 0x0008 0200

Содержит информацию о свободном месте в TxFIFO.

31 30 29 28 27 26 25 24 23 22 21 20 19 18 17 16 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1

ved	NPTXQTOP	NPTQXSAV	NPTXFSAV
Reser	r	r	r

– <u>Бит 31</u>
 Резерв, не трогать.

— <u>Биты 30:24</u> **NPTXQTOP**: Верх очереди не-периодических запросов передачи

Биты 30:27: Номер Канала/Конечной точки

Биты 26:25: Статус передачи

- 00: Tokeн IN/OUT

- 01: Пакет нулевой длины (устройство IN/хост OUT)

- 11: Команда остановки канала

<u>Бит</u> 24: Окончание (последняя строка этого Канала/Конечной точки)

— <u>Биты 23:16</u> **NPTQXSAV**: Доступное место в очереди не-периодических запросов передачи В режиме хоста очередь хранит запросы и IN и OUT, в режиме устройства только запросы. IN.

00: Очередь запросов не-периодических передач заполнена

01: 1 свободная строка 10: 2 свободных строки

bxn: *n* свободных строк $(0 \le n \le 8)$

Иные: Резерв

— <u>Биты 15:0</u> **NPTXFSAV**: Доступное место очереди TxFIFO в 32-бит словах

00: Непериодический TxFIFO полон

01: 1 свободное слово 10: 2 свободных слова

0xn: n свободных слов $(0 \le n \le 256)$

Иные: Резерв

Общий регистр конфигурации ядра (OTG_FS_GCCFG)

Смещение адреса: 0x038 По сбросу: 0x0000 0000

31 30 29 28 27 26 25 24 23 22 21 20 19 18 17 16 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0

Reserved	SOFOUTEN VBUSBSEN	erve	.PWRDWN	Reserved
	rw rw r	v	rw	

– <u>Биты 31:21</u>
 Резерв, не трогать.

– Бит 20
 SOFOUTEN: Разрешение выдачи SOF на PAD

0: Нельзя

1: Можно

— <u>Бит 19</u> VBUSBSEN: Разрешение проверки V_{BUS} устройства "В"

0: Нельзя 1: Можно

— <u>Бит 18</u> **VBUSASEN:** Разрешение проверки V_{BUS} устройства "A"

0: Нельзя1: Можно

Бит 17
 Резерв, не трогать.

— Бит 16 **PWRDWN**: Выключение питания трансивера

0: Питание выключено

1: Трансивер включён

– <u>Биты 15:0</u>
 Резерв, не трогать.

Perистр ID ядра (OTG_FS_CID)

Смещение адреса: 0x03C По сбросу: 0x0000 1100

31 30 29 28 27 26 25 24 23 22 21 20 19 18 17 16 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0

														PR	RODU	JCT_	ID														
rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw

— <u>Биты 31:21</u> **PRODUCT_ID**: Программируемый ID продукта

Регистр размера периодического передающего FIFO хоста (OTG_FS_HPTXFSIZ)

Смещение адреса: 0x100 По сбросу: 0x0200 0600

31 30 29 28 27 26 25 24 23 22 21 20 19 18 17 16 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0

PTXFSIZ r/																						PT	(SA								
r/	r/	r/	r/	r/	r/	r/	r/	r/	r/	r/	r/	r/	r/	r/	r/	r/	r/	r/	r/	r/	r/	r/	r/	r/	r/	r/	r/	r/	r/	r/	r/
rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw

— <u>Биты 31:16</u> **РТХFD**: Глубина периодического TxFIFO хоста в 32-бит словах

Минимальное значение 16

— <u>Биты 15:0</u> **РТХЅА**: Адрес начала периодического TxFIFO хоста

По сбросу питания содержит сумму наибольших глубин Rx FIFO данных и не-периодического Tx FIFO данных.

Регистр размера передающего FIFO конечной точки (OTG_FS_DIEPTXFx) (x = 1..3, где x это номер FIFO)

Смещение адреса: $0x104 + (FIFO_number - 1) \times 0x04$

По сбросу: 0х0200 0400

31 30 29 28 27 26 25 24 23 22 21 20 19 18 17 16 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0

						II	NEP	TXF)													I	NEP.	TXSA	4						
r/	r/	r/	r/	r/	r/	r/	r/	r/	r/	r/	r/	r/	r/	r/	r/	r/	r/	r/	r/	r/	r/	r/	r/	r/	r/	r/	r/	r/	r/	r/	r/
rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw

— <u>Биты 31:16</u> **INEPTXFD**: Глубина ТхFIFO конечной точки N в 32-бит словах

Минимальное значение 16

По сбросу питания это значение определено как наибольшая глубина FIFO точки IN.

— <u>Биты 15:0</u> **INEPTXSA**: Адрес начала FIFOх передачи конечной точки IN Должен быть выравнен на границу 32-бит слова.

28.16.3. Регистры режима хоста

В режиме устройства их содержимое не определено.

Регистр конфигурации хоста (OTG_FS_HCFG)

Смещение адреса: 0x400 По сбросу: 0x0000 0000

Конфигурация ядра по сбросу питания. После инициализации хоста изменять нельзя.

31 30 29 28 27 26 25 24 23 22 21 20 19 18 17 16 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0



– <u>Биты 31:16</u>
 Резерв, не трогать.

– <u>Бит 2</u> **FSLSS**: Поддержка только FS и LS
 Определяет скорость переучёта. Пишется единожды.

1: Только FS/LS, даже для устройств с поддержкой HS (только чтение)

— <u>Биты 1:0</u> **FSLSPCS**: Выбор тактов PHY FS/LS

В режиме FS

01: РНҮ на частоте 48 МНz

Иные: Резерв

В режиме LS

00: Резерв

01: PHY на частоте 48 MHz 10: PHY на частоте 6 MHz

11: Резерв

NB: Ставить надо после события подключения устройства в соответствии с его частотой (после изменения бита надо делать программный сброс).

Регистр интервала фреймов хоста (OTG_FS_HFIR)

Смещение адреса: 0х404 По сбросу: 0х0000 EA60

Значение интервала фреймов для текущей скорости переучёта.

31 30 29 28 27 26 25 24 23 22 21 20 19 18 17 16 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0

Reserved								FR	IVL							
Reserved	rw	rw	rw	rw	rw	rw	rw	rw								

– <u>Биты 31:16</u>
 Резерв, не трогать.

– <u>Биты 15:0</u>
 FRIVL: Интервал фреймов

Программное определение интервала между двумя последовательными токенами SOF (FS) или Keep-Alive (LS) в тактах PHY. Писать можно только после установки бита PENA в регистре OTG_FS_HPRT. Если не задано, то ядро вычисляет его по значению поля FSLSPCS в регистре OTG_FS_HCFG. Писать надо единожды при начальной конфигурации.

1 ms × (частоту тактов РНҮ)

Регистр номера/остатка времени фрейма хоста (OTG_FS_HFNUM)

Смещение адреса: 0x408 По сбросу: 0x0000 3FFF

31 30 29 28 27 26 25 24 23 22 21 20 19 18 17 16 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0

							FTF	REM															FRN	IUM							
r	r	r	r	r	r	r	r	r	r	r	r	r	r	r	r	r	r	r	r	r	r	r	r	r	r	r	r	r	r	r	r

– <u>Биты 31:16</u> **FTREM**: Остаток времени фрейма в тактах РНҮ

Декрементируется по каждому такту РНҮ. Перегружается из регистра интервала при достижении 0 и передаче нового SOF.

– <u>Биты 15:0</u> **FRNUM**: Номер фрейма

Инкрементируется по новому SOF, обнуляется при достижении 0x3FFF.

Регистр состояния периодических передающего FIFO/очереди (OTG_FS_HPTXSTS)

Смещение адреса: 0x410 По сбросу: 0x0008 0100

Только чтение. Информация о свободном месте в TxFIFO и очереди периодических передач.

31 30 29 28 27 26 25 24 23 22 21 20 19 18 17 16 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0

		F	PTXC	OTO)					F	РТХС	QSA\	/									F	TXF	SAV	L						
r	r	r	r	r	r	r	r	r	r	r	r	r	r	r	r	rw	rw	rw	rw	rw	rw	rw	rw	rw							

— Биты 31:24 **РТХОТОР**: Верх очереди запросов периодических передач

Используется при отладке.

Бит 31: Чётный/Нечётный фрейм

0: Чётный 1: Нечётный

Биты 30:27: Номер Канала/Конечной точки

<u>Биты</u> 26:25: Тип 00: IN/OUT

01: Пакет нулевой длины

11: Команда выключения канала

Бит 24: Последняя строка этого Канала/Конечной точки

— <u>Биты 23:16</u> **PTXQSAV**: Свободное место в очереди периодических передач

Очередь содержит и IN и OUT запросы.

00: Очередь полна

01: 1 свободная строка10: 2 свободных строки

bxn: n свободных строк $(0 \le n \le 8)$

Others: Резерв

— <u>Биты 15:0</u> **PTXFSAVL**: Свободное место в TxFIFO периодических передач в 32-би словах

0000: TxFIFO полон 0001: 1 свободное слово 0010: 2 свободных слова

bxn: n свободных слов $(0 \le n \le PTXFD)$

Others: Резерв

Регистр всех прерываний хоста (OTG_FS_HAINT)

Смещение адреса: 0x414 По сбросу: 0x0000 0000

Отражает запросы прерываний каналов. Прерывание вызывается по общему биту HCINT в регистре OTG_FS_GINTSTS при разрешении в регистре маски всех каналов. Биты ставятся и снимаются в соответствии с битами регистров прерывания соответствующего канала X.

31 30 29 28 27 26 25 24 23 22 21 20 19 18 17 16 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0

Pesanyad								HA	INT							
Reserved	r	r	r	r	r	r	r	r	r	r	r	r	r	r	r	r

– <u>Биты 31:24</u>
 Резерв, не трогать.

— <u>Биты 31:24</u> **НАІNТ**: Прерывания каналов

По одному биту на канал: бит 0 для канала 0, бит 15 для канала 15

Регистр маски всех прерываний хоста (OTG_FS_HAINTMSK)

Смещение адреса: 0x418 По сбросу: 0x0000 0000

31 30 29 28 27 26 25 24 23 22 21 20 19 18 17 16 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0

Reserved								HAIN								
Reserveu	rw	rw	rw	rw	rw	rw	rw	rw	rw							

– <u>Биты 31:24</u>
 Резерв, не трогать.

— <u>Биты 31:24</u> **НАІNТМ**: Маска прерывания каналов

0: Нельзя1: Можно

По одному биту на канал: бит 0 для канала 0, бит 15 для канала 15

Регистр управления и состояния портов хоста (OTG_FS_HPRT)

Смещение адреса: 0x440 По сбросу: 0x0000 0000

Сейчас хост ОТG поддерживает только один порт. Регистр содержит информацию о сбросе USB, включении, остановке, восстановлении, подключении и поверке. Прерывания вызываются по биту **HPRTINT** в регистре **OTG_FS_GINTSTS**. Чтение этого регистра снимает бит запроса прерывания. Биты rc w1 снимаются записью 1.

31 30 29 28 27 26 25 24 23 22 21 20 19 18 17 16 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 (

Reserved	PS	PD		PTO	CTL		PPWR	OF O	L 2	eserved	PRST	PSUSP	PRES	POCCHNG	POCA	PENCHNG	PENA	PCDET	PCSTS
	r	r	rw	rw	rw	rw	rw	r	r	Ä	rw	rs	rw	rc_ w1	r	-	rc_ w0	rc_ w1	r

— <u>Биты 18:17</u> **PSPD**: Скорость подключённого к порту устройства

01: FS 10: LS 11: Резерв

— <u>Биты 16:13</u> **РТСТL**: Тест порта

0000: Режим теста выключен

0001: Режим Test_J 0010: Режим Test_K

0011: Режим Test_SE0_NAK 0100: Режим Test_Packet

0101: Режим Test_Force_Enable

Others: Резерв

— <u>Бит 12</u> **PPWR**: Питание порта

0: Выключено 1: Включено

— <u>Биты 11:10</u> **PLSTS**: Текущее состояние линий порта

Бит 10: Логический уровень OTG_FS_FS_DP Бит 11: Логический уровень f OTG_FS_FS_DM

– <u>Бит 9</u>– <u>Бит 8</u>Резерв, не трогать.– <u>РКST</u>: Сброс порта

Ставится программно, снимается программно после завершения последовательности сброса.

0: Сбросу нету 1: Сброс есть

Ставится на период не менее 10 ms перед запуском сброса порта и ещё ждём 10 ms перед снятием этого бита. В стандарте USB этого нет.

— <u>Бит 7</u> **PSUSP**: Приостановка порта

Ставится программно. Ядро просто перестаёт посылать SOF. Для остановки тактов PHY надо ставить свой бит остановки. При чтении выдаёт текущее состояние порта.

Снимается ядром после установки битов WKUINT или DISCINT в регистре OTG_FS_GINTSTS.

0: Порт работает

1: Порт стоит

— <u>Бит 6</u> **PRES**: Восстановление порта

Программно подаёт на порт сигнал восстановления. При программном снятии бита снимается и сигнал. При обнаружении побудки (бит WKUINT в OTG_FS_GINTSTS) ядро выдаёт сигнал и снимает его после обнаружении отключения. Чтение выдаёт текущее состояние сигнала.

0: Сигнала восстановления нет

1: Сигнал есть

— <u>Бит 5</u> **РОССНNG**: Сигнал перегрузки порта по току изменился

— <u>Бит 4</u> **РОСА**: Перегрузка порта по току

0: Нету 1: Есть

— <u>Бит 3</u> **PENCHNG**: Включение порта изменилось

– Бит 2
 РЕПА: Включение порта

Порт включается ядром в конце последовательности сброса, выключается при перегрузке, отключении или программном снятии этого бита. Программно бит не ставится. Прерывания не вызывает.

0: Выключен

1: Включён

— Бит 1 **PCDET**: Порт подключён

Ставится ядром при подключении устройства, прерывание вызывается битом HPRTINT в регистре OTG_FS_GINTSTS). Снимается записью 1.

— <u>Бит 0</u> **PCSTS**: Состояние подключения порта

0: Устройства нет

1: Устройство есть

Регистр характеристик канала-х (OTG FS HCCHARX)

 $(x = 0..7, где x = Номер_канала)$

Смещение адреса: $0x500 + (Номер_канала \times 0x20)$

По сбросу: 0х0000 0000

31 30 29 28 27 26 25 24 23 22 21 20 19 18 17 16 15 14 13 12 11 10 9 8

CHENA	CHDIS	ODDFRM				DAD	ı			МС	NT	r cyt	П - - -	LSDEV	eserved	EPDIR		EPN	IUM						N	1PSI	Z				
rs	rs	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	R	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw

— Бит 31 **CHENA**: Включение канала

Ставится программно, снимается хостом OTG.

0: Выключен 1: Включён

— Бит 30 CHDIS: Выключение канала

Программная установка бита останавливает приём/передачу данных не дожидаясь их завершения. Далее надо дождаться подтверждения выключения прерыванием.

ODDFRM: Нечётный фрейм — Бит 29

Программно задаёт передачу чётного/нечётного фрейма периодической (изохронной или прерывающей) передачи.

0: Чётный фрейм

1: Нечётный фрейм

— Биты 28:22 **DAD**: Адрес устройства

— Биты 21:20 MCNT: Многосчётчик

Число передач для этого фрейма периодической конечной точки. Для не-периодических точек не используется.

00: Резерв. Результат непредсказуем

01: 1 передача

10: 2 передачи на фрейм 11: 3 передачи на фрейм

— Биты 19:18 ЕРТҮР: Тип конечной точки

> 00: Управляющая 01: Изохронная 10: Групповая 11: Прерывающая

— Бит 17 LSDEV: Низкоскоростное устройство

Резерв. не трогать. — Бит 16

— Бит 15 EPDIR: Направление конечной точки

0: OUT 1: IN

— Биты 14:11 **EPNUM**: Номер конечной точки

— Биты 10:0 MPSIZ: Максимальный размер пакета

Регистр прерываний канала-х (OTG FS HCINTx)

 $(x = 0..7, где x = Номер_канала)$

Смещение адреса: $0x508 + (Номер канала \times 0x20)$

По сбросу: 0х0000 0000

Читать регистр надо при стоящем бите HCINT в регистре OTG FS GINTSTS, но сначала надо узнать номер прервавшего канала из регистра OTG FS HAINT. Снятие бита в этом регистре чистит соответствующие биты в регистрах ОТG FS HAINT и ОТG FS GINTSTS.

31 30 29 28 27 26 25 24 23 22 21 20 19 18 17 16 15 14 13 12 11 10 9 8 DTERR FRMOR **TXERR** BBERR STALL ACK NAK SH Reserved Reserved

rc_ w1

rc rc_ rc_ rc_ w1 rc_ w1

rc_

rc_

<u>Бит 10</u>
 DTERR: Ошибка переключения данных

— <u>Бит 9</u> **FRMOR**: Переполнение фрейма

– <u>Бит 8</u>
 ВВЕRR: Ошибка перекрёстных шумов

— <u>Бит 7</u> ТХЕПТ: Ошибка передачи

Сбой CRC

Таймаут

Ошибка бита заполнения

Дрянной ЕОР

– <u>Бит 6</u>
 Резерв. не трогать.

 — Бит 5
 АСК: Прерывание принятого/переданного АСК

 — Бит 4
 NAK: Прерывание принятого ответа NAK

 — Бит 3
 STALL: Прерывание принятого ответа STALL

– <u>Бит 2</u> Резерв. не трогать.– <u>Бит 1</u> **СНН**: Канал остановлен

Indicates the transfer completed abnormally either because of any USB transaction error or in response to disable request by the application.

— <u>Бит 0</u> **XFRC**: Передача завершена без ошибок

Регистр маски прерываний канала-х (OTG_FS_HCINTMSKx)

 $(x = 0..7, где x = Номер_канала)$

Смещение адреса: $0x508 + (Homep_канала \times 0x20)$

По сбросу: 0х0000 0000

31 30 29 28 27 26 25 24 23 22 21 20 19 18 17 16 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0

Маска прерывания события: 0- нельзя, 1 - можно.

– <u>Биты 31:11</u>
 Резерв. не трогать.

— <u>Бит 10</u> **DTERRM**: Ошибка переключения данных

— <u>Бит 9</u> **FRMORM**: Переполнение фрейма

– <u>Бит 8</u>
 ВВЕRRМ: Ошибка перекрытых шумов

– <u>Бит 7</u>
 ТХЕРРМ: Ошибка передачи

— <u>Бит 6</u> **NYET**: Ответ принят

— <u>Бит 5</u> **АСКМ**: Прерывание принятого/переданного АСК

— <u>Бит 4</u> **NAKM**: Прерывание принятого ответа NAK

— <u>Бит 3</u> **STALLM**: Прерывание принятого ответа STALL

– Бит 2
 Резерв. не трогать.

— <u>Бит 1</u> **СННМ**: Канал остановлен

— <u>Бит 0</u> **ХFRCM**: Передача завершена

Регистр размера передачи канала канала-x (OTG_FS_HCTSIZx) (x = 0..7,

 $(x = 0..7, где x = Номер_канала)$

Смещение адреса: $0x510 + (Номер_канала \times 0x20)$

По сбросу: 0х0000 0000

31 30 29 28 27 26 25 24 23 22 21 20 19 18 17 16 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0

Reserved	DF	PID					PKT	CNT													Х	FRS	ΙΖ								
rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw

– <u>Бит 31</u>
 Резерв. не трогать.

— <u>Биты 30:29</u> **DPID:** PID данных начальной передачи

Программно задаёт PID данных начальной передачи. Для остальных передач управляется хостом.

00: DATA0 01: DATA2 10: DATA1

11: MDATA (non-control)/SETUP (control)

— Биты 28:19 **РКТСNТ**: Счётчик пакетов

Программно пишется ожидаемое число передаваемых (OUT) или принимаемых (IN) пакетов передачи. Декрементируется хостом после каждой успешной передачи пакета OUT/IN. При достижении 0 выдаётся прерывание завершения.

– <u>Биты 18:0</u>**ХFRSIZ**: Размер передачи

Для OUT это число байтов данных передачи хоста.

Для IN это размер приёмного буфера. Должен быть кратен максимальному размеру пакета IN (периодического и не-периодического).

28.16.4. Регистры режима устройства

Регистр конфигурации устройства (OTG_FS_DCFG)

Смещение адреса: 0x800 По сбросу: 0x0220 0000

Конфигурация ядра по сбросу питания, некоторых команд или переучёта. После инициализации регистр изменять нельзя.

31 30 29 28 27 26 25 24 23 22 21 20 19 18 17 16 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0

Reserved	PFIVL				DAD				Reserved	NZLSOHSK	dasd	USPD
	rw	rw	rw	rw	rw	rw	rw	rw		rw	rw	rw

- <u>Биты 31:13</u>
 Резерв. не трогать.
- <u>Биты 12:11</u>
 РFIVL: Интервал периодического фрейма

Время выдачи прерывания конца периодического фрейма до полного завершения его передач.

00: 80% интервала фрейма

01: 85% интервала фрейма

10: 90% интервала фрейма

11: 95% интервала фрейма

Биты 10:4
 DAD: Адрес устройства

Пишется после каждой команды SetAddress.

- Бит 3
 Резерв. не трогать.
- Бит 2
 NZLSOHSK: Ответ на посылку ОUT не-нулевой длины фазы статуса
 - 0: Отдать принятый пакет OUT программе (нулевой или не-нулевой длины) и послать ответ на основе битов NAK и STALL конечной точки в регистре управления устройства.
 - 1: На передачу статуса OUT не-нулевой длины ответить STALL, пакет программе не отдавать.
- <u>Биты 1:0</u> **DSPD**: Скорость устройства

Скорость, показываемая устройством во время переучёта, но реальная скорость определяется хостом USB после завершения "чик-чирик" последовательности.

00: Резерв 01: Резерв 10: Резерв

. 11: FS (USB 1.1 Частота 48 MHz)

Регистр управления устройства (OTG_FS_DCTL)

Смещение адреса: 0x804 По сбросу: 0x0000 0000

31 30 29 28 27 26 25 24 23 22 21 20 19 18 17 16 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0

Reserved	POPRGDNE	CGONAK	SGONAK	CGINAK	SGINAK		TCTL		GONSTS	GINSTS	SIQS	RWUSIG
ſ	rw	w	W	W	W	rw	rw	rw	r	r	rw	rw

— <u>Бит 11</u> **POPRGDNE**: Побудка включения завершена

Ставится программно после конфигурации регистра.

— Бит 10 **CGONAK**: Очистка глобального OUT NAK записью 1 в этот бит.

– <u>Бит 9</u>
 SGONAK: Установка глобального OUT NAK

Выдаёт ответ NAK по всем конечным точкам OUT.

Ставится программно только при снятом бите GONAKEFF в регистре OTG_FS_GINTSTS.

— <u>Бит 8</u> **СGINAK**: Очистка глобального IN NAK записью 1 в этот бит.

– Бит 7
 SGINAK: Установка глобального IN NAK

Выдаёт ответ NAK по всем не-периодическим конечным точкам IN.

Ставится программно только при снятом бите GINAKEFF в регистре OTG_FS_GINTSTS.

— <u>Биты 6:4</u> **ТСТL**: Управление тестом

000: Выключен

001: Режим Test_J

010: Режим Test_K

011: Режим Test_SE0_NAK

100: Режим Test_Packet

101: Режим Test_Force_Enable

Иные: Резерв

— <u>Бит 3</u> **GONSTS**: Состояние глобального OUT NAK

0: Ответ посылается на основе заполнения RxFIFO и состояния битов NAK и STALL.

1: Данные в RxFIFO не пишутся, независимо от заполнения. На все пакеты, кроме SETUP, отсылается NAK. Изохронные пакеты OUT пропадают втуне.

– <u>Бит 2</u>
 GINSTS: Состояние глобального IN NAK

0: Ответ отсылается на основе наличия данных в передающем FIFO.

1: По всем не-периодическим точкам IN отсылается ответ NAK, независимо от данных в FIFO.

– <u>Бит 1</u>
 SDIS: Программное отключение

При стоящем бите хост в упор не видит подключённого устройства и устройство не принимает сигналы по USB. При очистке этого бита после программного отключения хосту посылается событие подключения. После переподключения устройства хост начинает его переучёт.

0: Нормальная работа.

1: Ядро выдаёт хосту событие подключения.

– <u>Бит 0</u>
 RWUSIG: Удалённое пробуждение

Установка бита посылает хосту сигнал удалённой побудки. Очищать бит надо в интервале от 1 ms до 15 ms после установки.

Таблица 205. Минимальная длительность программного отключения

Рабочая скорость	Состояние устройства	Минимальная длительность
FS	Остановка	1 ms + 2.5 μs
FS	Простой	2.5 μs
FS	Работа	2.5 μs

Perистр состояния устройства (OTG_FS_DSTS)

Смещение адреса: 0x808 По сбросу: 0x0000 0010

Состояние событий ядра со стороны USB. Читать надо по прерываниям от регистра OTG FS DAINT).

31 30 29 28 27 26 25 24 23 22 21 20 19 18 17 16 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0

Reserved							FNS	SOF							Reserved	EERR	COLMINA		SUSPSTS
	r	r	r	r	r	r	r	r	r	r	r	r	r	r		r	r	r	r

– <u>Биты 31:22</u>
 Резерв. не трогать.

— <u>Биты 21:8</u> **FNSOF**: Номер фрейма принятого SOF

– <u>Биты 7:4</u>
 Резерв. не трогать.

Бит 3
 ЕЕRR: Непредсказуемая ошибка

Ставится ядром. Контроллер OTG_FS уходит в Останов и выдаётся прерывание раннего останова (бит ESUSP в OTG_FS_GINTSTS). Восстановить работу можно только через программное отключение.

— <u>Биты 2:1</u> **ENUMSPD**: Скорость после переучёта

01: Резерв10: Резерв

11: FS (частота PHY равна 48 MHz)

Иные: Резерв

— <u>Бит 0</u> SUSPSTS: Состояние приостановки

В режиме устройства отражает сигнал Останова на шине USB. Ядро выходит из Останова при:

- Активности на линиях данных USB
- Установке бита удалённой побудки RWUSIG в регистре OTG_FS_DCTL.

Общий регистр маски прерываний конечных точек IN устройства (OTG_FS_DIEPMSK)

Смещение адреса: 0x810 По сбросу: 0x0000 0000

Относится к выдаче прерываний всех регистров OTG_FS_DIEPINTx. По умолчанию всё замаскировано.

31 30 29 28 27 26 25 24 23 22 21 20 19 18 17 16 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0

| NEPNEM | NEPNEM | NEPNEM | NEPNEM | NEPNEM | NEPNEM | NEPNEM | NEPNEM | NEPNEM | NEPNEM | NEPNEM | NEPNEM | NEPNEM | NEPNEM | NEPNEM | NEPNEM | NEPNEM | NEPNEM | NEPNEM | NEPNEM | NEPNEM | NEPNEM | NEPNEM | NEPNEM | NEPNEM | NEPNEM | NEPNEM | NEPNEM | NEPNEM | NEPNEM | NEPNEM | NEPNEM | NEPNEM | NEPNEM | NEPNEM | NEPNEM | NEPNEM | NEPNEM | NEPNEM | NEPNEM | NEPNEM | NEPNEM | NEPNEM | NEPNEM | NEPNEM | NEPNEM | NEPNEM | NEPNEM | NEPNEM | NEPNEM | NEPNEM | NEPNEM | NEPNEM | NEPNEM | NEPNEM | NEPNEM | NEPNEM | NEPNEM | NEPNEM | NEPNEM | NEPNEM | NEPNEM | NEPNEM | NEPNEM | NEPNEM | NEPNEM | NEPNEM | NEPNEM | NEPNEM | NEPNEM | NEPNEM | NEPNEM | NEPNEM | NEPNEM | NEPNEM | NEPNEM | NEPNEM | NEPNEM | NEPNEM | NEPNEM | NEPNEM | NEPNEM | NEPNEM | NEPNEM | NEPNEM | NEPNEM | NEPNEM | NEPNEM | NEPNEM | NEPNEM | NEPNEM | NEPNEM | NEPNEM | NEPNEM | NEPNEM | NEPNEM | NEPNEM | NEPNEM | NEPNEM | NEPNEM | NEPNEM | NEPNEM | NEPNEM | NEPNEM | NEPNEM | NEPNEM | NEPNEM | NEPNEM | NEPNEM | NEPNEM | NEPNEM | NEPNEM | NEPNEM | NEPNEM | NEPNEM | NEPNEM | NEPNEM | NEPNEM | NEPNEM | NEPNEM | NEPNEM | NEPNEM | NEPNEM | NEPNEM | NEPNEM | NEPNEM | NEPNEM | NEPNEM | NEPNEM | NEPNEM | NEPNEM | NEPNEM | NEPNEM | NEPNEM | NEPNEM | NEPNEM | NEPNEM | NEPNEM | NEPNEM | NEPNEM | NEPNEM | NEPNEM | NEPNEM | NEPNEM | NEPNEM | NEPNEM | NEPNEM | NEPNEM | NEPNEM | NEPNEM | NEPNEM | NEPNEM | NEPNEM | NEPNEM | NEPNEM | NEPNEM | NEPNEM | NEPNEM | NEPNEM | NEPNEM | NEPNEM | NEPNEM | NEPNEM | NEPNEM | NEPNEM | NEPNEM | NEPNEM | NEPNEM | NEPNEM | NEPNEM | NEPNEM | NEPNEM | NEPNEM | NEPNEM | NEPNEM | NEPNEM | NEPNEM | NEPNEM | NEPNEM | NEPNEM | NEPNEM | NEPNEM | NEPNEM | NEPNEM | NEPNEM | NEPNEM | NEPNEM | NEPNEM | NEPNEM | NEPNEM | NEPNEM | NEPNEM | NEPNEM | NEPNEM | NEPNEM | NEPNEM | NEPNEM | NEPNEM | NEPNEM | NEPNEM | NEPNEM | NEPNEM | NEPNEM | NEPNEM | NEPNEM | NEPNEM | NEPNEM | NEPNEM | NEPNEM | NEPNEM | NEPNEM | NEPNEM | NEPNEM | NEPNEM | NEPNEM | NEPNEM | NEPNEM | NEPNEM | NEPNEM | NEPNEM | NEPNEM | NEPNEM | NEPNEM | NEPNEM | NEPNEM | NEPNEM | NEPNEM | N

Маска прерывания: 0 - Нельзя, 1 - Можно.

– <u>Биты 31:7</u>Резерв. не трогать.

 — Бит 6
 INEPNEM: У конечной точки IN действует NAK

 — Бит 5
 INEPNMM: Принят токен IN с несовпадающей EP

 — Бит 4
 ITTXFEMSK: Принят токен IN при пустом TxFIFO

 — Бит 3
 ТОМ: Таймаут (Не-изохронные конечные точки)

– <u>Бит 2</u>Резерв. не трогать.


– <u>Бит 1</u>
 – <u>Бит 0</u>
 ЕРDМ: Конечная точка выключена
 — <u>Бит 0</u>
 ХFRСМ: Передача завершена

Общий регистр маски прерываний конечных точек OUT устройства (OTG_FS_DOEPMSK)

Смещение адреса: 0x814 По сбросу: 0x0000 0000

Относится к выдаче прерываний всех регистров OTG_FS_DOEPINTx По умолчанию всё замаскировано.

31 30 29 28 27 26 25 24 23 22 21 20 19 18 17 16 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 (



Маска прерывания: 0 - Нельзя, 1 - Можно.

– <u>Биты 31:5</u>
 Резерв. не трогать.

— <u>Бит 4</u>
 ОТЕРОМ: Принят токен OUT выключенной управляющей точки OUT.

— <u>Бит 3</u> **STUPM**: Фаза SETUP управляющей точки завершена.

Бит 2
 Резерв. не трогать.

Бит 1
 Бит 0
 ЕРDМ: Конечная точка выключена
 ХFRСМ: Передача завершена

Регистр прерываний всех конечных точек устройства (OTG_FS_DAINT)

Смещение адреса: 0x818 По сбросу: 0x0000 0000

Peructp OTG FS DAINT содержит прерывания всех конечных OUT и IN точек устройства.

Прерывания разрешаются битами OEPINT и IEPINT в регистре OTG_FS_GINTSTS. Для двунаправленных точек используются два бита. Биты в этом регистре ставятся и снимаются соответствующими битами в регистрах OTG FS DIEPINTx/OTG FS DOEPINTx.

31 30 29 28 27 26 25 24 23 22 21 20 19 18 17 16 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0

								OEF	PINT															IEP	TNI							
r	r	ı	r	r	r	r	r	r	r	r	r	r	r	r	r	r	r	r	r	r	r	r	r	r	r	r	r	r	r	r	r	r

— <u>Биты 31:16</u> **ОЕРІNТ**: Прерывания конечных точек OUT

Для точек OUT:

Бит 16 для OUT конечной точки 0, бит 19 для OUT конечной точки 3

— <u>Биты 15:0</u> **IEPINT**: Прерывания конечных точек IN

Для точек IN:

Бит 0 для IN конечной точки 0, бит 3 для IN конечной точки 3.

Регистр маски прерываний всех конечных точек устройства (OTG_FS_DAINTMSK)

Смещение адреса: 0x81C По сбросу: 0x0000 0000

Маскирует прерывания по регистру OTG FS DAINT.

31 30 29 28 27 26 25 24 23 22 21 20 19 18 17 16 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0

							OE	РМ															IEF	PM							
rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw

Маска прерывания: 0 - Нельзя, 1 - Можно.

— <u>Биты 31:16</u> **ОЕРІNТМ**: Прерывания конечных точек OUT

Для точек OUT:

Бит 16 для OUT конечной точки 0, бит 19 для OUT конечной точки 3

— <u>Биты 15:0</u> **IEPINTM**: Прерывания конечных точек IN

Для точек IN:

Бит 0 для IN конечной точки 0, бит 3 для IN конечной точки 3.

Регистр времени разряда V_{BUS} устройства (OTG_FS_DVBUSDIS)

Смещение адреса: 0x828 По сбросу: 0x0000 17D7

31 30 29 28 27 26 25 24 23 22 21 20 19 18 17 16 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0

Posserved								VBU								
Reserved	rw	rw	rw	rw	rw	rw	rw	rw	rw							

– <u>Биты 31:16</u>
 Резерв, не трогать.

— <u>Биты 15:0</u> **VBUSDT**: Время разряда V_{BUS} устройства после импульса во время SRP.

Вычисляется в тактах РНҮ / 1 024. Зависит от нагрузки V_{BUS} , можно подстраивать.

Регистр времени импульса V_{BUS} устройства (OTG_FS_DVBUSPULSE)

Смещение адреса: 0x82C По сбросу: 0x0000 05B8

31 30 29 28 27 26 25 24 23 22 21 20 19 18 17 16 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0

Reserved						DVB	USP					
	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw

– <u>Биты 31:12</u>
 Резерв, не трогать.

— <u>Биты 11:0</u> **DVBUSP:** Время импульса V_{BUS} устройства во время SRP.

Вычисляется в тактах РНУ / 1 024.

Регистр маски прерываний пустого FIFO конечных точек IN (OTG_FS_DIEPEMPMSK)

Смещение адреса: 0x834 По сбросу: 0x0000 0000

31 30 29 28 27 26 25 24 23 22 21 20 19 18 17 16 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0

Reserved							IN	IEPT	XFE	М						
i vesei veu	rw	rw	rw	rw	rw	rw	rw	rw	rw							

Маска прерывания: 0 - Нельзя, 1 - Можно. — Биты 31:16 Резерв, не трогать.

— Биты 15:0 **INEPTXFEM**: TxFIFO конечной точки IN пуст

Маскируют биты прерываний по TXFE регистров OTG_FS_DIEPINTx.

Бит 0 для IN конечной точки 0, бит 3 для IN конечной точки 3.

Регистр управления конечной точки IN 0 (OTG_FS_DIEPCTL0)

Смещение адреса: 0x900 По сбросу: 0x0000 0000

31 30 29 28 27 26 25 24 23 22 21 20 19 18 17 16 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0

EPENA	6	7	eserved	SNAK	CNAK		TXF	NUM	1	STALL	eserved	EP.	TYP	NAKSTS	eserved	USBAEP	Reserved	MP:	SIZ
r		r	œ	w	w	rw	rw	rw	rw	rs	R	r	r	r	R	r		rw	rw

Бит 31
 ЕРЕNA: Включение конечной точки

Установка бита запускает передачу данных конечной точки 0.

Снимается ядром перед выдачей прерываний:

- Точка выключена
- Передача завершена
- Бит 30 **EPDIS**: Выключение конечной точки

Установка бита останавливает даже незавершённую передачу данных конечной точки 0. Далее надо дождаться прерывания выключения точки. Снимается ядром перед выдачей прерывания.

Останавливать можно только включённую конечную точку.

- <u>Биты 29:28</u>
 Резерв, не трогать.
- <u>Бит 27</u> SNAK: Установка ответа NAK

Программно задаёт выдачу NAK этой точки. Ядро может ставить его после приёма пакета SETUP.

- <u>Бит 26</u> **CNAK**: Очистка NAK записью в этот бит
- <u>Биты 25:22</u>
 ТХFNUM: Номер ТхFIFO точки IN 0.
- <u>Бит 21</u> **STALL**: Ответ STALL

Ставится программно, снимается ядром после приёма пакета SETUP. Имеет приоритет перед битами NAK, Глобального IN NAK и Глобального OUT NAK.

- <u>Бит 20</u>
 Резерв, не трогать.
- <u>Биты 19:18</u> **ЕРТҮР**: Тип конечной точки, '00' для управляющей точки.
- Бит 17 **NAKSTS**: Состояние NAK
 - 0: He-NAK ответы на основании состояния FIFO
 - 1: Ответы NAK.

При стоящем бите ядро останавливает передачи данных даже при их наличии в TxFIFO. На пакет SETUP ядро посылает АСК независимо от состояния этого бита.

- <u>Бит 16</u>
 Резерв, не трогать.
- <u>Бит 15</u> **USBAEP**: Активная конечная точка USB

Всегда стоит, точка 0 активна во всех конфигурациях и интерфейсах.

- <u>Биты 14:2</u>
 Резерв, не трогать.
- <u>Биты 1:0</u> **MPSIZ**: Максимальный размер пакета

00: 64 байта 01: 32 байта 10: 16 байт 11: 8 байт

Регистр управления конечной точки-х устройства (OTG_FS_DIEPCTLx)

$(x = 1..3, где x = Номер_конечной_точки)$

Смещение адреса: 0x900 + (Endpoint_number × 0x20)

По сбросу: 0х0000 0000

31 30 29 28 27 26 25 24 23 22 21 20 19 18 17 16 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0

EPENA	EPDIS	SODDFRM	SD0PID/SEVNFRM	SNAK	CNAK		TXFI	NUM	l	Stall	Reserved	avraa	L - L U	NAKSTS	EONUM/DPID	USBAEP	Reserved					N	/IPSI	Z				
rs	rs	w	w	w	w	rw	rw	rw	rw	rw/ rs		rw	rw	r	r	rw		rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw

— <u>Бит 31</u> **ЕРЕNA**: Включение конечной точки

Установка бита запускает передачу данных конечной точки.

Снимается ядром перед выдачей прерываний:

- Фаза SETUP завершена
- Точка выключена
- Передача завершена
- <u>Бит 30</u> **EPDIS**: Выключение конечной точки

Установка бита останавливает даже незавершённую передачу данных конечной точки. Далее надо дождаться прерывания выключения точки. Снимается ядром перед выдачей прерывания.

Останавливать можно только включённую конечную точку.

— <u>Бит 29</u> **SODDFRM**: Нечётный фрейм изохронной передачи IN и OUT (поле EONUM).

— <u>Бит 28</u> **SD0PID:** Установить PID DATA0 прерывающих/групповых точек IN (поле DPID).

SEVNFRM: Чётный фрейм изохронной передачи IN (поле EONUM)

— <u>Бит 27</u> **SNAK**: Установить NAK

Программно задаёт выдачу NAK этой точки. Ядро может ставить его после завершения передачи точки OUT или приёма пакета SETUP.

— Бит 26 **CNAK**: Очистить бит NAK

— <u>Биты 25:22</u> **ТХFNUM**: Номер ТхFIFO конечной точки IN.

Активные точки IN должны иметь разные FIFO.

– Бит 21
 STALL: Ответ STALL

Для не-управляющих, не-изохронных точек IN (доступ rw).

Программно останавливает передачи от хоста точке. Имеет приоритет перед битами NAK, Глобального IN NAK и Глобального OUT NAK. Снимается только программно.

Для управляющих точек (доступ rs).

Ставится программно, снимается ядром после приёма пакета SETUP. Имеет приоритет перед битами NAK, Глобального IN NAK и Глобального OUT NAK. На пакет SETUP ядро посылает АСК независимо от состояния этого бита.

– <u>Бит 20</u>
 Резерв, не трогать.

– <u>Биты 19:18</u>**ЕРТҮР**: Тип конечной точки

00: Управляющая 01: Изохронная 10: Групповая 11: Прерывающая

— <u>Бит 17</u> **NAKSTS**: Состояние NAK

0: He-NAK ответы на основании состояния FIFO

1: Ответы NAK.

При стоящем бите ядро останавливает передачи данных даже при их наличии в TxFIFO. На пакет SETUP ядро посылает АСК независимо от состояния этого бита.

При стоящем бите:

Для не-изохронных точек IN: Ядро останавливает передачи по точке IN даже при данных в TxFIFO. **Для изохронных точек IN**: Ядро посылает пакет данных нулевой длины даже при данных в TxFIFO. На пакет SETUP ядро посылает АСК независимо от состояния этого бита. — <u>Бит 16</u> **EONUM**: Чётный/Нечётный фрейм изохронных точек IN.

Устанавливается записью в биты SEVNFRM и SODDFRM этого регистра.

0: Чётный 1: Нечётный

DPID: PID первого пакета данных прерывающей/групповой конечной точки

Устанавливается записью в бит SD0PID:

0: DATA0 1: DATA1

— Бит 15 **USBAEP**: Точка USB активна

По сбросу USB ядро снимает этот бит для всех точек, кроме EP 0. Ставить надо после завершения исполнения команд **SetConfiguration** и **SetInterface**.

– <u>Биты 14:11</u>
 Резерв, не трогать.

— <u>Биты 10:0</u> **MPSIZ**: Максимальный размер пакета в байтах

Регистр управления конечной точкой OUT 0 (OTG_FS_DOEPCTL0)

Смещение адреса: 0xB00 По сбросу: 0x0000 8000

29 28 27 26 25 24 23 22 21 20 19 18 17 16 15 14 13 12 11 10 9 8 7 USBAEP EPENA **EPDIS** CNAK SNPM SNAK Reserved NAKST Reserved Stall MPSI7 Reserved Reserved w r w W rs rw r r r

— <u>Бит 31</u> **EPENA**: Включить конечную точку

Установка бита запускает передачу данных конечной точки 0.

Снимается ядром перед выдачей прерываний:

- Фаза SETUP завершена
- Точка выключена
- Передача завершена
- Бит 30 **EPDIS**: Выключение конечной точки

Программно не выключается.

– <u>Биты 29:28</u>– Бит 27– SNAK: Установка NAK

Программно задаёт выдачу NAK этой точки. Ядро может ставить его после завершения передачи точки OUT или приёма пакета SETUP.

— <u>Бит 26</u>
 — <u>Биты 25:22</u>
 — Бит 21
 — **STALL**: Ответ STALL

Ставится программно, снимается ядром после приёма пакета SETUP. Имеет приоритет перед битами NAK и Глобального OUT NAK. На пакет SETUP ядро посылает ACK независимо от состояния этого бита.

— <u>Бит 20</u> **SNPM**: Режим Snoop (Подглядывания)

В этом режиме ядро не проверяет правильность пакетов OUT перед записью в память.

— <u>Биты 19:18</u> **РТҮР**: Тип конечной точки, ноль для управляющей.

— Бит 17 NAKSTS: Состояние NAK

0: He-NAK ответы на основании состояния FIFO

1: Ответы NAK.

При стоящем бите ядро останавливает приём данных даже при наличии места в RxFIFO. На пакет SETUP ядро посылает АСК независимо от состояния этого бита.

– <u>Бит 16</u>
 Резерв, не трогать.

— <u>Бит 15</u> **USBAEP**: Активная конечная точка, всегда равен 1.

– <u>Биты 14:2</u>
 Резерв, не трогать.

— <u>Бит 1:0</u>
 MPSIZ: Максимальный размер пакета точки OUT

00: 64 байта 01: 32 байта 10: 16 байт 11: 8 байт

Регистр управления конечной точки-х (OTG_FS_DOEPCTLx)

$(x = 1..3, где x = Номер_конечной_точки)$

Смещение адреса точки OUT: 0xB00 + (Endpoint_number × 0x20)

По сбросу: 0х0000 0000

31 30 29 28 27 26 25 24 23 22 21 20 19 18 17 16 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 (

EPENA	EPDIS	SODDFRM/SD1PID	SD0PID/SEVNFRM	SNAK	CNAK	Reserved	Stall	SNPM	EPTYP	i	NAKSTS	EONUM/DPID	USBAEP	Reserved					N	MPSI.	Z				
rs	rs	w	w	w	w		rw/ rs	rw	rw	rw	r	r	rw		rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw

— <u>Бит 31</u> **EPENA**: Включение конечной точки IN и OUT.

Установка бита запускает передачу данных конечной точки.

Снимается ядром перед выдачей прерываний:

- Фаза SETUP завершена
- Точка выключена
- Передача завершена
- Бит 30 **EPDIS**: Выключение конечной точки

Установка бита останавливает даже незавершённую передачу/приём данных конечной точки. Далее надо дождаться прерывания выключения точки. Снимается ядром перед выдачей прерывания. Останавливать можно только включённую конечную точку.

— <u>Бит 29</u> **SD1PID**: Установить PID DATA1 (DPID) прерывающих/групповых точек IN и OUT.

SODDFRM: Установить нечётный фрейм изохронных точек IN и OUT (поле EONUM)

— <u>Бит 28</u> **SD0PID**: Установить PID DATA0 (DPID) прерывающих/групповых точек OUT

SEVNFRM: Установить чётный фрейм изохронных точек OUT (поле EONUM)

— <u>Бит 27</u> SNAK: Установка NAK

Программно задаёт выдачу NAK этой точки. Ядро может ставить его после завершения передачи точки OUT или приёма пакета SETUP.

– <u>Бит 26</u>
 – <u>Биты 25:22</u>
 – <u>Бит 21</u>
 CNAK: Очистка NAK
 Резерв, не трогать.
 STALL: Ответ STALL

Для не-управляющих, не-изохронных точек IN (доступ rw).

Программно останавливает все передачи от хоста точке. Имеет приоритет перед битами NAK, Глобального IN NAK и Глобального OUT NAK. Снимается только программно.

Для управляющих точек (доступ rs).

Ставится программно, снимается ядром после приёма пакета SETUP. Имеет приоритет перед битами NAK, Глобального IN NAK и Глобального OUT NAK. На пакет SETUP ядро посылает АСК независимо от состояния этого бита.

— <u>Бит 20</u> **SNPM**: Режим Snoop (Подглядывания)

В этом режиме ядро не проверяет правильность пакетов OUT перед записью в память.

– <u>Биты 19:18</u>**ЕРТҮР**: Тип конечной точки

00: Управляющая 01: Изохронная 10: Групповая 11: Прерывающая

— Бит 17 NAKSTS: Состояние NAK

0: He-NAK ответы на основании состояния FIFO

1: Ответы NAK.

При стоящем бите ядро останавливает приём данных даже при наличии места в RxFIFO. На пакет SETUP ядро посылает АСК независимо от состояния этого бита.

— <u>Бит 16</u> **EONUM**: Чётный/Нечётный фрейм изохронных точек IN.

Устанавливается записью в биты SEVNFRM и SODDFRM этого регистра.

0: Чётный

1: Нечётный

DPID: PID первого пакета данных прерывающей/групповой конечной точки

Устанавливается записью в бит SD0PID:

0: DATA0 1: DATA1

— <u>Бит 15</u> **USBAEP**: Активная конечная точка USB

По сбросу USB ядро снимает этот бит для всех точек, кроме EP 0. Ставить надо после завершения исполнения команд **SetConfiguration** и **SetInterface**.

– <u>Биты 14:11</u>
 Резерв, не трогать.

— <u>Биты 10:0</u> **MPSIZ**: Максимальный размер пакета в байтах

Регистр прерываний конечной точки-х (OTG_FS_DIEPINTx)

 $(x = 0..3, где x = Номер_конечной_точки)$

Смещение адреса: 0x908 + (Endpoint_number × 0x20)

По сбросу: 0х0000 0080

Читать можно только при стоящем бите IEPINT в OTG_FS_GINTSTS, но сначала надо узнать номер точки по регистру OTG_FS_DAINT. Снятие бита в этом регистре чистит соответствующие биты в регистрах OTG_FS_DAINT и OTG_FS_GINTSTS.

31 30 29 28 27 26 25 24 23 22 21 20 19 18 17 16 15 14 13 12 11 10 9 ITTXFE INEPNE **EPDISD** TXFE XFRC **TOC** Reserved Reserved Reserved rc_ rc rc rc rc w1 w1 w1

– <u>Биты 31:8</u>
 Резерв, не трогать.

– <u>Бит 7</u>
 ТХFE: Передающий FIFO полу- или полностью пуст

Уровень пустоты TxFIFO задаётся битом TXFELVL в регистре OTG_FS_GAHBCFG.

— <u>Бит 6</u> **INEPNE**: NAK конечной точки IN в действии

Снимается записью бита CNAK в регистре OTG_FS_DIEPCTLx. Установка бита вызывает прерывание. По шине USB не обязательно пойдёт NAK, бит STALL приоритетнее.

— <u>Бит 5</u> Резерв, не трогать.

— <u>Бит 4</u> **ITTXFE**: Принят токен IN при пустом не-периодическом TxFIFO

Выставляется прерывание этой точки.

— <u>Бит 3</u> **ТОС**: Таймаут управляющей точки IN.

- <u>Бит 2</u> Резерв, не трогать.

– <u>Бит 1</u>
 – <u>Бит 0</u>
 EPDISD: Прерывание выключенной конечной точки
 – <u>Бит 0</u>
 XFRC: Прерывание конца передачи по AHB или USB.

Регистр прерываний конечной точки-х (OTG FS DOEPINTX)

$(x = 0..3, где x = Номер_конечной_точки)$

Смещение адреса: 0xB08 + (Endpoint_number × 0x20)

По сбросу: 0х0000 0080

Читать можно только при стоящем бите OEPINT в регистре OTG_FS_GINTSTS, но сначала надо узнать номер точки по регистру OTG_FS_DAINT. Снятие бита в этом регистре чистит соответствующие биты в регистрах OTG_FS_DAINT и OTG_FS_GINTSTS.

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0	
											Re	serv	ed												B2BSTUP	served	OTEPDIS	STUP	served	EPDISD	XFRC	
																									rc_w1 /rw	Re	rc_w1	rc_w1	Re	rc_w1	rc_w1	

– <u>Биты 31:7</u>Резерв, не трогать.

— <u>Бит 6</u> **B2BSTUP**: Принята череда (больше 3) пакетов SETUP управляющей точки OUT.

- <u>Бит 5</u> Резерв, не трогать.

— <u>Бит 4</u> **ОТЕРDIS**: Принят пакет OUT выключенной управляющей точки (с прерыванием)

— <u>Бит 3</u> **STUP**: Фаза SETUP управляющей точки OUT завершена (с прерыванием)

– <u>Бит 2</u>
 Резерв, не трогать.

<u>Бит 1</u>
 <u>Бит 0</u>
 EPDISD: Прерывание выключения конечной точки
 <u>ХFRC</u>: Прерывание конца передачи по АНВ или USB.

Регистр размера передачи конечной точки IN 0 (OTG_FS_DIEPTSIZ0)

Смещение адреса: 0x910 По сбросу: 0x0000 0000

Писать надо до включения точки 0. После этого можно только читать.

31 30 29 28 27 26 25 24 23 22 21 20 19 18 17 16 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0

Reserved	PKT	CNT	Reserved			V	FRS	17		
Reserved	rw	rw	Reserveu	rw	rw	rw	rw	rw	rw	rw

— Биты 31:21 Резерв, не трогать.

— <u>Биты 20:19</u> **РКТСNТ**: Счётчик общего числа пакетов передачи

Декрементируется при каждом чтении из TxFIFO.

– <u>Биты 18:7</u>
 Резерв, не трогать.

— <u>Биты 6:0</u> **XFRSIZ**: Размер передачи в байтах (с прерыванием после исчерпания)

Уменьшается при каждой записи в TxFIFO.

Регистр размера передачи конечной точки OUT 0 (OTG_FS_DOEPTSIZ0)

Смещение адреса: 0xB10 По сбросу: 0x0000 0000

Писать надо до включения точки 0. После этого можно только читать.

31 30 29 28 27 26 25 24 23 22 21 20 19 18 17 16 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0

eserved	STUF	PCNT	Reserved	PKTCNT	Reserved			X	FRSI	Z		
2	rw	rw		rw		rw	rw	rw	rw	rw	rw	rw

– <u>Бит 31</u> Резерв, не трогать.

— <u>Биты 30:29</u> **STUPCNT**: Счётчик череды пакетов SETUP

01: 1 пакет 10: 2 пакета 11: 3 пакета

— Биты 28:20 Резерв, не трогать.

— <u>Бит 19</u> **РКТСПТ**: Счётчик пакетов

Обнуляется при записи в RxFIFO.

— <u>Биты 18:7</u> Резерв, не трогать.

— <u>Биты 6:0</u> **XFRSIZ**: Размер передачи в байтах (с прерыванием после исчерпания)

Уменьшается при каждом чтении из RxFIFO.

Регистр размера передачи конечной точки-х (OTG_FS_DIEPTSIZx)

$(x = 1..3, где x = Номер_конечной_точки)$

Смещение адреса: 0xB10 + (Endpoint_number × 0x20)

По сбросу: 0х0000 0000

Писать надо до включения точки 0. После этого можно только читать.

31 30 29 28 27 26 25 24 23 22 21 20 19 18 17 16 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0

pa	MC	TN					PKT	CNT													Х	FRS	ΙZ								
Reserve	rw/ r/ rw	rw/ r/ rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw

Бит 31
 Резерв, не трогать.

— <u>Биты 30:29</u> **MCNT**: Многосчётчик пакетов в периодическом фрейме IN.

01: 1 пакет 10: 2 пакета 11: 3 пакета — <u>Биты 28:19</u> **РКТСNТ**: Счётчик общего числа пакетов передачи

Декрементируется при каждом чтении из TxFIFO.

— <u>Биты 18:0</u> **XFRSIZ**: Размер передачи в байтах

Уменьшается при каждой записи в TxFIFO.

Регистр состояния FIFO конечной точки IN (OTG_FS_DTXFSTSx)

 $(x = 0..3, где x = Номер_конечной_точки)$

Смещение адреса точки IN: 0x918 + (Endpoint_number × 0x20)

 $31 \quad 30 \quad 29 \quad 28 \quad 27 \quad 26 \quad 25 \quad 24 \quad 23 \quad 22 \quad 21 \quad 20 \quad 19 \quad 18 \quad 17 \quad 16 \quad 15 \quad 14 \quad 13 \quad 12 \quad 11 \quad 10 \quad 9 \quad 8 \quad 7 \quad 6 \quad 5 \quad 4 \quad 3 \quad 2 \quad 1 \quad 0$

– <u>Биты 31:16</u>
 Резерв, не трогать.

— <u>Биты 15:0</u> **INEPTFSAV**: Доступное место в TxFIFO точки IN в 32-бит словах

0x0: TxFIFO полон

0x1: 1 слово 0x2: 2 слова 0xn: n слов Иное: Резерв

Регистр размера передачи конечной точки-х OUT (OTG_FS_DOEPTSIZx)

 $(x = 1..3, где x = Номер_конечной_точки)$

Смещение адреса: 0xB10 + (Endpoint_number × 0x20)

По сбросу: 0х0000 0000

Писать надо до включения точки 0. После этого можно только читать.

31 30 29 28 27 26 25 24 23 22 21 20 19 18 17 16 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0

1 2	ě	RXDF TUP						PKT	CNT													Х	FRS	ΙZ								
	Reser	rw/r/ rw	rw/r/ rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw

– <u>Бит 31</u>
 Резерв, не трогать.

— <u>Биты 30:29</u> **RXDPID**: PID принятых данных изохронной точки OUT.

00: DATA0 01: DATA2 10: DATA1 11: MDATA

STUPCNT: Максимальное число пакетов SETUP управляющей точки OUT.

01: 1 пакет 10: 2 пакета 11: 3 пакета

— <u>Биты 28:19</u> **РКТСNТ**: Счётчик общего числа пакетов передачи

Декрементируется при каждой записи в RxFIFO.

— <u>Биты 18:0</u> **XFRSIZ**: Размер передачи в байтах (с прерыванием после исчерпания)

Уменьшается при каждом чтении из RxFIFO.

28.16.5. Регистр питания и тактов OTG_FS (OTG_FS_PCGCCTL)

Смещение адреса: 0xE00 По сбросу: 0x0000 0000 Доступен в обоих режимах.

31 30 29 28 27 26 25 24 23 22 21 20 19 18 17 16 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0

Reserved	PHYSUSP	Reserved	GATEHCLK	STPPCLK
	rw		rw	rw

– <u>Биты 31:5</u>Резерв, не трогать.

– <u>Бит 4</u>
 РНҮSUSP: РНҮ остановлен

– <u>Биты 3:2</u>Резерв, не трогать.

— <u>Бит 1</u> **GATEHCLK**: Разрешение подачи HCLK

Ставится и снимается программно.

— <u>Бит 0</u> **STPPCLK**: Остановка тактов PHY

Ставится и снимается программно.

28.16.6. Карта регистров OTG_FS

Offset	Register	31	30	29	28	27	26	25	24	23	12	20	19	18	17	16	15	14	13	12	11	10	6	8	7	9	2	4	ဗ	2	1	0
0x000	OTG_FS_GOT GCTL					R	ese	erve	d		•		BSVLD	ASVLD	DBCT	CIDSTS	F	Rese	erve	d	DHNPEN	HSHNPEN	HNPRQ	HNGSCS		F	Res	erve	d		SRQ	SRQSCS
	Reset value												0	0	0	1					0	0	0	0							0	0
0x004	OTG_FS_GOT GINT					R	ese	erve	d				DBCDNE	ADTOCHG	HNGDET				Reserved				HNSSCHG	SRSSCHG		Re	ser	ved		SEDET	Re	es.
	Reset value												0	0	0								0	0						0		
0x008	OTG_FS_GAH BCFG										Re	sen	/ed											4	TXFELVL		ſ	Rese	erve	d		GINTMSK
	Reset value																							0	0							0
0x00C	OTG_FS_GUS BCFG	CTXPKT	FDMOD	FHMOD	Reserved																DT	1 .	HNPCAP	SRPCAP	Reserved	PHYSEL	R	eser d	ve		OCA	
	Reset value																		0	1	0	1	0	0		1			1	0	0	0
0x010	OTG_FS_GRS TCTL	AHBIDL			0 1 0 1 0 0 1 TXFNUM TXF															RXFFLSH	Reserved	FCRST	HSRST	CSRST								
	Reset value	1																				0	0	0		0	0	0	0	0	0	0
0x014	OTG_FS_GINT STS	WKUINT	SRQINT	DISCINT	CIDSCHG	Reserved	PTXFE	HCINT	HPRTINT	Reserved	IPXFR/INCOMPISOOUT	IISOIXFR	OEPINT	IEPINT	Reserved		EOPF	ISOODRP	ENUMDNE	USBRST	USBSUSP	ESUSP	Reserved		GONAKEFF	GINAKEFF	NPTXFE	RXFLVL	SOF	OTGINT	MMIS	CMOD
	Reset value	0	0	0	0		1	0	0		0	0	0	0			0	0	0	0	0	0			0	0	1	0	0	0	0	0
0x018	OTG_FS_GINT MSK	WOIM	SRQIM	DISCINT	CIDSCHGM	Reserved	PTXFEM	HCIM	PRTIM	Reserved	IPXFRM/IISOOXFRM	IISOIXFRM	OEPINT	IEPINT	EPMISM	Reserved	EOPFM	ISOODRPM	ENUMDNEM	USBRST	USBSUSPM	ESUSPM	Reserved		GONAKEFFM	GINAKEFFM	NPTXFEM	RXFLVLM	SOFM	OTGINT	MMISM	Reserved
	Reset value	0	0	0	0		0	0	0		0	0	0	0	0		0	0	0	0	0	0			0	0	0	0	0	0	0	
	OTG_FS_GRX STSR (host mode)					Res	serv	red			•		PK1	STS	S	DF	PID					Е	BCN	Т					,	CHN	IUN	
0x01C	Reset value			0 0 0 0 0 0													0	0	0	0	0	0	0	0	0	0	0	0	0			
	OTG_FS_GRX STSR (Device mode)			Reserved FRMNUM PKTSTS DPID																		BCN							EPN			
	Reset value								0	0 0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

			1		1		-	-	-	-	_	1 1	-	1	1	1	1			-									—
Offset	Register	31	30	29	28	27	5 6	25	24	23	22	20	<u></u>	17	4	5 5	4	13	12	11	6	S	∞ ۲	٠ ،	9 4	4	က	7	- 0
	OTG_FS_GRX		•	•			•	•		•	•									•				•		•			
	STSR (host mode)					Rese	erve	ed				1	KTST	S	ט	PID					ВС	NI						HNU	JM
ŀ	Reset value											0	0 0	0		0	0	0	0	0	0 0)	0 0) [(0 0	0	0	0	0
0x020	OTG_FS_GRX												- -	<u> </u>									- -						
	STSPR (Device mode)			Re	eserv	ed			FR	RMN	UM	Р	KTST	S	D	PID					ВС	ТN					E	PNU	JM
	Reset value								0	0	0 0	0	0 0	0	0	0	0	0	0	0	0 0)	0 0) (0 0	0	0	0	0 0
0x024	OTG_FS_GRX FSIZ							Re	serv	ved													RXF						
	Reset value															0	0	0	0	0	0 1	1	0 0) (0 0	0	0	0	0 0
0x028	OTG_FS_HNPT XFSIZ/ OTG_FS_DIEP TXF0						NI	PTXI	FD/1	TX0I	FD										NPT	XF	SA/T	X0	FSA				
	Reset value	0	0	0	0	0	0	0	0	0 (0 0	0	0 0	0	0	0	0	0	0	0	0 1	1	0 0) (0 0	0	0	0	0 0
0x02C	OTG_FS_HNPT XSTS	Res.			NPT	XQT	ЭP	•			N	PTQ)	KSAV						•	•		NP.	TXFS	SAV	/	•			
	Reset value	F.	0	0	0	0	0	0	0	0	0 0	0	0 1	0	0	0	0	0	0	0	0 1	1	0 0) (0 0	0	0	0	0 0
0x038	OTG_FS_ GCCFG					Rese	erve	ed				SOFOUTEN	VBUSASEN	Reserved	.PWRDWN							Re	eserv	red					
	Reset value											0	0 0		0														
0x03C	OTG_FS_CID												•	PR	OD	UCT	_ID												
UNUUU	Reset value	0	0	0	0	0	0	0	0	0 (0 0	0	0 0	0	0	0	0	0	1	0	0 0)	1 0) (0 0	0	0	0	0 0
0x100	OTG_FS_HPTX FSIZ		1						XFS						1								TXS				1		
	Reset value	0	0	0	0	0	1	1	1	0	1 1	0	1 0	0	0	0	0	0	1	0	0 ()	0 0) (0 1	0	0	1	0 0
0x104	OTG_FS_DIEP TXF1	•	I 0	Ι.	10		<u>. Т</u>			KFD			0.1.0	10	1 0		Lo		0.1	0.1			PTX					0.1	0.1.0
	Reset value	0	0	0	0	0	0	1	0	0	0 0	0	0 0	0	0	0	0	0	0	0	1 ()	0 0) (0 0	0	0	0	0 0
0x108	OTG_FS_DIEP TXF2		Ιο	Ι ο	10		<u> </u>			KFD		101	0.1.0	Ι.	Ι.		Ιο	0	0	0.1			PTX			110		0.1	0.1.0
	Reset value OTG FS DIEP	0	0	0	0	0	0	1	0	0 (0 0	0	0 0	0	0	0	0	0	0	0	1 (,	0 0) (0 0	0	0	0	0 0
0x10C	TXF3							INE	PΤ	KFD												INE	PTX	(SA					
0.000	Reset value	0	0	0	0	0	0	1	0	0 (0 0	0	0 0	0	0	0	0	0	0	0	1 ()	0 0) (0 0	0	0	0	0 0
0x400	OTG_FS_HCF G												Re	sen	ved													FSLSS	FSLSPCS
	Reset value																											0	0 0
0x404	OTG_FS_HFIR							Po	ser	/ed												F	RIV	L					
0A-70 -1	Reset value							110	JUIN	·cu						1	1	1	0	1	0 1	1	0 0) ′	1 1	0	0	0	0 0
0x408	OTG_FS_HFN UM							F	ΓRE	М												F	RNU	М	Ī				
	Reset value	0	0	0	0	0	0	0	0	0	0 0	0	0 0	0	0	0	0	1	1	1	1 1	1	1 1	1	1 1	1	1	1	1 1
0x410	OTG_FS_HPTX STS					TOP						PTXQ		_	_								XFSA						
	Reset value	0	0	0	0	0	0	0	0	Y '	Y	Υ	Y	Υ	Υ	Υ	Υ	Υ	Υ	Υ	Y	Y	YY	′ `	ΥY	′ Y	Υ	Υ '	Y
0x414	OTG_FS_HAIN T							Re	serv	ved											,		IAIN'						
	Reset value															0	0	0	0	0	0 0)	0 0) (0 0	0	0	0	0 0

		l	ı				-	_		-				-			ı		1	1		-				-						$\overline{}$	\neg
Offset	Register	31	30	29	28	27	26	25	24	23	22	21	20	19	9	17	16	15	14	13	12	11	10	6	8	7	9	2	4	လ	2	_	0
0x418	OTG_FS_HAIN TMSK							D	eser	vod														H	IIAH	NTN	1						
0.410	Reset value							170	5361	veu								0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
0x440	OTG_FS_HPRT						Res	serve	ed						PS			PT	CTL		PPWR	PLSTS		Reserved	PRST	PSUSP	PRES	POCCHNG	POCA	PENCHNG	PENA	PCDET	PCSTS
	Reset value													-	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
0x500	OTG_FS_HCC HAR0	CHENA	CHDIS	ODDFRM			[DAD				MC T		EPTYP		LSDEV	Reserved	EPDIR		EPN	NUM	1					М	IPS	ΙZ				
	Reset value	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0		0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
0x520		CHENA	CHDIS	ODDFRM				DAD				MC T		EPTYP		LSDEV	Reserved	EPDIR		EPN								IPS					
	Reset value	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0		0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
0x540	OTG_FS_HCC HAR2	CHENA	CHDIS	ODDFRM			[DAD				MC T		EPTYP		LSDEV	Reserved	EPDIR		EPN	NUM	1					M	IPS	ΙZ				
	Reset value	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	Ľ	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
0x560	OTG_FS_HCC HAR3	CHENA	CHDIS	ODDFRM			[DAD				MC T		EPTYP		LSDEV	Reserved	EPDIR		EPN	NUM	1					M	IPS	ΙZ				
	Reset value	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	œ	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
0x580	OTG_FS_HCC HAR4	CHENA	CHDIS	ODDFRM			[DAD				MC T		EPTYP		LSDEV	Reserved	EPDIR		EPN	NUM	1					M	IPS	ΙZ				
	Reset value	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	4	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
0x5A0	OTG_FS_HCC HAR5	CHENA	CHDIS	ODDFRM			[DAD				MC T		EPTYP		LSDEV	Reserved	EPDIR		EPN	NUM	1					M	IPS	ΙZ				
	Reset value	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	_	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
0x5C0	OTG_FS_HCC HAR6	CHENA	CHDIS	ODDFRM			[DAD				MC T		EPTYP		LSDEV	Reserved	EPDIR		EPN	NUM	1					М	IPS	ΙZ				
	Reset value	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	Ŀ	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
0x5E0	OTG_FS_HCC HAR7	CHENA	CHDIS	ODDFRM			[DAD				MC T		EPTYP		LSDEV	Reserved	EPDIR		EPN	NUM	1					M	IPS	ΙZ				
	Reset value	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	œ	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
0x508	OTG_FS_HCIN T0										Res	serve	ed													TXERR	Reserved			STALL	Reserved		» XFRC
	Reset value																						0	0	0	0	_	0	0	0	_		0
0x528	OTG_FS_HCIN T1										Res	serve	ed													TXERR	Reserved			STALL	Reserved		XFRC
	Reset value																						0	0	0	0	т.	0	0	0	т.	0	0

Offset	Register	30	78	27	25	24	23	22	7 8	20	18	7	٦٥	15	13	12	7	10	6	8	7	9	2	4	က	2	_	0
0x548	OTG_FS_HCIN T2					•	ı	Resei	rve	d								o DTERR	o FRMOR	o BBERR	o TXERR	Reserved	o ACK	o NAK	o STALL	Reserved	ОСНН	o XFRC
0x568	OTG_FS_HCIN						ſ	Resei	rve	d										BBERR	TXERR	Reserved		NAK	STALL	Reserved		, XFRC
0x588	OTG_FS_HCIN T4						ı	Rese	rve	d								DTERR	FRMOR	BBERR o	TXERR 0	Reserved	ACK 0	NAK	STALL 0	Reserved	OHH O	XFRC
0x5A8	Reset value OTG_FS_HCIN T5						ı	Resei	rve	d								DTERR o	FRMOR o	BBERR o	TXERR o	Reserved R	ACK o	NAK 0	STALL 0	Reserved R	CHH	XFRC o
0x5C8	Reset value OTG_FS_HCIN T6						ı	Resei	rve	d								0	0	0	TXERR o	Reserved Re	ACK 0	NAK 0	STALL 0	Reserved Re	СНН	XFRC o
	Reset value OTG_FS_HCIN T7																	0	0	BBERR o B	TXERR O T		ACK 0	0 NAK	STALL o §		0	XFRC o
0x5E8	Reset value							Resei	rve	d 								0	0	0	0	Reserved	0	0	0	Reserved	0	0
0x50C	OTG_FS_HCIN TMSK0						í	Resei	rve	d								o DTERRM	o FRMORM	o BBERRN	o TXERRM	o NYET	o ACKM	O NAKM	OSTALLM	Reserved	O CHHM	o XFRCM
0x52C	OTG_FS_HCIN TMSK1						ı	Resei	rved	d											TXERRM	NYET	ACKM	NAKM	STALLM	Reserved		XFRCM
0x54C	OTG_FS_HCIN TMSK2						ı	Resei	rve	d								DTERRM	FRMORM o	BBERRM o	TXERRM o	NYET o	ACKM 0	NAKM 0	STALLM o		CHHM 0	XFRCM o
	Reset value OTG_FS_HCIN																	0	0	0	0	0	0	0	0	Re	0	0
0x56C	TMSK3 Reset value						ı	Resei	rve	d							•	o DTERRM	o FRMORM	O BBERRM	o TXERRM	o NYET	o ACKM	o NAKM	o STALLM	Reserved	O CHHM	o XFRCM
0x58C	OTG_FS_HCIN TMSK4						ı	Resei	rved	d								DTERRM	FRMORM	BBERRM	TXERRM	NYET	ACKM	NAKM	STALLM	Reserved	CHHM	XFRCM
0x5AC	Reset value OTG_FS_HCIN TMSK5						ı	Resei	rve	d								DTERRM o	FRMORM o	BBERRM o	TXERRM o	NYET o	ACKM o	NAKM 0	STALLM o	Reserved	CHHM o	XFRCM o
	Reset value						•	, 551										o DT	o FR	o BB	0	0	0	0	o S1	Rese	0	0

Offset	Register	31	30	29	28	27	26	72	23	22	21	20	19	18	17	16	15	14	13	12	11	10	6	8	7	9	2	4	က	2	_	0
0x5CC	OTG_FS_HCIN TMSK6									Re	serv	red										DTERRM	FRMORM	BBERRM	TXERRM	NYET	ACKM	NAKM	STALLM	Reserved	CHHM	XFRCM
	Reset value																					0	0	0	0	0	0	0	0	2	0	0
0x5EC	OTG_FS_HCIN TMSK7									Re	serv	ed										DTERRM	FRMORM	BBERRM	TXERRM	NYET	ACKM	NAKM	STALLM	Reserved	CHHM	XFRCM
	Reset value				1									1								0	0	0	0	0	0	0	0	Œ.	0	0
0x510	OTG_FS_HCTS IZ0	Reserved	DF	PID				PI	KTCN	Т												XF	RS	ΙZ								
	Reset value	Rese	0	0	0	0	0 0)	0 0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
0x530	OTG_FS_HCTS IZ1	Reserved	DF	PID				PI	KTCN	Т												XF	RS	ΙZ								
0,000	Reset value	Rese	0	0	0	0	0 0)	0 0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
0,4550	OTG_FS_HCTS IZ2	.ved	DF	PID				PI	KTCN	Т	1											XF	RS	ΙZ		1						
0x550	Reset value	Reserved	0	0	0	0	0 0)	0 0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
0.570	OTG_FS_HCTS IZ3	ved	DF	PID				PI	KTCN	Т	1					l	I					XF	RS	ΙZ	ı	1						
0x570	Reset value	Reserved	0	0	0	0	0 0)	0 0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
	OTG_FS_HCTS IZ4	ned	DF	PID				PI	KTCN	Т						l	l			Į		XF	RS	ΙZ	l	<u>l</u>						
0x590	Reset value	Reserved	0	0	0	0	0 0)	0 0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
	OTG_FS_HCTS IZ5	rved	DF	PID				PI	KTCN	Т						l	l			Į		XF	RS	ΙZ	l	<u>l</u>						
0x5B0	Reset value	Reser	0	0	0	0	0 0)	0 0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
	OTG_FS_HCTS IZ6	-	DF	PID		<u> </u>		PI	KTCN	T						ļ	ļ					XF	RS	ΙZ	ļ	!	!	!	!	!		
0x5D0	Reset value	Reserved	0	0	0	0	0 0)	0 0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
	OTG_FS_HCTS	erved	DF	PID				PI	KTCN	Т						<u> </u>						XF	RS	ΙZ	<u> </u>		1	1	1	1		
0x5F0	Reset value	Reser	0	0	0	0	0 0)	0 0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
0x800	OTG_FS_DCF G								Re	ser	/ed	ı								PFIVL					DAD		l	l	Reserved	NZLSOHSK	DSPD	
	Reset value																			0	0	0	0	0	0	0	0	0	ž	2 0	0	0
0x804	OTG_FS_DCTL								F	Rese	erve	d									POPRGDNE	CGONAK	SGONAK	CGINAK	SGINAK		TCT	ı	GONSTS	GINSTS	SDIS	RWUSIG
	Reset value																				0	0	0	0	0	0	0	0	0	0	0	0
0x808	OTG_FS_DSTS				R	leser	ved										FNS	SOF							F	Rese	erve	d	EERR	FNIMSPD		SUSPSTS
	Reset value										0	0	0	0	0	0	0	0	0	0	0	0	0	0					0	0	0	0

Offset	Register	31	30	59	28	77 26	25	23	22	21	70	6 8	12	16	15	4	73	7 -	9	6	8	7	9	2	4	3	7	_	0
0x810	OTG_FS_DIEP MSK									ı	Re	served										L	INEPNEM	INEPNIMM	ITTXFEMSK	TOM	Reserved	EPDM	XFRCM
	Reset value																					_	0	0	0	0	-	0	0
0x814	OTG_FS_DOE PMSK											Reser	ved												_	STUPM	Reserved		XFRCM
	Reset value OTG_FS_DAIN														1										0	0		0	0
0x818	T						С	EPINT													IEPI	NT							
	Reset value	0	0	0	0 (0	0	0 0	0	0	0	0 0	0	0	0	0	0 0	0	0	0	0	0	0	0	0	0	0	0	0
0x81C	OTG_FS_DAIN TMSK						(OEPM													IEP	М							
	Reset value	0	0	0	0 (0	0	0 0	0	0	0	0 0	0	0	0	0	0 0	0	0	0	0	0	0	0	0	0	0	0	0
0x828	OTG_FS_DVB USDIS						R	eserve	d											١	/BUS	SDT							
	Reset value														0	0	0 1	0	1	1	1	1	1	0	1	0	1	1	1
0x82C	OTG_FS_DVB USPULSE							F	Rese	rved												D	VBI	JSF)				
0.020	Reset value																	0	1	0	1	1	0	1	1	1	0	0	0
0x834	OTG_FS_DIEP EMPMSK						P.	eserve	Ч											IN	EPT	KFE	М						
OXOO I	Reset value							000,10	•						0	0	0 0	0	0	0	0	0	0	0	0	0	0	0	0
0x900		EPENA		Reserved	SNAK			XFNUI		Stall	Reserved	EPT YP	NAKSTS	Reserved	USBAEP					Re	serv	ed						MP Z	
	Reset value TG_FS_DTXFS	0	0	ш.	(0	0	0 0	0	0		0 0	0	_	1													0	0
0x918	TS0						R	eserve	d											IN	EPTI	FSA	V						
	Reset value											ı			0	0	0 0	0	0	1	0	0	0	0	0	0	0	0	0
0x920	OTG_FS_DIEP CTL1	EPENA	EPUIS	SODDFRM/SD1PID	SDOPID/SEVINFRIM	CNAK	Т	XFNUI	М	Stall	Reserved	ЕРТҮР	NAKSTS	EONUM/DPID	USBAEP	Re	eserv	red					M	PSI	Z				
	Reset value	0	0	0	0 (0	0	0 0	0	0		0 0	0	0	0				0	0	0	0	0	0	0	0	0	0	0
0x938	TG_FS_DTXFS TS1						R	eserve	d											IN	EPTI	FSA	V						
o.coc	Reset value						• •		_						0	0	0 0	0	0	1	0	0	0	0	0	0	0	0	0
0x940	OTG_FS_DIEP CTL2	EPENA	EPUIS	SODDFRM	SDOPID/SEVINFRIM	CNAK	Т	XFNUI	М	Stall	Reserved	ЕРТҮР	NAKSTS	EONUM/DPID	USBAEP	Re	eserv	red					M	PSI	Z				
	Reset value	0	0	0	0 (0	0	0 0	0	0		0 0	0	0	0				0	0	0	0	0	0	0	0	0	0	0
0x958	TG_FS_DTXFS TS2						R	eserve	d											IN	EPTI	FSA	V						
	Reset value														0	0	0 0	0	0	1	0	0	0	0	0	0	0	0	0

Offset	Register	31	30	29	28	27	26	25	24	23	21	20	19	1 0	7	٥ ۲	15	4 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1	6 8	7	9	2	4	က	7	-	0			
0x960	OTG_FS_DIEP CTL3	EPENA	EPDIS	SODDFRM	SD0PID/SEVNFRM	SNAK	CNAK	Т	XFNU	JM	Stall	Reserved	ЕРТҮР	NAKSTS	EONUM/DPID	USBAFP	OCCU	Reserved		l	N	1PSI	ΙΖ							
	Reset value	0	0	0	0	0	0	0	0 0	0	0	Ì	0 0) () () ()		0 0 0	0	0	0	0	0	0	0	0			
0,079	TG_FS_DTXFS TS3							В	0000	.									INEP	ΓFS	AV									
0x978	Reset value							K	eserv	eu							0	0 0 0 0	0 1 0	0	0	0	0	0	0	0	0			
0xB00	OTG_FS_DOE PCTL0	EPENA	EPDIS	Dayraga		SNAK	CNAK	R	leserv	/ed	Stall	SNPM	EPT YP	NAKSTS	Reserved	ISBAFP	2000		Reser	ved						MP				
	Reset value	0	0	ū	<u>-</u>	0	0				0	0	0 0) () (*	ĺ	1									0	0			
0xB20	OTG_FS_DOE PCTL1	EPENA	EPDIS	SODDFRM	SD0PID/SEVNFRM	SNAK	CNAK	R	leser\	/ed	Stall	SNPM	ЕРТҮР	STSXAN	FONUM/DPID	USBAFP		Reserved	Reserved Z 0 0 0 0 0 0 0 0 0											
	Reset value	0	0	0	0	0	0				0	0	0 0) () (COLONWIND Reserved		0	0											
0xB40	OTG_FS_DOE PCTL2	EPENA	EPDIS	SODDFRM	SD0PID/SEVNFRM	SNAK	CNAK	R	leserv	/ed	Stall	SNPM	EPTYP	NAKSTS	FONUM/DPID	LISBAFP	בעססס	Reserved	MPSIZ MPSIZ											
	Reset value	0	0	0	0	0	0				0	0	0 0) () () (0		0 0 0	0	0	0	0	0	0	0	0			
0xB60	OTG_FS_DOE PCTL3	EPENA	EPDIS	SODDFRM	SD0PID/SEVNFRM	SNAK	CNAK	R	leserv	ved	Stall	SNPM	ЕРТҮР	NAKSTS	FONUM/DPID	USBAEP	ושעמסס	Reserved			M	1PSI	IZ							
	Reset value	0	0	0	0	0	0				0	0	0 0) () () (0		0 0 0	0	0	0	0	0	0	0	0			
0x908	OTG_FS_DIEPI NT0										R	lese	erved									Reserved		- TOC	Reserved	o EPDISD	o XFRC			
0x928	OTG_FS_DIEPI NT1										R	lese	erved								1	eserved			eserved	_	XFRC			
	Reset value																			1		œ.	0	0	X	0	0			
0x948	OTG_FS_DIEPI NT2										R	lese	erved									Reserved		O TOC	Reserved	o EPDISD	o XFRC			
																					-		Ш							
0x968	OTG_FS_DIEPI NT3										R	lese	erved									Reserved	-	- TOC	Reserved	o EPDISD	XFRC			
	Reset value																			<u> </u>	U		U	U		U	0			

Offset	Register	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	2 2	1	10	6	8	7	9	2	4	က	2	1	0
0xB08	OTG_FS_DOE PINT0											R	lese	rved	d											Reserved	, B2BSTUP	Reserved	OTEPDIS	STUP	Reserved	Ε	, XFRC
0xB28	OTG_FS_DOE PINT1											R	lese	rved	d											Reserved	B2BSTUP o	Reserved	OTEPDIS o	STUP 0	Reserved	EPDISD o	XFRC
	Reset value																										0		0	0		0 0	0
0xB48	OTG_FS_DOE PINT2											R	lese	rved	t											Reserved	BZBSTUP	Reserved	OTEPDIS	STUP	Reserved	Е	XFRC
	Reset value																										0		0	0		0	0
0xB68	OTG_FS_DOE PINT3											R	lese	rved	t											Reserved	o B2BSTUP	Reserved	o OTEPDIS	o STUP	Reserved	o EPDISD	o XFRC
	OTG FS DIEP	Reserved PKT CNT Reserved																	0					U	0								
0x910	TSIZ0		Reserved																		_		FRS										
	Reset value OTG_FS_DIEP	70	0 0																	0	0	0	0	0	0	0							
0x930	TSIZ1 Reset value	Reserved	T	0	0	0	0	0 F	0 0	CN ⁻	Г	0	0	0	0	0	0	0	0	0	0	0		FRS 0	SIZ 0	0	0	0	0	0	0	0	0
0x950	OTG_FS_DIEP TSIZ2	Reserved R	MC T							CN														FRS									
one co	Reset value	Rese	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
0x970	OTG_FS_DIEP TSIZ3	Reserved	MC T	N				F	KT	CN ⁻	Γ	!	!					!			-		Х	FRS	SIZ			!	!				
	Reset value	Res	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
0xB10	OTG_FS_DOE PTSIZ0	Reserved	STL CN					Res	serv	/ed				PKTCNT					F	Res	serve	ed							XI	FRS	ΙZ		
	Reset value	IĽ.		0										0													0	0	0	0	0	0	0
0xB30	OTG_FS_DOE PTSIZ1	Reserved	RXDPID/ STI IPCNT					F	κτ	CN ⁻	Г												X	FRS	SIZ								
	Reset value	IĽ.		0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
0xB50	OTG_FS_DOE PTSIZ2	Reserved	RXDPID/ STUDCNT					F	KT	CN ⁻	Г												X	FRS	SIZ								
	Reset value	Ř		0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
0xB70	OTG_FS_DOE PTSIZ3	Reserved	RXDPID/ STI IPCNT					F	KT	CN ⁻	Г									•			X	FRS	SIZ								
	Reset value	LL.	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
0xE00	OTG_FS_PCG CCTL													Re	serv	red													PHYSUSP	Doggood	ביים ביים ביים ביים ביים ביים ביים ביים	GATEHCLK	STPPCLK
	Reset value																																

28.17. Программная модель OTG_FS

28.17.1. Инициализация ядра

Сторона подключения кабеля (A или B) и режим контроллера показывается битом CMOD в регистре OTG FS GINTSTS).

Независимо от режимов хоста или устройства сначала пишем глобальные регистры:

- 1. B peructpe OTG FS GAHBCFG:
 - Бит маски глобального прерывания **GINTMSK** = 1
 - RxFIFO не пуст (бит RXFLVL в ОТС FS GINTSTS)
 - Уровень пустоты периодического TxFIFO
- 2. B peructpe OTG FS GUSBCFG:
 - Бит разрешения HNP
 - Бит разрешения SRP
 - Поле калибровки таймаута FS
 - Поле времени обратной связи USB
- 3. Разрешаем маски в регистре OTG_FS_GINTMSK:
 - Маска прерывания ОТС
 - Маска прерывания несовпадения режимов
- 4. По биту CMOD в OTG_FS_GINTSTS определяем режим контроллера OTG_FS (хост или устройство).

28.17.2. Инициализация хоста

Исполняем следующие шаги:

- 1. Демаскируем HPRTINT в регистре OTG FS GINTMSK
- 2. В регистре **OTG FS HCFG** ставим полную скорость
- 3. Битом PPWR в OTG FS HPRT включаем V_{BUS} на USB.
- 4. Ждём подключения устройства к хосту по прерыванию PCDET в OTG FS HPRTO.
- 5. Запускаем сброс битом PRST в регистре OTG FS HPRT.
- 6. Не меньше 10 ms ждём его завершения.
- 7. Снимаем бит PRST в регистре OTG FS HPRT.
- 8. Ждём прерывания PENCHNG в регистре OTG FS HPRT.
- 9. Узнаём скорость переучёта по биту PSPD в регистре OTG FS HPRT.
- 10. В регистр HFIR пишем нужное число для 1 такта РНҮ.
- 11. В соответствии с полученной скоростью устройства пишем поле FSLSPCS регистра **OTG FS HCFG**. Если оно изменилось, то надо сбросить порт.
- 12. В регистр OTG FS GRXFSIZ пишем размер приёмного FIFO.
- 13. В регистр OTG_FS_HNPTXFSIZ пишем размер и адрес начала не-периодического передающего FIFO.
- 14. В регистр OTG_FS_HNPTXFSIZ пишем размер и адрес начала периодического передающего FIFO.

Для работы с устройствами нужно инициализировать хоть один канал.

28.17.3. Инициализация устройства

После сброса по включению питания или изменении режима на устройство надо:

- 1. В регистре OTG FS DCFG определить:
 - Скорость устройства
 - Состояние ответа OUT ненулевой длины.
- 2. В регистре OTG_FS_GINTMSК демаскировать прерывания:
 - Cброс USB
 - Переучёт завершён
 - Ранний останов

- Останов USB
- SOF
- 3. Битом VBUSBSEN в OTG_FS_GCCFG разрешить контроль V_{BUS} устройства "В" и резистор подпорки линии DP.
- 4. Дождаться прерывания **USBRST** в регистре **OTG_FS_GINTSTS**. После получения этого прерывания сброс длится ещё 10 ms.

Ждём прерывания ENUMDNE в регистре OTG_FS_GINTSTS. Это конец сброса USB. Теперь по регистру OTG_FS_DSTS определяем скорость переучёта и инициализируем конечные точки.

Всё, устройство готово принимать пакеты SOF и выдавать управляющие передачи по точке 0.

28.17.4. Программная модель хоста

Инициализация канала

Выполняем шаги:

- 1. В регистре OTG FS GINTMSK демаскируем:
- 2. Прерывания канала
 - Пустого не-периодического передающего FIFO передач OUT или
 - Полупустого не-периодического передающего FIFO передач OUT.
- 3. В регистре OTG_FS_GINTMSК демаскируем прерывания выбранных каналов.
- 4. В регистре OTG FS GINTMSK демаскируем прерывания нужных условий передач.
- 5. В регистры OTG_FS_HCTSIZx пишем общий размер передач и ожидаемое число пакетов, включая короткие. В поле PID пишем начальный PID (первой для OUT или ожидаемой от IN).
- 6. В регистре OTG_FS_HCCHARx выбранного канала пишем характеристики устройства, вроде типа, скорости, направления и т.д.

Канал можно включать только при готовности к передаче или приёму данных.

Остановка канала

Выключить канал можно установкой битов CHDIS и CHENA регистра OTG_FS_HCCHARx. Хост сливает стоящие запросы, не прерывая запущенные передачи, и выдаёт прерывание остановки канала. Перед выделением канала для другой работы надо дождаться прерывания CHH в OTG_FS_HCINTx.

Перед выключением канала нужно убедиться в наличии хоть одной свободной строки в соответствующей очереди запросов (периодической или не-периодической). Запросы в очереди можно слить установкой бита CHDIS и очисткой бита CHENA регистра OTG_FS_HCCHARx.

Канал выключают при:

- 1. Прерываниях STALL, TXERR, BBERR или DTERR регистра OTG_FS_HCINTx. При этом такой же канал должен уметь принимать прерывания DTERR, NAK, DATA, TXERR.
- 2. Прерывании DISCINT регистра OTG FS GINTSTS. (выключаются все каналы).
- 3. При прекращении передач до их нормального завершения.


Модель работы

Всё делается с уже инициализированным каналом.

• Запись в передающий FIFO

Одновременно с записью последнего слова пакета, хост OTG_FS автоматически пишет запрос OUT в периодическую/не-периодическую очередь. Писать надо только при наличии свободного места в передающем FIFO. В FIFO пишут только словами. При некратной длине пакета он дополняется. Хост OTG_FS определяет конкретную длину пакета на основе установленных максимальной длины пакета и размера передачи.


Запись в передающий FIFO



• Чтение приёмного FIFO

Пакеты, отличные от пакетов данных IN (bx0010) должны игнорироваться.

Чтение приёмного FIFO



• Групповые и управляющие передачи OUT/SETUP

На рисунке ниже передаются два пакета OUT и один пакет SETUP. Полагаем, что:


- Передаются два максимальных пакета (размер = 1024 байта).
- Передающий не-периодический FIFO может хранить два пакета (128 байт для FS).
- Глубина очереди не-периодических запросов = 4.

• Нормальные групповые и управляющие операции OUT/SETUP

Последовательность действий для канала 1 такова:

- а) Инициализируем канал 1
- b) Пишем первый пакет канала 1
- с) Вместе с записью последнего слова хост пишет не-периодический запрос в очередь
- d) После появления запроса в очереди ядро пытается послать токен OUT в текущем фрейме
- е) Пишем второй (последний) пакет канала 1
- f) После успешного завершения последней передачи выдаётся прерывание XFRC
- g) По прерыванию XFRC освобождает канал для других передач
- h) Обрабатываем не-АСК ответы

Нормальные групповые/управляющие OUT/SETUP и групповые/управляющие IN



• Обработчик прерываний групповых/управляющих передач OUT/SETUP и IN

а) Групповые/Управляющие OUT/SETUP

else if (CHH) {
 Mask CHH

if (Transfer Done or (Error_count == 3)) {

```
Наличие свободного места в FIFO и в очереди запросов определяют по прерыванию NPTXFE
регистра OTG FS GINTSTS.
Unmask (NAK/TXERR/STALL/XFRC)
if (XFRC) {
  Reset Error Count
  Mask ACK
  De-allocate Channel
  }
else if (STALL) {
  Transfer Done = 1
  Unmask CHH
  Disable Channel
  }
else if (NAK or TXERR) {
  Rewind Buffer Pointers
  Unmask CHH
  Disable Channel
  if (TXERR) {
     Increment Error Count
     Unmask ACK
  else {
     Reset Error Count
else if (CHH){
  Mask CHH
  if (Transfer Done or (Error count == 3)) {
     De-allocate Channel
  else {
     Re-initialize Channel
  }
else if (ACK) {
  Reset Error Count
  Mask ACK
  }
  b) Групповые/Управляющие IN
  Запросы выдаются при наличии свободного места в очереди.
Unmask (TXERR/XFRC/BBERR/STALL/DTERR)
if (XFRC){
  Reset Error Count
  Unmask CHH
  Disable Channel
  Reset Error Count
  Mask ACK
else if (TXERR or BBERR or STALL) {
  Unmask CHH
  Disable Channel
  if (TXERR) {
     Increment Error Count
     Unmask ACK
```


```
De-allocate Channel
   else {
      Re-initialize Channel
else if (ACK) {
   Reset Error Count
   Mask ACK
else if (DTERR) {
   Reset Error Count
   }
```

• Групповые и управляющие передачи IN

На рисунке ниже принимаем групповые или управляющие передачи IN по каналу 2. Полагаем, что:

- Принимаются два максимальных пакета (размер = 1024 байта).
- Приёмный FIFO может хранить хоть один максимальный пакет и два слова состояния на пакет (72 байта для FS).
- Глубина не-периодической очереди = 4.

Групповые и управляющие передачи IN



Последовательность операций такова:

- а) Инициализируем канал 2.
- b) Ставим бит CHENA в HCCHAR2 для записи запроса IN в не-периодическую очередь.
- с) Ядро пробует послать токен IN после завершения текущей передачи ОUТ.
- d) После приёма пакета в FIFO ядро выдаёт прерывание RXFLVL.
- е) Приняв прерывание RXFLVL маскируем его, читаем число принятых байтов из состояния принятого пакета и читаем FIFO. Затем демаскируем прерывание RXFLVL.
- f) Ядро выдаёт прерывание RXFLVL по каждой строке состояния конца приёма в FIFO.
- g) Принятые не-IN пакеты данных (PKTSTS в GRXSTSR ≠ 0b0010) игнорируются.
- h) Ядро выдаёт прерывание XFRC по каждому чтению состояния принятого пакета.
- i) По прерыванию XFRC выключаем канал и стопорим запись дальнейших запросов в OTG_FS_HCCHAR2. Ядро пишет запрос выключения канала в не-периодическую очередь сразу после записи в регистр OTG_FS_HCCHAR2.
- ј) Ядро выдаёт прерывание RXFLVL сразу записи состояния останова в FIFO.
- к) Читаем и игнорируем состояния приёма пакета.
- 1) Ядро выдаёт прерывание СНН сразу после извлечения состояния останова из FIFO.
- m) По прерыванию СНН отдаём канал для новых операций.
- n) Обрабатываем не-АСК ответы

Управляющие передачи

Управляющие передачи Setup, Data и Status передаются раздельно. Передача OUT Setup, Data или Status подобна групповой передаче OUT. Передача IN Data или Status подобна групповой передаче IN. Для всех трёх передач в поле EPTYP регистра OTG_FS_HCCHAR1 пишут "Управляющая". Для передач Setup в поле PID регистра OTG_FS HCTSIZ1 пишут SETUP.

Прерывающие передачи OUT


Они показаны на рисунке ниже. Полагаем, что:

- Передаётся 1 пакет в каждом фрейме (до 1 максимального размера), начиная с нечётного фрейма (размер = 1024 байта)
- Периодический передающий FIFO может хранить один пакет (1 KB)
- Глубина периодической очереди равна = 4

Последовательность операций такова:

- а) Инициализируем и включаем канал 1. Бит ODDFRM в OTG FS HCCHAR1 должен стоять.
- b) Пишем первый пакет канала 1.
- с) Вместе с записью последнего слова каждого пакета хост OTG_FS пишет запрос в периодическую очередь.
- d) Хост OTG_FS пытается послать токен OUT в следующем (нечётном) фрейме.
- е) Прерывание XFRC выдаётся после успешной передачи последнего пакета.
- f) После прерывания XFRC инициализируем канал для следующей передачи.

Нормальные прерывающие передачи OUT/IN



• Программа обработки прерываний для прерывающих передач OUT/IN

а) Прерывающие OUT

Место в передающем FIFO определяется по прерыванию NPTXFE в OTG_FS_GINTSTS.

```
Unmask (NAK/TXERR/STALL/XFRC/FRMOR)
if (XFRC) {
   Reset Error Count
   Mask ACK
   De-allocate Channel
else
  if (STALL or FRMOR) {
     Mask ACK
     Unmask CHH
     Disable Channel
     if (STALL) {
           Transfer Done = 1
  else
     if (NAK or TXERR) {
        Rewind Buffer Pointers
        Reset Error Count
        Mask ACK
        Unmask CHH
        Disable Channel
```

```
else
         if (CHH) {
           Mask CHH
           if (Transfer Done or (Error_count == 3)) {
               De-allocate Channel
           else {
              Re-initialize Channel (in next b_interval - 1 Frame)
      else
           if (ACK) {
            Reset Error Count
           Mask ACK
  b) Прерывающие IN
Unmask (NAK/TXERR/XFRC/BBERR/STALL/FRMOR/DTERR)
if (XFRC) {
   Reset Error Count
   Mask ACK
  if (OTG_FS_HCTSIZx.PKTCNT == 0 {
      De-allocate Channel
   else {
     Transfer Done = 1
      Unmask CHH
      Disable Channel
else
  if (STALL or FRMOR or NAK or DTERR or BBERR) {
      Mask ACK
      Unmask CHH
      Disable Channel
      if (STALL or BBERR) {
            Reset Error Count
            Transfer Done = 1
      else
         if (!FRMOR) {
           Reset Error Count
else
  if (TXERR) {
      Increment Error Count
      Unmask ACK
      Unmask CHH
      Disable Channel
  else
     if (CHH) {
         Mask CHH
         if (Transfer Done or (Error_count == 3)) {
           De-allocate Channel
           }
         else
           Re-initialize Channel (in next b_interval - 1 /Frame)
         }
   else
     if (ACK) {
         Reset Error Count
         Mask ACK }
```

• Прерывающие передачи IN

Полагаем, что:

- Принимаем один пакет максимальной длины в каждом фрейме, начиная с нечётного (размер = 1024 байта).
- Приёмный FIFO может хранить один максимальный пакет и два слова состояния на один пакет (1031 байт).
- Глубина периодической очереди = 4.

• Нормальная прерывающая операция IN

Последовательность операций такова:

- а) Инициализируем канал 2. Бит ODDFRM в OTG FS HCCHAR2 должен стоять.
- b) Ставим бит CHENA в OTG_FS_HCCHAR2 для записи запроса IN в периодическую очередь.
- c) Хост пишет запрос IN в очередь по каждой установке бита CHENA в OTG FS HCCHAR2.
- d) Хост OTG_FS пробует послать токен IN в следующем (нечётном) фрейме.
- e) После приёма пакета IN в FIFO, хост OTG_FS выдаёт прерывание RXFLVL.
- f) По прерыванию RXFLVL в слове состояния узнаём число принятых байтов и читаем FIFO. Перед чтением FIFO прерывание RXFLVL надо маскировать и открывать его после извлечения всего пакета.
- g) После получения в FIFO строки статуса выдаётся прерывание RXFLVL. Принятые не-IN пакеты данных (PKTSTS в GRXSTSR ≠ 0b0010) надо читать и игнорировать.
- h) После чтения строки статуса выдаётся прерывание XFRC.
- i) По прерыванию XFRC читаем поле PKTCNT регистра OTG_FS_HCTSIZ2. Если бит PKTCNT в OTG_FS_HCTSIZ2 стоит, то выключаем канал, иначе инициализируем канал для следующей передачи. При этом бит ODDFRM в OTG_FS_HCCHAR2 надо сбросить.

• Изохронные передачи ОUТ


Пример показан на рисунке ниже. Полагаем, что:

- Посылается один пакет максимальной длины в каждом фрейме, начиная с нечётного (размер = 1024 байта).
- Периодический передающий FIFO может содержать один пакет (1 KB).
- Глубина периодической очереди = 4.

Последовательность операций такова:

- а) Инициализируем канал 1. Бит ODDFRM в OTG FS HCCHAR1 должен стоять.
- b) Пишем первый пакет канала 1.
- с) Вместе с записью последнего слова пакета хост OTG_FS пишет запрос в периодическую очередь.
- d) Хост ОТG_FS пробует послать токен ОUТ в следующем (нечётном) фрейме.
- е) Прерывание XFRC выдаётся после успешной передачи последнего пакета.
- f) После него инициализируем канал для следующей передачи.
- g) Обрабатываем не-АСК ответы.

Нормальные изохронные передачи OUT/IN



• Программа обработки прерываний для изохронных передач OUT/IN

```
Изохронные OUT
Unmask (FRMOR/XFRC)
if (XFRC) {
  De-allocate Channel
else
  if (FRMOR) {
     Unmask CHH
     Disable Channel
  else
     if (CHH) {
        Mask CHH
        De-allocate Channel
        }
  Изохронные IN
Unmask (TXERR/XFRC/FRMOR/BBERR)
if (XFRC or FRMOR) {
  if (XFRC and (OTG_FS_HCTSIZx.PKTCNT == 0)) {
     Reset Error Count
     De-allocate Channel
  else {
     Unmask CHH
```

Disable Channel

```
}
}
else
if (TXERR or BBERR) {
    Increment Error Count
    Unmask CHH
    Disable Channel
    }
else
if (CHH) {
        Mask CHH
        if (Transfer Done or (Error_count == 3)) {
            De-allocate Channel
            }
        else {
            Re-initialize Channel
            }
}
```

• Изохронные передачи IN

Полагаем, что:

- Принимаем один пакет максимальной длины в каждом фрейме, начиная с нечётного (размер = 1024 байта).
- Приёмный FIFO может содержать 1 максимальный пакет и два слова статуса на каждый пакет (1031 байт).
- Глубина периодической очереди = 4.

Последовательность операций такова:

- а) Инициализируем канал 2. Бит ODDFRM в OTG FS HCCHAR2 должен стоять.
- b) Ставим CHENA в OTG FS HCCHAR2 для записи запроса IN в периодическую очередь.
- с) Запрос IN пишется в очередь по каждой установке бита CHENA в OTG FS HCCHAR2.
- d) Хост пробует послать токен IN в следующем нечётном фрейме.
- e) После приёма пакета IN в FIFO выдаётся прерывание RXFLVL.
- f) По нему из состояния принятого пакета берём число полученных байтов и читаем FIFO. Перед чтением FIFO маскируем прерывание RXFLVL и открываем его после извлечения всего пакета.
- g) Прерывание RXFLVL выдаётся после приёма строки состояния пакета в FIFO. Строки состояния не-IN пакетов данных (бит PKTSTS и OTG_FS_GRXSTSR ≠ 0b0010) читаются и игнорируются.
- h) Прерывание XFRC выдаётся после чтения из FIFO строки состояния пакета.
- i) По нему читаем поле PKTCNT регистра OTG_FS_HCTSIZ2. Если PKTCNT≠ 0, то выключаем канал, иначе инициализируем его для следующей передачи. В это время нужно сбросит бит ODDFRM в регистре OTG_FS_HCCHAR2.

• Выбор глубины очереди

Глубина периодической и не-периодической очередей должна соответствовать числу одновременно работающих соответствующих конечных точек.

Чем глубже не-периодической очереди (с соответствующим размером FIFO), тем чаще возможны не-периодические передачи.

Глубокая периодическая очередь позволяет планировать периодические передачи. Если глубина меньше запланированного числа периодических передач в микрофрейме, то возникает переполнение фрейма.

• Обработка ошибки перекрёстных шумов

Две типа ошибки: пакета и порта.

Ошибка пакета появляется когда устройство посылает данных больше, чем максимальный размер пакета канала. Ошибка порта появляется когда ядро продолжает принимать данные от устройства после EOF2 (конец фрейма 2, очень близкого к SOF).

Когда контроллер OTG_FS обнаруживает ошибку пакета, он перестаёт писать данные в буфер Rx и ждёт конца пакета (EOP). После обнаружения EOP он сливает уже записанные в Rx данные и выдаёт прерывание ошибки перекрёстных шумов.

Когда контроллер OTG_FS обнаруживает ошибку порта, он сливает RxFIFO и выключает порт. Выдаётся прерывание выключения порта (HPRTINT в OTG_FS_GINTSTS, PENCHNG в OTG_FS_HPRT). Программа по биту POCA in OTG_FS_HPRT, определяет не было ли это вызвано перегрузкой порта и выполняет программный сброс порта. После ошибки порта токены больше не посылаются.

28.17.5. Программная модель устройства

Инициализация по сбросу USB

- 1. Ставим бит NAK для всех конечных точек OUT
 - SNAK = 1 B OTG FS DOEPCTLx
- 2. Демаскируем прерывания:
 - INEP0 = 1 в OTG FS DAINTMSK (точки 0 IN)
 - OUTEP0 = 1 в OTG FS DAINTMSK (точки 0 OUT)
 - STUP = 1 B DOEPMSK
 - XFRC = 1 B DOEPMSK
 - XFRC = 1 B DIEPMSK
 - TOC = 1 B DIEPMSK
- 3. Определяем RAM для всех FIFO данных
 - В регистре OTG_FS_GRXFSIZ обеспечиваем возможность принимать управляющие OUT и SETUP. Если контроль порога не включён, то как минимум размер должен быть равен 1 максимальному пакету точки 0 + 2 слова (для состояния управляющего пакета данных OUT) + 10 слов (для пакетов SETUP).
 - В регистре OTG_FS_TX0FS1Z обеспечиваем возможность (в зависимости от номера выбранного FIFO) передавать управляющие данные IN. Как минимум размер должен быть равен 1 максимальному пакету конечной точки 0.
- 4. Пишем регистры конечной точки 0 OUT для приёма пакетов SETUP
 - STUPCNT = 3 в OTG FS DOEPTSIZO (для приёма череды 3 пакетов SETUP)

Всё, пакеты SETUP можно принимать.

Инициализация конечной точки по завершению переучёта

- 1. По прерыванию ENUMDNE в регистре OTG_FS_GINTSTS, из регистра OTG_FS_DSTS выясняем скорость переучёта.
- 2. В поле MPSIZ регистра OTG_FS_DIEPCTL0 пишем максимальный размер пакета точки 0. Он зависит от скорости переучёта.

Отныне устройство может принимать пакеты SOF и передавать по точке 0.

Инициализация конечной точки по команде SetAddress

После приёма команды **SetAddress** в пакете SETUP:

- 1. В регистр OTG FS DCFG пишем полученный в команде SetAddress адрес
- 2. Вынуждаем ядро послать пакет состояния IN.

Инициализация конечной точки по команде SetConfiguration/SetInterface

После приёма команд SetConfiguration или SetInterface в пакете SETUP:

- 1. По команде **SetConfiguration** в регистрах конечных точек пишем новую конфигурацию.
- 2. По команде **SetInterface** пишем регистры затронутых командой конечных точек.

- 3. Некоторые точки в новой конфигурации и установках становятся нерабочими. Деактивируем такие точки.
- 4. В peructpe the interrupt for each active endpoint and mask the interrupts for all inactive endpoints in the OTG_FS_DAINTMSK демаскируем прерывания активных точек и маскируем прерывания неактивных конечных точек.
- 5. Определяем RAM для всех FIFO.
- 6. Вынуждаем ядро послать пакет состояния IN.

Отныне устройство может принимать и передавать любые пакеты данных.

Активация конечной точки

Новый тип конечной точки задаём так:

- 1. В peructpe OTG_FS_DIEPCTLx (для IN или двунаправленных точек) или peructpe OTG FS DOEPCTLx (для OUT или двунаправленных точек) пишем поля:
 - Максимальный размер пакета
 - Активная точка USB = 1
 - Начальное значение переключения данных точки (прерывающие и групповые)
 - Тип точки
 - Homep TxFIFO

Теперь точка активирована и ядро начинает рассматривать получаемые точкой токены и отсылать нужные ответы.

Деактивация конечной точки

Делаем так:

1. Снимаем бит активной точки USB в B регистре OTG_FS_DIEPCTLx (для IN или двунаправленных точек) или регистре OTG_FS_DOEPCTLx (для OUT или двунаправленных точек).

Теперь ядро игнорирует направленные этой точке токены, что приводит к таймауту USB.

NB: Программа должна снять биты NPTXFEM и RXFLVLM в регистре OTG FS GINTMSK.

28.17.6. Модель работы

Передачи SETUP и OUT данных

• Чтение данных пакета

- 1. По прерыванию RXFLVL регистра OTG_FS_GINTSTS читаем регистр состояния приёма (OTG_FS_GRXSTSP).
- 2. Записью RXFLVL = 0 (в OTG_FS_GINTMSK) маскируем прерывание RXFLVL регистра OTG FS GINTSTS вплоть до извлечения пакета из FIFO.
- 3. Если счётчик байтов пакета не равен 0, то извлекаем байты из FIFO в память.
- 4. Статус принятого в FIFO пакета может показывать:
 - а) Действует Глобальный OUT NAK:
 PKTSTS = Глобальный OUT NAK, BCNT = 0x000, EPNUM = Всё Равно (0x0),
 DPID = Всё Равно (0b00).
 - b) Пакет SETUP:

 PKTSTS = SETUP, BCNT = 0x008, EPNUM = Номер управляющей EP, DPID = D0.
 - c) Конец фазы SETUP:

 PKTSTS = Конец фазы SETUP, BCNT = 0x0, EPNUM = Номер управляющей EP,

 DPID = Всё Равно (0b00).


 После чтения этой строки из FIFO выдаётся прерывание SETUP этой конечной точки.
 - d) Пакет данных OUT:
 PKTSTS = DataOUT, BCNT = Размер пакета (0 ≤ BCNT ≤ 1 024), EPNUM = Номер точки,
 DPID = PID данных.

- е) Передача данных завершена:
 - PKTSTS = Передача данных завершена, BCNT = 0x0, EPNUM = Номер точки, DPID = Bcë Pabho (0b00).

После чтения этой строки из FIFO выдаётся прерывание Конца передачи этой точки.

- 5. После извлечения данных пакета из FIFO надо демаскировать прерывание RXFLVL в регистре (OTG FS GINTSTS).
- 6. Шаги 1–5 повторяются по каждому прерыванию RXFLVL в OTG_FS_GINTSTS. Чтение пустого приёмного FIFO сводит ядро с ума.

Чтение пакета приёмного FIFO



Передачи SETUP

Программные требования

- 1. При ненулевом поле STUPCNT в регистре OTG_FS_DOEPTSIZx принимаемые пакеты SETUP точки OUT пишутся в FIFO независимо от состояния NAK и бита EPENA в регистре OTG_FS_DOEPCTLx. Поле STUPCNT декрементируется после каждого приёма пакета SETUP. При неверном значении поля STUPCNT пакеты принимаются и поле декрементируется, но определить число присланных пакетов невозможно.
 - STUPCNT = 3 B OTG FS DOEPTSIZX
- 2. В приёмном FIFO данных управляющей точки всегда надо отводить место для приёма трёх пакетов SETUP.
 - Резервируется 10 слов. Три слова для первого пакета SETUP, 1 слово для статуса Конца фазы SETUP и 6 слов для ещё двух пакетов SETUP всех управляющих точек.
 - В 3 словах пакета SETUP хранятся 8 байтов данных и 4 байта статуса.
 - Это место используется ядром только для данных SETUP.
- 3. Из FIFO надо читать 2 слова пакета SETUP.
- 4. Слово статуса Конца фазы SETUP надо выбрасывать.

Внутренний ход данных


- 1. Принимаемые пакеты SETUP пишутся в FIFO без проверки доступного места и независимо от состояния NAK и бита STALL.
 - В точках IN/OUT, принявших пакет SETUP, ядро ставит биты IN NAK и OUT NAK.
- 2. По каждому пакету SETUP декрементируется поле **STUPCNT** и в FIFO пишутся 3 слова:
 - В первом слове информация для ядра
 - Во втором слове первые 4 байта команды SETUP
 - В третьем слове последние 4 байта команды SETUP
- 3. При изменении фазы SETUP на IN/OUT данных ядро пишет в FIFO слово Конца фазы SETUP.
- 4. На стороне АНВ пакеты SETUP опустошаются программой.

- 5. По чтению из FIFO слова Конца фазы SETUP выдаётся прерывание STUP OTG FS DOEPINTX.
 - Ядро снимает бит разрешения управляющей точки OUT.

Программная последовательность

- 1. B peructp OTG FS DOEPTSIZX HULLEM STUPCNT = 3
- 2. Ждём прерывания RXFLVL (OTG FS GINTSTS) и читаем данные пакета из FIFO.
- 3. Прерывание STUP (OTG FS DOEPINTX) отмечает завершение передачи данных SETUP.
 - По нему из регистра OTG_FS_DOEPTSIZx узнаём число принятых пакетов SETUP и обрабатываем последний.

Обработка пакета SETUP



Обработка череды более 3 пакетов **SETUP**

Обычно при ошибке пакета SETUP хост не посылает подряд более трёх пакетов SETUP одной точке, но при нормальной работе это не исключено. В этом случае контроллер OTG_FS выдаёт прерывание B2BSTUP в регистре OTG_FS DOEPINTx.

• Установка Глобального OUT NAK

Внутренний ход данных

- 1. При установке бита SGONAK в регистре OTG_FS_DCTL в FIFO пишутся только пакеты SETUP, не-изохронные пакеты OUT получают ответ NAK, изохронные пакеты OUT игнорируются.
- 2. В приёмный пишется слово Глобального ОUT NAK. Места должно хватать.
- 3. При его чтении из FIFO выдаётся прерывание GONAKEFF в регистре OTG FS GINTSTS.
- 4. Теперь можно снять бит SGONAK в регистре OTG FS DCTL.

Программная последовательность

- 1. Пишем SGONAK = 1 в регистре OTG_FS_DCTL
- 2. Ждём прерывания GONAKEFF в регистре OTG FS GINTSTS.
- 3. Между установкой бита SGONAK в OTG_FS_DCTL и прерыванием GONAKEFF (OTG_FS_GINTSTS) нормальные пакеты OUT принимаются.
- 4. Это прерывание можно временно маскировать записью GINAKEFFM = 0 в регистре OTG_FS_GINTMSK
- 5. Из режима Глобального OUT NAK выходят снятием бита SGONAK в регистре OTG_FS_DCTL. Заодно очищается прерывание GONAKEFF (OTG_FS_GINTSTS).
- 6. Если оно было ранее маскировано, то демаскируем его.

• Выключение точки OUT

Программная последовательность

- 1. Сначала включаем Глобальный OUT NAK. SGONAK = 1 в OTG FS DCTL
- 2. Ждём прерывания GONAKEFF (OTG FS GINTSTS)
- 3. Выключаем точку ОUТ записью:
 - EPDIS = 1 B OTG FS DOEPCTLx
 - SNAK = 1 B OTG FS DOEPCTLx
- 4. Ждём прерывания EPDIS (OTG_FS_DOEPINTx), автоматически снимаются биты EPDIS = 0 и EPENA = 0 в регистре OTG_FS_DOEPCTLx
- 5. Чтобы принимать данные по другим точка OUT выходим из режима Глобального OUT NAK снятием бита SGONAK в регистре OTG FS DCTL.

• Общие не-изохронные передачи данных OUT

Программная последовательность

- 1. Для начала размещаем приёмный буфер в памяти.
- 2. Размер передачи точки должен быть кратен максимальному размеру пакета точки, выравненному на границу слова.
 - размер передачи[EPNUM] = $n \times (MPSIZ[EPNUM] + 4 (MPSIZ[EPNUM] \mod 4))$
 - счётчик пакетов[EPNUM] = n
 - n > 0
- 3. Размер переданных данных вычисляется по регистру размера передачи.
 - Принято данных = начальный размер остаток в регистре
 - Число пакетов с принятыми данными = начальное число остаток в регистре

Внутренний ход данных

- 1. Сначала в регистрах точки ставим размер передачи и счётчик пакетов, снимаем бит NAK и включаем точку на приём.
- 2. После снятия бита NAK ядро начинает писать данные в свободное место FIFO. Вместе с данными в FIFO пишется статус пакета и декрементируется счётчик пакетов.
 - Пакеты OUT с ошибкой CRC сливаются из приёмного FIFO автоматически.
 - Повторно посылаемые чередой не-изохронные пакеты OUT той же точке с тем же PID от хоста, который не воспринимает ответ ACK, отбрасываются ядром и счётчик пакетов не декрементируется.
 - При нехватке места в FIFO изохронные и не-изохронные пакеты данных игнорируются, на не-изохронные токены OUT выдаётся ответ NAK.
 - Во всех трёх случаях счётчик пакетов не декрементируется.
- 3. При обнулении счётчика пакетов или по приёму короткого пакета ставится бит NAK конечной точки и изохронные и не-изохронные пакеты данных игнорируются, на не-изохронные токены OUT выдаётся ответ NAK.
- 4. Из приёмного FIFO данные извлекается пакетами, по одному пакету за раз.
- 5. Размер передачи конечной точки уменьшается на размер пакета после его извлечения из FIFO.
- 6. Строка конца передачи данных ОUТ пишется в приёмный FIFO после:
 - Обнулении размера передачи и счётчика пакетов
 - Последний принятый в FIFO пакет OUT был коротким (0 ≤ размер < максимума)
- 7. При извлечении этой строки из FIFO выдаётся прерывание и точка выключается.

Программная последовательность

- 1. В регистр OTG FS DOEPTSIZX пишем размер передачи и счётчик пакетов.
- 2. В регистре OTG FS DOEPCTLx пишем характеристки точки и ставим биты EPENA и CNAK.
- 3. Ждём прерывания RXFLVL (в OTG_FS_GINTSTS) и извлекаем данные из FIFO.
 - Этот шаг может повторяться несколько раз в зависимости от размера передачи.
- 4. Прерывание XFRC (OTG FS DOEPINTX) отмечает конец не-изохронной передачи данных OUT.
- 5. По регистру OTG FS DOEPTSIZx определяем длину принятых данных.

• Общие изохронные передачи данных ОИТ

Программные требования

- 1. Требования такие же, как и для не-изохронных передач OUT.
- 2. Размер передачи и счётчик пакетов всегда должны быть равны ожидаемому числу пакетов максимальной длины в одном фрейме и не больше. Изохронные передачи ОUТ не могут занимать более 1 фрейма.
- 3. Данные и статус изохронных передач OUT надо прочесть из FIFO до конца периодического фрейма (прерывание EOPF в регистре OTG FS GINTSTS).
- 4. Для приёма следующего фрейма изохронную точку OUT надо включить после EOPF (OTG FS GINTSTS) и до SOF (OTG FS GINTSTS).

Внутренний ход данных

- 1. Он немного отличается от хода данных не-изохронных точек OUT.
- 2. При включении изохронной точки OUT установкой бита EPENA и очисткой бита NAK, бит Чётного/Нечётного фрейма должен быть установлен правильно. Ядро принимает изохронные данные отдельным фреймом только при:
 - EONUM (B OTG FS DOEPCTLx) = SOFFN[0] (B OTG FS DSTS)
- 3. После чтения данных и статуса пакета из FIFO в поле RXDPID регистра OTG_FS_DOEPTSIZx пишется PID данных последнего принятого пакета.

Программная последовательность

- 1. В регистр OTG FS DOEPTSIZ и пишем размер передачи и счётчик пакетов.
- 2. В регистре OTG_FS_DOEPTSIZx ставим характеристики точки и пишем EPENA = 1, CNAK=1 и EONUM = (0: Чётный/1: Нечётный)
- 3. Ждём прерывания RXFLVL (в OTG_FS_GINTSTS) и извлекаем данные пакета из FIFO
 - Этот шаг может повторяться несколько раз в зависимости от размера передачи.
- 4. Прерывание XFRC (OTG_FS_DOEPINTx) отмечает конец изохронной передачи данных OUT. При этом данные не обязательно будут достоверными.
- 5. Для изохронных передач OUT это прерывание выдаётся не всегда, лучше использовать прерывание IISOOXFRM в регистре OTG_FS_GINTSTS.
- 6. По регистру OTG_FS_DOEPTSIZx определяем длину принятых данных. Данные достоверны когда:
 - RXDPID = D0 (в OTG FS DOEPTSIZX) и число пакетов с данными = 1
 - RXDPID = D1 (в OTG FS DOEPTSIZX) и число пакетов с данными = 2
 - RXDPID = D2 (в OTG_FS_DOEPTSIZx) и число пакетов с данными = 3

Число пакетов с данными = Начальное число пакетов – Конечное число пакетов.

Недостоверные пакеты можно выбрасывать.

• Незавершённые изохронные передачи данных OUT

Внутренний ход данных

- 1. У изохронных точек OUT прерывание XFRC (в OTG FS_DOEPINTx) не выдаётся когда:
 - Приёмный FIFO не вмещает весь пакет данных ISO OUT и он отбрасывается,
 - Возникла ошибка CRC принятого пакета,
 - Принятый токен OUT нарушен,
 - Программа не успевает читать данные из FIFO.
- 2. При появлении конца периодического фрейма до завершения передач всех изохронных точек OUT ядро выдаёт прерывание IISOOXFRM в регистре OTG_FS_GINTSTS, говоря, что не для всех точек выдавалось прерывание XFRC (в OTG_FS_DOEPINTx). Точка с незавершённой передачей остаётся включённой, но передачи по ней нет.

Программная последовательность

1. Прерывание IISOOXFRM (OTG_FS_GINTSTS) означает, что есть хоть одна изохронная точка OUT с незавершенной передачей.


- 2. Если оно возникло из-за не прочитанного FIFO, то из FIFO надо извлечь все данные и статус. При этом может выдаться прерывание XFRC (OTG_FS_DOEPINTx). В этом случае надо снова включить точку для приёма изохронных данных OUT в следующем фрейме.
- 3. По прерыванию IISOOXFRM (OTG_FS_GINTSTS) в регистрах OTG_FS_DOEPCTLх надо определить конечные точки с незавершёнными передачами. При этом:
 - But EONUM (B OTG_FS_DOEPCTLx) = SOFFN[0] (B OTG_FS_DSTS)
 - EPENA = 1 (B OTG_FS_DOEPCTLx)
- 4. Предыдущий шаг надо выполнить до прерывания SOF (в OTG_FS_GINTSTS), чтобы номер текущего фрейма не изменился.
- 5. У изохронных точек OUT с незавершёнными передачами надо отбросить данные и выключить точку установкой бита EPDIS в регистре OTG FS DOEPCTLx.
- 6. Ждём прерывания EPDIS (в OTG FS DOEPINTx) и включаем точку для следующего фрейма.
 - Из-за задержки выключения точки следующий фрейм может быть не получен.

• Остановка не-изохронной точки ОUТ

- 1. Ставим ядро в режим Глобального OUT NAK.
- 2. Выключаем точку
 - Вместо установки бита SNAK в OTG_FS_DOEPCTL, ставим STALL = 1 (OTG_FS_DOEPCTL). Бит STALL старше бита а NAK.
- 3. При готовности отмены ответов STALL снимаем бит STALL в ОТБ FS DOEPCTLX.
- 4. При изменении бита STALL по командам SetFeature. Endpoint Halt или ClearFeature. Endpoint Halt сделать это надо до фазы передачи Статуса управляющей конечной точки.

Примеры

Групповая точка ОUТ



После команд SetConfiguration/SetInterface надо инициировать все конечные точки OUT установкой CNAK = 1 и EPENA = 1 (в OTG_FS_DOEPCTLx) и записью подходящих XFRSIZ и PKTCNT в регистрах OTG FS DOEPTSIZx.

- 1. Хост пробует передавать токен ОUТ по конечной точке.
- 2. По нему ядро пишет пакет в доступное место RxFIFO.
- 3. По завершению записи ядро выдаёт прерывание RXFLVL (в OTG FS GINTSTS).
- 4. После приёма РКТСИТ пакетов ядро ставит точке бит NAK для задержки приёма.
- 5. Программа обрабатывает прерывание и читает данные из RxFIFO.

- 6. По прочтению всех данных (равного XFRSIZ), ядро выдаёт прерывание XFRC в регистре OTG FS DOEPINTx.
- 7. Программа обрабатывает конец передачи.

Передачи данных IN

• Запись пакета

- 1. Работать можно по прерываниям или опросом.
 - При опросе программа по регистру OTG_FS_DTXFSTSx следит за наличием свободного места в передающем FIFO данных.
 - В режиме прерываний программа ждёт прерывания TXFE (в OTG_FS_DIEPINTx) и по регистру OTG_FS_DTXFSTSx определяет наличие места в FIFO данных для пакета ненулевой длины.
 - Для пакета нулевой длины места в FIFO не требуется.
- 2. Перед записью в FIFO данных надо записать регистр управления точки (OTG_FS_DIEPCTLx) командой чтение-модификация-запись во избежание изменения регистра (исключая установку бита включения точки).

При наличии места в передающем FIFO можно писать несколько пакетов для одной точки. Для периодических точек IN надо писать по одному пакету на микрофрейм. Новый пакет можно писать только после подтверждения завершения предыдущей передачи.

• Установка NAK точки IN

Внутренний ход данных

- 1. При установке IN NAK точки ядро прекращает передачи независимо от наличия места в наличии данных в передающем FIFO точки.
- 2. Не-изохронные токены IN получают ответ NAK
 - Изохронные токены IN получают ответ с нулевой длиной данных
- 3. В ответ на бит SNAK в OTG_FS_DIEPCTLх ядро выдаёт прерывание INEPNE (действует NAK точки IN) в OTG_FS_DIEPINTх.
- 4. Снимается режим IN NAK установкой бита CNAK в регистре OTG_FS_DIEPCTLx.

Программная последовательность

- 1. Для остановки передач по точке IN программа пишет SNAK = 1 в OTG FS DIEPCTLx
- 2. Ждём подтверждения остановки по прерыванию INEPNE в OTG FS DIEPINTX.
- 3. В промежутке между установкой бита **NAK** и прерыванием **INEPNE** ядро может передавать данные **IN**.
- 4. Программа маскировать это прерывание записью INEPNEM = 0 в регистр DIEPMSK
- 5. Из режима NAK точки выходят снятием бита NAKSTS в OTG_FS_DIEPCTLx (запись CNAK = 1 in OTG_FS_DIEPCTLx). Этим также чистится прерывание INEPNE (в OTG_FS_DIEPINTx).
- 6. Ранее маскированное прерывание демаскируют записью INEPNEM = 1 in DIEPMSK.

• Выключение точки IN

Программная последовательность

- 1. Программа перестаёт писать данные для выключаемой точки IN.
- 2. Ставим режим NAK записью SNAK = 1 в OTG_FS_DIEPCTLx.
- 3. Ждём прерывания INEPNE в ОТС FS DIEPINTX.
- 4. В регистр OTG FS DIEPCTLx пишем EPDIS = 1 и SNAK = 1.
- 5. Прерывание EPDISD в OTG_FS_DIEPINTx подтверждает выключение точки. Вместе с этим ядро снимает биты EPENA и EPDIS в регистре OTG FS DIEPCTLx.
- 6. У периодических IN EP число переданных данных узнают по регистру OTG_FS_DIEPTSIZx.
- 7. Программа должна слить данные из передающего FIFO точки записью номера точки в TXFNUM, и TXFFLSH = 1 регистра OTG FS GRSTCTL

Конец слива определяют по снятию ядром бита TXFFLSH опросом регистра OTG_FS_GRSTCTL. Новые данные можно передавать после включения точки.

• Общие не-периодические передачи данных IN

Программные требования

- 1. Сначала надо убедиться, что все передаваемые данные лежат в одном буфере.
- 2. Для передач IN размер передачи включает несколько пакетов максимальной длины и один короткий пакет, передаваемый последним.
 - Для передачи нескольких пакетов: Размер передачи[EPNUM] = $x \times MPSIZ[EPNUM] + sp$ Если (sp > 0), то Счётчик пакетов[EPNUM] = x + 1. Иначе, Счётчик пакетов[EPNUM] = x
 - Для передачи пакета без данных:
 - Pазмер передачи[EPNUM] = 0
 - Счётчик пакетов[**EPNUM**] = 1
 - Для передачи нескольких максимальных пакетов и пакета без данных передача разбивается на две части: пакеты с данными и отдельно пакет без данных.

```
Первая передача: Размер передачи[EPNUM] = x \times MPSIZ[EPNUM]; Счётчик пакетов = n; Вторая передача: Размер передачи[EPNUM] = 0; Счётчик пакетов = 1;
```

- 3. После включения точки на передачу ядро изменяет регистр размера передачи. В конце передачи IN по нему определяют сколько данных было передано из FIFO.
- 4. В FIFO извлечено = Начальный размер передачи Остаток размера передачи
 - Передано по USB = (Начальный счётчик пакетов Остаток счётчика пакетов) × MPSIZ[EPNUM]
 - Ещё передавать по USB = (Начальный размер передачи Передано по USB)

Внутренний ход данных

- 1. В регистрах точки надо записать размер передачи и счётчик пакетов и включить точку на передачу.
- 2. Конечно же, данные надо записать в FIFO точки.
- 3. После записи пакета в FIFO размер передачи уменьшается на размер пакета. Данные пишутся в FIFO до обнуления размера передачи. После записи данных в FIFO инкрементируется "счётчик пакетов в FIFO" (Это 3-бит счётчик, управляемый ядром для каждого FIFO). Для пакетов без данных в FIFO ставится особый флаг, данные не пишутся.
- 4. Данные из FIFO передаются ядром по токену IN. По каждому ответу АСК не-изохронного пакета IN декрементируется счётчик пакетов вплоть до его обнуления. При таймауте счётчик пакетов не декрементируется.
- 5. Пакет нулевой длины высылается по токену IN и счётчик пакетов декрементируется.
- 6. По приёму токена IN при пустом FIFO и нулевом счётчике пакетов ядро выдаёт прерывание **ITTXFE**, извещая, что бит не стоит **NAK**. Не-изохронные точки отсылают ответ NAK.
- 7. Ядро само отматывает указатели FIFO и прерывание таймаута не выдаётся.
- 8. При нулевых размере передачи и счётчике пакетов выдаётся прерывание конца передачи (XFRC) и точка выключается.

Программная последовательность

- 1. В регистр OTG FS DIEPTSIZ и пишем размер передачи и счётчик пакетов.
- 2. В регистр OTG FS DIEPCTLх пишем характеристики точки и ставим биты CNAK и EPENA.
- 3. При передаче пакета без данных надо опрашивать регистр OTG_FS_DTXFSTSx для определения наличия места в FIFO, или использовать TXFE (в OTG_FS_DIEPINTx).

• Общие периодические передачи данных IN

Программные требования

- 1. Они совпадают с пунктами 1, 2, 3 и 4 *Общих не-периодических передач данных IN* с некоторым изменением пункта 2.
 - Передавать можно только несколько максимальных пакетов данных с возможным коротким пакетом с данными в конце передачи. При этом: Размер передачи[EPNUM] = $x \times MPSIZ[EPNUM] + sp$ (где $x \ge 0$, и $0 \le sp < MPSIZ[EPNUM]$)

Если (sp > 0), то Счётчик пакетов[EPNUM] = x + 1 Иначе, Счётчик пакетов[EPNUM] = x; MCNT[EPNUM] = Счётчик пакетов[EPNUM]

- Пакеты без данных передаются отдельно. При этом:
- Размер передачи[EPNUM] = 0
 Счётчик пакетов[EPNUM] = 1; мсnт[EPNUM] = Счётчик пакетов[EPNUM]
- 2. Программа может планировать передачу только по одному фрейму за раз.
 - $(MCNT 1) \times MPSIZ \leq XFERSIZ \leq MCNT \times MPSIZ$
 - PKTCNT = MCNT (in OTG FS DIEPTSIZx)
 - Если XFERSIZ < MCNT × MPSIZ, то последний пакет короткий.
 - **NB**: MCNT, PKTCNT и XFERSIZ лежат в OTG_FS_DIEPTSIZx, MPSIZ лежит в OTG_FS_DIEPCTLx.
- 3. В FIFO должны быть записаны все передаваемые данные до приёма токена IN. При нехватке в FIFO хоть одного слова он будет считаться пустым. Тогда:
 - Изохронная точка IN передаст пакет без данных
 - Прерывающая точка IN передаст ответ NAK.

Внутренний ход данных

- 1. В регистрах точки пишем размер передачи и счётчик пакетов и включаем точку на передачу.
- 2. Также пишем в FIFO точки передаваемые данные.
- 3. При записи очередного пакета в FIFO размер передачи уменьшается на размер пакета. Донные пишутся до обнуления размера передачи.
- 4. По приёму пакета IN периодическая точка передаёт данные из FIFO. Если там нет полного пакета, то ядро выдаёт прерывание пустого TxFIFO точки.
 - Изохронная точка IN передаст пакет без данных
 - Прерывающая точка IN передаст ответ NAK.
- 5. Счётчик пакетов точки декрементируется когда:
 - Изохронная точка IN передаст пакет без данных
 - Прерывающая точка IN передаст ответ NAK.
 - Обнулятся размер передачи и счётчик пакетов, будет выдано прерывание завершения передачи и точка выключится.
- 6. Если по "Интервалу периодического фрейма" (PFIVL в OTG_FS_DCFG) ядро найдёт непустые FIFO изохронных точек IN для текущего фрейма, то оно выдаст прерывание IISOIXFR в OTG FS GINTSTS.

Программная последовательность

- 1. В регистр OTG FS DIEPCTLx пишем характеристики точки и ставим биты CNAK EPENA.
- 2. Пишем передаваемые данные следующего фрейма в FIFO.
- 3. Прерывание ITTXFE (в OTG FS DIEPINTX) покажет, что в FIFO записаны ещё не все данные.
- 4. Если прерывающая точка включена, то игнорируем прерывание, иначе включаем её, чтобы она передала данные по следующему токену IN.
- 5. Прерывание XFRC (в OTG_FS_DIEPINTx) без прерывания ITTXFE покажет успешное завершение <u>изохронной</u> передачи IN. При этом размер передачи и счётчик пакетов в регистре OTG FS DIEPTSIZx должны быть нулевыми.
- 6. Прерывание XFRC (в OTG_FS_DIEPINTx) независимо от наличия прерывания ITTXFE interrupt (in OTG_FS_DIEPINTx) покажет успешное завершение прерывающей передачи IN. При этом размер передачи и счётчик пакетов в регистре OTG_FS_DIEPTSIZx должны быть нулевыми.
- 7. Прерывание IISOIXFR в OTG_FS_GINTSTS без упомянутых прерываний покажет, что ядро не приняло хоть один периодический токен IN в текущем фрейме.
- Незавершённые изохронные передачи данных IN

Внутренний ход данных

- 1. Изохронная передача IN считается незавершённой когда:
 - а) Ядро принимает нарушенный токен IN по какой-либо изохронной точке. В этом случае выдаётся прерывание IISOIXFR в OTG FS GINTSTS.

- b) Программа не успевает записать в FIFO все передаваемые данные до получения токена IN. В этом случае выдаётся прерывание пустого TxFIFO в OTG_FS_DIEPINTX. Его можно игнорировать, поскольку оно приведёт к прерыванию IISOIXFR в OTG_FS_GINTSTS в конце периодического фрейма. В ответ на токен IN ядро пошлёт пакет без данных.
- 2. Запись данных в передающий FIFO надо немедленно остановить.
- 3. Ставим бит NAK и бит выключения точки.
- 4. Ядро выключает точку, снимает бит выключения и выдаёт прерывание Выключения точки.

Программная последовательность

- 1. Прерывание пустого TxFIFO изохронной точки можно игнорировать, поскольку оно приведёт к прерыванию IISOIXFR в OTG FS GINTSTS.
- 2. Оно извещает о незавершённой передаче на какой-либо изохронной точке IN.
- 3. Точка с незавершённой передачей определяется чтением Управляющих регистров всех изохронных точек IN.
- 4. Останавливаем запись в периодические передающие FIFO этих точек.
- 5. Выключаем точку записью SNAK = 1 и EPDIS = 1 в OTG FS DIEPCTLx
- 6. Выключение точки подтверждается соответствующим прерыванием в регистре OTG FS DIEPINTx.
 - В этот момент надо слить данные из FIFO с помощью регистра OTG_FS_GRSTCTL или переписать их включением точки для новой передачи в следующем микрофрейме.

• Остановка не-изохронной точки IN

Программная последовательность

- 1. Выключаем точку IN и затем ставим бит STALL в регистре OTG_FS_DIEPCTLx
 - Бит **STALL** всегда старше бита **NAK**
- 2. Прерывание Выключения точки (в OTG FS DIEPCTLx) извещает об этом.
- 3. Сливаем ассоциированный FIFO. В случае не-периодической точки надо повторно включить остальные не-периодические точки.
- 4. При готовности отмены ответов STALL для точки снимаем бит STALL в ОТБ FS DIEPCTLX.
- 5. При изменении бита STALL по командам SetFeature. Endpoint Halt или ClearFeature. Endpoint Halt изменяем его до фазы Статуса управляющей конечной точки.

Особый случай: остановка управляющей точки OUT

Если хост посылает токенов IN/OUT больше, чем предусмотрено а пакете SETUP, то их надо остановить. В этом случае, в фазе данных, после передачи предусмотренных пакетом SETUP данных надо разрешить прерывания ITTXFE в OTG_FS_DIEPINTx и OTEPDIS в OTG_FS_DOEPINTx. Затем при обработке прерываний ставим STALL точки и чистим прерывание.

28.17.7. Худшее время ответа

Это ответ на токен, следующий за изохронным OUT при работе OTG_FS устройством. Время ответа зависит от частоты тактов AHB (7 тактов PHY при равных частотах тактов PHY и AHB, и меньше при более высокой частоте AHB).

Регистры ядра лежат в домене AHB и оно не принимает новых токенов до обновления регистров, а изохронные передачи OUT не требуют ответа, и следующий групповой/прерывающий токен может получить ответ NAK. Изохронные токены отбрасываются и выдаётся прерывание IISOIXFR.

Хост воспринимает отсутствие ответа на токен SETUP как таймаут и повторяет его передачу.

Выбор значения TRDT в OTG_FS_GUSBCFG

Поле TRDT (OTG_FS_GUSBCFG) это число тактов PHY, отведённое MAC для получения статуса FIFO и чтения первого данного из блока PFC после получения токена IN. Это включает задержку синхронизации тактов PHY и AHB (в худшем случае 5 тактов).

Информация о получении MAC токена IN синхронизируется с частотой PFC (такты AHB). Затем PFC читает данные из SPRAM и пишет их в буфер с двойным тактированием (глубиной 4), откуда их читает MAC.


Если частота AHB выше частоты PHY, то можно использовать меньшие значения TRDT (в OTG_FS_GUSBCFG).

На рисунке ниже есть сигналы:

- tkn_rcvd: Сигнал PFC от MAC о получении токена
- dynced_tkn_rcvd: Двухчастотный tkn_rcvd, от PCLK в домен HCLK
- spr_read: Чтение в SPRAM
- spr_addr: Адрес в SPRAM
- spr_rdata: Чтение данных из SPRAM
- srcbuf_push: Запись в буфер
- srcbuf_rdata: Чтение данных из буфера. Данные видны для MAC

См. Таблицу 204: Значения ТRDT.

Максимальные значения TRDT




28.17.8. Программная модель OTG

Контроллер OTG_FS поддерживает протоколы HNP и SRP. Если ядро подключено к концу "A", то именуется A-устройством, если к концу "B" то B-устройством. В режиме хоста контролер OTG_FS выключает V_{BUS} . Протокол SRP позволяет B-устройству попросить A-устройство включить V_{BUS} . Устройство выдаёт импульсы по линии данных и V_{BUS} , но при SRP хост обнаруживает импульс только на линии данных или V_{BUS} . Протокол HNP позволяет B-устройству переговорить и стать хостом. По переговорам после HNP B-устройство приостанавливает шину и оборачивается в периферию.

Протокол запроса сессии А-устройства

Программа ставит бит разрешения SRP в регистре Конфигурации Ядра и контроллер становится А-устройством.



DRV_VBUS = Сигнал PHY подачи V_{BUS}

VBUS_VALID = Сигнал рабочего V_{BUS} от PHY

A_VALID = Сигнал рабочего уровня V_{BUS} от A-периферии к PHY


D+ = Линия данных плюс

D- = Линия данных минус

- 1. Программа останавливает порт и выключает питание простаивающей шины установкой битов остановки порта и выключения питания в регистре управления хоста.
- 2. РНҮ показывает выключение питания снятием сигнала VBUS_VALID.
- 3. Устройство должно обнаружить SE0 не менее чем за 2 ms до пуска SRP при выключенном V_{BUS} .
- 4. Для запуска SRP устройство подключает свой резистор подпорки линии данных на время от 5 до 10 ms. Контроллер OTG_FS обнаруживает этот импульс.
- 5. Устройство поднимает V_{BUS} выше порога (2.0 V минимум). Контроллер OTG_FS ставит бит запроса сессии (SRQINT в OTG_FS_GINTSTS) и выдаёт прерывание.
- 6. По прерыванию программа включает питание установкой бита в регистре управления хоста. PHY показывает включение питания выдачей сигнала VBUS_VALID.
- 7. USB запитан, устройство подключено, процесс SRP завершён.

Протокол запроса сессии В-устройства

Программа ставит бит разрешения SRP в регистре Конфигурации Ядра и контроллер становится В-устройством. Можно запросить сессию от хоста.



VBUS_VALID = Сигнал рабочего V_{BUS} от PHY B_VALID = B-peripheral valid session to PHY DISCHRG_VBUS = Сигнал разрядки для PHY SESS_END = Сигнал конца сессии для PHY CHRG_VBUS = Сигнал зарядки V_{BUS} для PHY DP = Линия данных плюс


DM = Линия данных минус

- 1. При простое шины хост останавливает порт и выключает питание. Через 3 ms простоя контроллер OTG_FS ставит бит ранней остановки в регистре прерываний ядра. Затем он там же ставит бит остановки USB и подаёт PHY сигнал разрядки V_{BUS} .
- 2. PHY выдаёт устройству конец сессии. Это исходное состояние SRP. Контроллеру OTG_FS нужно 2 ms SE0 перед запуском SRP.

 Для полноскоростных трансиверов USB 1.1, после снятия BSVLD (в OTG_FS_GOTGCTL) программе надо дождаться разряда V_{BUS} до 0.2 V. Время указывает производитель.
- 3. Ядро USB ОТG говорит РНҮ ускорить разряд V_{BUS}.
- 4. Программа пускает SRP записью бита запроса а регистре Управления ОТG. Контроллер ОТG_FS выдаёт импульс на линии данных с последующим импульсом на V_{BUS}.
- 5. Хост обнаруживает SRP по одному из импульсов и включает V_{BUS} . PHY показывает устройству включение V_{BUS} .
- 6. Контроллер OTG_FS выдаёт импульс V_{BUS} . Хост начинает новую сессию включением V_{BUS} . Контроллер OTG_FS выдаёт прерывание изменения состояния запроса сессии в регистре состояния прерываний OTG. Программа бит успешной сессии в регистре Управления OTG.
- 7. USB запитан, контроллер OTG_FS подключен, процесс SRP завершён.

Протокол беседы хоста A-устройства (HNP)

Протокол HNP переключает хост USB из A-устройства в B-устройство. Программа ставит бит разрешения HNP в регистре конфигурации ядра USB и контроллер становится A-устройством.



DPPULLDOWN = signal from core to PHY to enable/disable the pull-down on the DP line inside the PHY. DMPULLDOWN = signal from core to PHY to enable/disable the pull-down on the DM line inside the PHY.

- 1. The OTG_FS controller sends the B-device a SetFeature b_hnp_enable descriptor to enable HNP support. The B-device's ACK response indicates that the B-device supports HNP. The application must set host Set HNP Enable bit in the OTG Control and status register to indicate to the OTG_FS controller that the B-device supports HNP.
- 2. When it has finished using the bus, the application suspends by writing the Port suspend bit in the host port control and status register.
 - When the B-device observes a USB suspend, it disconnects, indicating the initial condition for HNP. The B-device initiates HNP only when it must switch to the host role; otherwise, the bus continues to be suspended.
 - The OTG_FS controller sets the host negotiation detected interrupt in the OTG interrupt status


register, indicating the start of HNP.

The OTG FS controller deasserts the DM pull down and DM pull down in the PHY to indicate a device role. The PHY enables the OTG_FS_DP pull-up resistor to indicate a connect for B-device. The application must read the current mode bit in the OTG Control and status register to determine device mode operation.

- 4. The B-device detects the connection, issues a USB reset, and enumerates the OTG_FS controller for data traffic.
- 5. The B-device continues the host role, initiating traffic, and suspends the bus when done. The OTG_FS controller sets the early suspend bit in the Core interrupt register after 3 ms of bus idleness. Following this, the OTG_FS controller sets the USB Suspend bit in the Core interrupt register.
- 6. In Negotiated mode, the OTG_FS controller detects the suspend, disconnects, and switches back to the host role. The OTG_FS controller asserts the DM pull down and DM pull down in the PHY to indicate its assumption of the host role.
- 7. The OTG_FS controller sets the Connector ID status change interrupt in the OTG Interrupt Status register. The application must read the connector ID status in the OTG Control and Status register to determine the OTG_FS controller operation as an A- device. This indicates the completion of HNP to the application. The application must read the Current mode bit in the OTG control and status register to determine host mode operation.
- 8. The B-device connects, completing the HNP process.

HNP В-устройства

HNP switches the USB host role from B-device to A-device. The application must set the HNP-capable bit in the Core USB configuration register to enable the OTG_FS controller to perform HNP as a B-device.



DPPULLDOWN = сигнал от ядра к PHY включения/выключения резистора подтяжки линии DP. DMPULLDOWN = сигнал от ядра к PHY t включения/выключения резистора подтяжки линии DM.

- 1. А-устройство посылает дескриптор SetFeature b_hnp_enable для включения поддержки HNP. ACK от контроллера OTG_FS подтверждает сей факт. Программа ставит бит разрешения HNP устройства в регистре управления OTG извещая о поддержке HNP. Программа ставит бит запроса HNP в регистре управления ОТG извещая контроллер о необходимости запуска НNР.
- 2. По завершению работы шины А-устройство останавливает порт в регистре Управления портом хоста. После 3 ms простоя шины контроллер OTG_FS ставит бит прерывания Раннего останова в регистре прерываний ядра. Затем контроллер OTG_FS ставит бит останова USB в регистре прерываний ядра.

Контроллер OTG_FS отключается и А-устройство обнаруживает на шине SE0, показывающий HNP. Контроллер OTG_FS включает подтяжку DP и DM в PHY, подтверждая роль хоста. А-устройство в ответ включает свой резистор подтяжки ОТG FS DP в течении 3 ms обнаружения SE0. Контроллер OTG_FS понимает это как подключение.

Контроллер OTG_FS ставит прерывание изменения состояния беседы хоста в регистре

- состояния прерываний OTG, показывая статус HNP. Программа определяет его по биту в регистре Управления OTG. Текущий режим выясняют в регистре OTG FS GINTSTS.
- 3. Программа ставит бит сброса PRST в OTG_FS_HPRT и контроллер OTG_FS выдаёт сброс USB и выполняет переучёт А-устройства.
- 4. По завершению работы хостом контроллер OTG_FS останавливает шину записью бита останова порта в регистр Управления портом хоста.
- 5. В режиме Беседы, когда A-устройство обнаруживает останов, оно отключается и переключается в хост. Контроллер OTG_FS отключает резисторы подтверждая роль устройства.
- 6. Текущий режим читают в регистре OTG_FS_GINTSTS.
- 7. Контроллер OTG_FS подключается, завершая процесс HNP.

29. Ethernet (ETH): контроллер доступа к среде (MAC) с контроллером DMA

29.1. Введение в Ethernet

Поддерживаются два промышленных стандарта интерфейса с внешним физическим уровнем (РНҮ): медиа-независимый интерфейс по умолчанию (МІІ) спецификации IEEE 802.3 и упрощённый медиа-независимый интерфейс (RMII).

Ethernet совместим со следующими стандартами:

- IEEE 802.3-2002 для Ethernet MAC
- IEEE 1588-2002 для синхронизации тактов точных сетей
- AMBA 2.0 для портов AHB Master/Slave
- Спецификация RMII от консорциума RMII

29.2. Основные свойства Ethernet

Свойства ядра МАС

- Поддерживает 10/100 Мбит/с передачу данных по внешнему интерфейсу РНУ
- Совместимо с IEEE 802.3 MII интерфейсом связи с внешним Fast Ethernet PHY
- Поддерживает операции полу- и полного дуплекса
 - Поддерживает протокол CSMA/CD полу-дуплекса
 - Поддерживает управление потоком IEEE 802.3х полного дуплекса
 - Необязательная передача программе принятых фреймов паузы в полном дуплексе
 - Поддерживает сеть с обратным давлением в полу-дуплексе
 - Автоматическая передача кадра паузы нулевых квантов по снятию ввода управления потоком в полном дуплексе
- Вставка Преамбулы и Старта-фрейма (SFD) при Передаче и удаление при Приёме
- Автоматическое вычисление CRC и заполнителя для фрейма
- Возможное удаление Заполнителя/CRC на приёме
- Программируемая длина фрейма до 16 КВ
- Программируемый промежуток между фреймами (40-96 бит шагами по 8)
- Поддержка режимов фильтрации адресов:
 - До четырёх 48-бит фильтров полного адреса (DA) с масками для каждого байта
 - До трёх 48-бит сравнений адреса SA с масками для каждого байта
 - 64-бит Хэш фильтр (опция) для широковещательных и полных (DA) адресов
 - Опция передачи всех широковещательных фреймов
 - Беспорядочный режим передачи всех фреймов без фильтрации для контроля сети
 - Передача всех поступающих пакетов с отчётом о состоянии
- Раздельное 32-бит состояние принимаемых и передаваемых пакетов

- Поддержка определения тэга IEEE 802.1Q VLAN в принимаемых фреймах
- Раздельные интерфейсы программы для передачи, приёма и управления
- Поддержка обязательной статистики сети с счётчиками RMON/MIB (RFC2819/RFC2665)
- Интерфейс MDIO для конфигурации и управления устройствами РНУ
- Обнаружение фреймов побудки LAN и фреймов AMD Magic PacketTM
- Приём дополнительной контрольной суммы принятых пакетов IPv4 и TCP внутри фреймов Ethernet
- Улучшенная проверка контрольной суммы заголовка IPv4 и контрольных сумм TCP, UDP или ICMP внутри дейтаграмм IPv4 и IPv6
- Поддержка меток времени фреймов Ethernet согласно IEEE 1588-2002. 64-бит метки времени в статусе каждого фрейма приёма и передачи
- Два набора FIFO: 2-КВ Передающий FIFO с программируемым порогом и 2-КВ и Приёмный FIFO с изменяемым порогом (по умолчанию 64 байта)
- Сохраняемые в приёмном FIFO после EOF векторы статуса приёма
- Опция фильтрации сбойных фреймов без участия программы
- Опция выдачи малоразмерных хороших фреймов
- Поддержка статистики выдачей импульсов для отброшенных и сбойных фреймов в FIFO приёма
- Поддержка механизма временного хранения (Store and Forward) передач ядру MAC
- Автоматическая выдача ядру MAC сигнала фрейма PAUSE или обратного давления на основе порога FIFO приёма
- Автоматическая повторная передача фреймов при коллизии
- Отбрасывание фреймов при запаздывании, чрезмерных коллизиях, излишней задержке и исчерпании
- Программное управление сливом TxFIFO
- Вычисление и вставка контрольных сумм заголовков IPv4 и TCP, UDP или ICMP внутри передаваемых фреймов в режиме временного хранения
- Поддержка внутренней перемычки (loopback) в МІІ для отладки

29.2.1. Свойства DMA

- Поддержка всех типов пакетов ведомого АНВ
- Программный выбор типа пакета (фиксированный или неопределённый) ведущего АНВ.
- Опция выбора пакетов с выравненными адресами из порта ведущего АНВ
- Оптимизация пакетно-ориентированных передач DMA с разделителями фреймов
- Байтовое выравнивание адресов буферов данных
- Двухбуферная (кольцевая) или Цепная (связанным списком) связка дескрипторов
- Архитектура дескрипторов, позволяющая передачу больших блоков данных без участия СРU;
- Один дескриптор может передавать до 8 КВ данных
- Исчерпывающий отчёт о нормальных и сбойных передачах
- Раздельный программируемый размер пакетов у машин DMA приёма и передачи
- Программируемые опции прерываний
- Прерывания по концу фреймов Приёма/Передачи
- Кольцевой или приоритетный арбитраж для машин Приёма и Передачи
- Режимы Старт/Стоп
- Текущий указатель буфера Тх/Rх как регистр состояния
- Текущий указатель Дескрипторов Тх/Rх как регистр состояния

29.2.2. Свойства РТР

- Метки времени принимаемых и передаваемых фреймов
- Методы грубой и точной коррекции

- Выдаёт прерывание если системное время превышает целевое
- Импульс секунд

29.3. Ножки Ethernet

Таблица 207. Конфигурация ножек Ethernet

Сигналы МАС	Основной МІІ	Сменный МІІ	Основной RMII	Сменный RMII	Нога	Конфигурация ножки
ETH_MDC	MDC	-	MDC	-	PC1	Двухтактный выход AF (50 MHz)
ETH_MII_TXD2	TXD2	-	-	-	PC2	Двухтактный выход AF (50 MHz)
ETH_MII_TX_CLK	TX_CLK	-	-	-	PC3	Плавающий вход (по сбросу)
ETH_MII_CRS	CRS	-	-	-	PA0	Плавающий вход (по сбросу)
ETH_MII_RX_CLK ETH_RMII_REF_CL K	RX_CLK	-	REF_CLK	-	PA1	Плавающий вход (по сбросу)
ETH_MDIO	MDIO	-	MDIO	•	PA2	Двухтактный выход AF (50 MHz)
ETH_MII_COL	COL	-	-	-	PA3	Плавающий вход (по сбросу)
ETH_MII_RX_DV ETH_RMII_CRS_DV	RX_DV	-	CRS_DV	-	PA7	Плавающий вход (по сбросу)
ETH_MII_RXD0 ETH_RMII_RXD0	RXD0	-	RXD0	-	PC4	Плавающий вход (по сбросу)
ETH_MII_RXD1 ETH_RMII_RXD1	RXD1	-	RXD1	-	PC5	Плавающий вход (по сбросу)
ETH_MII_RXD2	RXD2	-	-	-	PB0	Плавающий вход (по сбросу)
ETH_MII_RXD3	RXD3	-	-	-	PB1	Плавающий вход (по сбросу)
ETH_MII_RX_ER	RX_ER	-	-	-	PB10	Плавающий вход (по сбросу)
ETH_MII_TX_EN ETH_RMII_TX_EN	TX_EN	-	TX_EN	-	PB11	Двухтактный выход AF (50 MHz)
ETH_MII_TXD0 ETH_RMII_TXD0	TXD0	-	TXD0	-	PB12	Двухтактный выход AF (50 MHz)
ETH_MII_TXD1 ETH_RMII_TXD1	TXD1	-	TXD1	-	PB13	Двухтактный выход AF (50 MHz)
ETH_PPS_OUT	PPS_OUT	-	PPS_OUT	-	PB5	Двухтактный выход AF (50 MHz)
ETH_MII_TXD3	TXD3	-	-	-	PB8	Двухтактный выход AF (50 MHz)
ETH_RMII_CRS_DV	-	RX_DV	-	CRS_DV	PD8	Плавающий вход (по сбросу)
ETH_MII_RXD0 ETH_RMII_RXD0	-	RXD0	-	RXD0	PD9	Плавающий вход (по сбросу)
ETH_MII_RXD1 ETH_RMII_RXD1	-	RXD1	-	RXD1	PD10	Плавающий вход (по сбросу)
ETH_MII_RXD2	-	RXD2	-	-	PD11	Плавающий вход (по сбросу)
ETH_MII_RXD3	-	RXD3	-	-	PD12	Плавающий вход (по сбросу)


29.4. Функциональное описание Ethernet: SMI, MII и RMII

Блок состоит из MAC 802.3 (контроллер доступа среды) с контроллером DMA. Он поддерживает интерфейсы MII и RMII. Также есть SMI для связи с внешним PHY.

Контроллер DMA работает с ядром и памятью ведущим и ведомым по шине AHB. Ведущим при передаче данных и ведомым при доступе к регистрам (CSR).

NB: Частота АНВ должна быть не меньше 25 МНz при работе с Ethernet.

Блок-схема ЕТН




29.4.1. Интерфейс управления станцией: SMI

Обеспечивает доступ к регистрам PHY по 2 линиям тактов (MDC) и данных (MDIO). Поддерживаются до 32 PHY. Единовременно доступен только один регистр PHY.

Обе линии реализованы как альтернативные функции І/О:

- MDC: Такты передачи данных частотой до 2.5 MHz. Минимальная длительность состояний MDC равна 160 ns, минимальный период 400 ns. В состоянии простоя удерживается низким.
- MDIO: Линия данных, синхронна с MDC.

Сигналы интерфейса SMI



Формат фрейма SMI

Биты фрейма передаются начиная с левого.

Таблица 208. Формат фрейма управления

	Поля фрейма							
	Преамбула (32 бита)	Старт	Операция	PADDR	RADDR	TA	Данные (16 бит)	Простой
Чтение	1 1	01	10	ppppp	rrrrr	Z0	ddddddddddddd	Z
Запись	1 1	01	01	ppppp	rrrrr	10	ddddddddddddd	Z

Фрейм состоит из восьми полей:

- **Преамбула**: все передачи начинаются с 32 единиц на MDIO за 32 такта MDC. Это синхронизация с PHY.
- Старт: Это биты <01>.
- Операция: Это тип операции (чтение или запись).
- PADDR: Это 5 бит адреса РНҮ. Старший бит передаётся первым.
- RADDR: Это 5 бит адреса регистра РНҮ. Старший бит передаётся первым.
- TA: Это 2-бит разделитель между полями RADDR и DATA. При чтении контроллер MAC ставит линию MDIO в Z-состояние на 2 бита TA. PHY ставит линию MDIO в Z-состояние на первый бит


ТА и в 0 во втором бите ТА. При записи контроллер МАС выдаёт бита <10>. РНҮ держит линию в Z-состоянии 2 бита ТА.

- Данные: Это 16 бит регистра ЕТН МІІД, начиная со старшего.
- **Простой**: Ключи линии MDIO стоят в Z-состоянии, резисторы подпорки PHY держат единицу.

Операция записи SMI

После программной установки битов МІІ Запись и Занят (ETH_MACMIIAR) SMI передаёт в регистры РНУ адрес РНУ, адрес регистра РНУ и данные из регистра ETH_MACMIIDR. При работающей передаче регистры адреса и данных изменить нельзя (стоит бит Занят), он снимется после завершения операции.


Времянка MDIO при записи



Операция чтения SMI

Запускается установкой бита Занят МІІ (в ETH_MACMIIAR) при снятом бите Запись. SMI передаёт в регистры РНУ адрес РНУ и адрес регистра РНУ. Т При работающей передаче регистры адреса и данных изменить нельзя (стоит бит Занят). После завершения операции чтения SMI снимет бит Занят и заполнит регистр данных МІІ принятыми от РНУ данными.

Времянка MDIO при чтении



Выбор тактов SMI

MAC запускает операцию Чтения/Записи. Такты SMI получаются делением тактов АНВ в соответствии с полем в регистре адреса MII.


Таблица 209. Диапазон частот

Выбор	Частота HCLK	Частота MDC	
000	60-72 MHz	Такты АНВ / 42	
001	Резерв	_	
010	20-35 MHz	Такты АНВ / 16	
011	35-60 MHz	Такты АНВ / 26	
0100, 0101, 0110, 0111	Резерв	-	

29.4.2. Независимый от среды интерфейс: MII

Определяет соединение подуровня МАС и РНУ при передачах на 10 Мбит/с и 100 Мбит/с.

Сигналы интерфейса MII.



- MII_TX_CLK: Тактовый сигнал для ТХ данных. Частота 2.5 MHz для 10 Мбит/с до 25 MHz для 100 Мбит/с.
- MII_RX_CLK: Тактовый сигнал для RX данных. Частота 2.5 MHz для 10 Мбит/с до 25 MHz для 100 Мбит/с.
- MII_TX_EN: Разрешение передачи. МАС выставляет полубайты передачи. Ставится синхронно (MII_TX_CLK) с выдачей первого полубайта преамбулы и держится до конца передачи.
- MII_TXD[3:0]: 4 бита передаваемых данных от подуровня MAC. MII_TXD[0] это младший бит, MII_TXD[3] старший. Без стоящего MII_TX_EN на PHY не влияет.
- MII_CRS: Несущая есть. Выставляется РНУ при наличии приёма или передачи. Им же и снимается. В случае коллизии должен стоять. С тактами ТХ и RX не синхронизируется. В полном дуплексе подуровню МАС не нужен.
- MII_COL: Коллизия. Ставится РНҮ в середине выборки и должен стоять все время существования коллизии. С тактами ТХ и RX не синхронизируется. В полном дуплексе подуровню MAC не нужен.
- MII_RXD[3:0]: 4 бита принимаемых от PHY данных, первый полубайт ставится синхронно с сигналом MII_RX_DV. MII_RXD[0] это младший бит, MII_RXD[3] старший. При снятом MII_RX_EN и стоящем MII_RX_ER используются для передачи спецданных от PHY (см. *Таблицу 211*).
- MII_RX_DV: Разрешение приёма. Ставится РНУ синхронно (MII_RX_CLK) с первым полубайтом фрейма и снимается после передачи последнего до начала следующего такта. Должен включать фрейм, начинаясь не позднее поля SFD.
- MII_RX_ER: Ошибка приёма. Ставится не менее чем на один период MII_RX_CLK для извещения MAC об ошибке в фрейме. Смысл определяется вместе с состоянием MII_RX_DV (см. *Таблицу 211*).

Таблица 210. Сигналы интерфейса ТХ

MII_TX_EN	MII_TXD[3:0]	Описание
0	0000 до 1111	Нормальный интер-фрейм
1	0000 до 1111	Нормальная передача данных


Таблица 211. Сигналы интерфейса RX

MII_RX_DV	MII_RX_ER	MII_RXD[3:0]	Описание
0	0	0000 до 1111	Нормальный интер-фрейм
0	1	0	Нормальный интер-фрейм
0	1	0001 до 1101	Резерв
0	1	1110	Дурная несущая
0	1	1111	Резерв
1	0	0000 до 1111	Нормальный приём данных
1	1	0000 до 1111	Приём данных с ошибками

Источники тактов MII

Для выдачи сигналов TX_CLK и RX_CLK на внешний PHY надо подать внешние 25 MHz. Вместо внешнего 25 MHz кварца можно подать его с ножки MCO микроконтроллера STM32F10xxx. В этом случае надо правильно сконфигурировать PLL с внешним 25 MHz кварцем.

Источники тактов MII




29.4.3. Сокращённый независимый от среды интерфейс: RMII

Он уменьшает число ножек соединения микроконтроллера и РНУ с 16 до 7.

RMII стоит между MAC и PHY для трансляции интерфейса MII в RMII. Характеристики такие:

- Поддержка скоростей 10-Mbit/s и 100-Mbit/s
- Опорная частота удваивается до 50 МНz
- Опорная частота подаётся и на MAC и на внешний Ethernet PHY
- Обеспечивает независимые 2-бит (дибит) приём и передачу


Сигналы интерфейса RMII.



29.4.4. Выбор режима MII/RMII

Режим определяется битом MII_RMII_SEL в регистре AFIO_MAPR. Писать бит надо при сброшенном контроллере или до подачи тактов.

Схема внутренного тактирования MII/RMII



Сигналы, RMII_REF_CK и MII_RX_CLK мультиплексируются на одну ножку GPIO.

29.5. Функциональное описание Ethernet: MAC 802.3

Блок MAC реализует подуровень LAN CSMA/CD 10 Mbit/s и 100 Mbit/s узкополосных и широкополосных систем. Поддерживаются полу- и полный дуплекс. Коллизии обнаруживаются только в полудуплексе. Поддерживается подуровень управляющих фреймов MAC.

Он выполняет следующие функции:

- Инкапсуляция данных (передача и приём)
 - Разделение границ и синхронизация фреймов
 - Адресация (источник и получатель)
 - Обнаружение ошибок
- Управление доступом к среде
 - Срединное размещение (предотвращение коллизий)
 - Разрешение конфликтов (обработка коллизий)

Два режима работы подуровня МАС:

- Полудуплекс: доступ к среде по алгоритмам CSMA/CD.
- Полный дуплекс: одновременные приём и передача (CSMA/CD не нужны) когда:

- Физическая среда поддерживает одновременные приём и передачу
- K LAN подключены только 2
- Обе станции работают в полном дуплексе

29.5.1. Формат фрейма МАС 802.3

CSMA/CD MAC определяет два формата фреймов:

- Базовый формат фрейма МАС
- Фрейм МАС с тегами (расширение базового формата)

Фреймы содержат следующие поля:

• Преамбула: 7-байтовое поле синхронизации (схема PLS) Шестнадцатиричное: 55-55-55-55-55

Биты: 01010101 01010101 01010101 01010101 01010101 01010101 01010101 (справа налево)

• Старт фрейма (SFD): 1-байтовое поле.

Шестнадцатиричное: D5


Биты: 11010101 (справа налево)

- 6-байтовые поля адресов источника и получателя:
 - Каждый адрес по 48 бит длиной
 - Младший бит адреса получателя (I/G) определяет индивидуальный (I/G = 0) или групповой (I/G = 1) адрес. он может определять все, несколько или отсутствующие станции в LAN. Младший бит адреса источника всегда равен 0.
 - Второй бит (U/L) отличает локальное (U/L = 1) или глобальное (U/L = 0) администрирование адресов. У широковещательных адресов этот бит всегда равен 1.
 - Все байты передаются младшим битом вперёд.

Есть два типа адресов назначения:

- Индивидуальный адрес отдельной станции в сети.
- Групповой адрес двух типов:
 - Групповой адрес для нескольких станций в сети.
 - Широковещательный адрес (все 1 в поле адреса получателя) для всех станций в сети.

Формат поля адреса.



- Префикс QTag: 4-байт поле между полями Адреса Источника и Длины/Типа Клиента МАС. Это расширение базового формата (там его нет). Состоит из:
 - 2-байтовая константа Длины/Типа, совместимая с интерпретацией Типа (больше 0x0600) равная значению 802.1Q Tag Protocol Type (0x8100). Отличает теговые фреймы MAC.
 - 2-байтовое поле Тега, состоящее из: 3- бит приоритета пользователя, бита канонического индикатора формата (CFI) и 12-бит идентификатора VLAN.
- Длина/Тип Клиента МАС: 2-байтовое поле с взаимоисключающими значениями:
 - Если оно меньше или равно max ValidFrame (0d1500), то это число байтов данных клиента MAC в последующем поле данных фрейма 802.3 (интерпретация длины).
 - Если оно больше или равно MinTypeValue (0d1536 или 0x0600), то это тип протокола клиента MAC (интерпретация типа) фрейма Ethernet.

Независимо от интерпретации поля длины/типа, если длина поля данных меньше требуемого для нормальной работы протокола, то после поля данных перед полем FCS (последовательность проверки фрейма) добавляется расширитель (PAD). Поле длины/типа передаётся начиная со старшего байта.

Значения поля длины/типа между maxValidLength и minTypeValue (исключая границы) подуровнем MAC могут не передаваться.

- Поля данных и РАD: Любые данные. Общий размер:
 - Максимальная длина = 1500 байт
 - Минимальная длина бестегового фрейма МАС = 46 байт
 - Минимальная длина тегового фрейма МАС = 42 байта

PAD добавляется для получения минимальной общей длины.


• Последовательность проверки фрейма: 4-байтовое поле с CRC. В вычислении CRC участвуют все поля, кроме преамбулы и SFD. Полином такой:

$$G(x) = x^{32} + x^{26} + x^{23} + x^{22} + x^{16} + x^{12} + x^{11} + x^{10} + x^{8} + x^{7} + x^{5} + x^{4} + x^{2} + x + 1$$


CRC фрейма вычисляется так:

- Первые 2 бита фрейма комплементируются
- n-битов фрейма это коэффициенты полинома M(x) степени (n-1). Первый бит адреса получателя соответствует x^{n-1} и последний бит поля данных соответствует x^0
- M(x) умножается на x^{32} и делится на G(x), выдавая остаток R(x) степени ≤ 31
- Коэффициенты R(x) рассматриваются как 32-бит последовательность
- CRC получается комплементом этой последовательности
- 32-бит CRC помещается в последовательности проверки фрейма. х³² передаётся первым

Формат фрейма МАС.



Формат тегового фрейма МАС.



Все байты фрейма, кроме поля FCS, передаются младшим битом вперёд. Недостойный фрейм MAC определяется так:

- Длина фрейма не соответствует указанной в поле длины/типа. Если указан тип, то должна быть соответствующая ему длина
- Не целое число байтов (лишние биты)
- Вычисленный CRC не равен переданному в FCS

29.5.2. Передача фрейма МАС

Фреймы из системной памяти в FIFO передаются через DMA, оттуда их выталкивает ядро MAC. После передачи конца фрейма состояние передачи возвращается DMA. Глубина передающего FIFO равна 2 КБ. При передаче данных DMA использует уровень заполнения FIFO.

При появлении SOF, MAC принимает данные и начинает передачу в MII. Время передачи зависит от задержки IFG, времени передачи преамбулы/SFD и задержки подтверждения полу-дуплекса. После получения EOF ядро MAC прекращает передачу и возвращает DMA статус передачи. При появлении коллизии (в полу-дуплексе) ядро MAC отмечает это в статусе и отбрасывает дальнейшие данные до получения SOF. Этот фрейм надо передать повторно начиная с SOF. Если передаваемые данные не поступают вовремя, то MAC выдаёт исчерпание. Если новый SOF поступает до получения EOF предыдущего фрейма, то SOF игнорируется и новый фрейм рассматривается как продолжение предыдущего.

Есть два режима выдачи данных ядру МАС:

- В режиме Порога данные передаются ядру MAC после заполнения FIFO выше порога, заданного битами TTC в регистре ETH DMABMR, или при получении EOF.
- В режиме Накопления (Store-and-forward) данные передаются ядру MAC только после записи в FIFO всего фрейма. Если TxFIFO меньше передаваемого фрейма, то данные передаются ядру MAC при почти полном TxFIFO.

Передающий FIFO сливается установкой бита FTF в регистре ETH_DMAOMR. По окончанию слива бит аппаратно снимается и FIFO возвращается в исходное состояние. Если бит FTF ставится во время передачи данных ядру MAC, то передача останавливается и FIFO становится пустым. Возникает Исчерпание и DMA передаётся соответствующий статус.

Автоматическое формирование CRC и расширения

Если число байтов для фрейма (DA+SA+LT+Data) меньше 60, то в данные добавляются нули до получения 46 байт. Это действие MAC можно запретить. К передаваемым данным в поле FCS добавляется CRC, что тоже можно запретить. Если расширение фрейма разрешено, то обязательно добавится и CRC. CRC вычисляется по полиному:

$$G(x) = x^{32} + x^{26} + x^{23} + x^{22} + x^{16} + x^{12} + x^{11} + x^{10} + x^{8} + x^{7} + x^{5} + x^{4} + x^{2} + x + 1$$

Протокол передачи

Он соответствует спецификации IEEE 802.3/802.3z, это:

- генерация преамбулы и SFD
- генерация джем-последовательности (jam pattern) в полу-дуплексе
- управление длительностью трёпа (Jabber timeout)
- управление потоком в полу-дуплексе (обратное давление)
- генерация статуса передачи фрейма
- логика меток времени в соответствии с IEEE 1588

При запросе передачи нового фрейма MAC перед данными посылает преамбулу и SFD. Преамбула это 7 байтов 0b10101010, а SFD это 1 байт 0b10101011. Окно коллизии определено как 1 слот (время 512 бит для 10/100 Mbit/s Ethernet).

В режиме МІІ, при появлении коллизии во время передачи от начала фрейма до конца поля СRC, МАС высылает по МІІ 32-бит джем-последовательность 0x5555 5555 для извещения других станций о возникновении коллизии. Если коллизия возникла при передаче преамбулы, то МАС прекращает передачу преамбулы и SFD и высылает джем.

Таймер трёпа отслеживает, чтобы передача фрейма не превышала 2048 байт. В полу-дуплексе МАС использует механизм отсрочки (обратного давления). По запросу остановки приёма МАС в

любом месте приёма отсылает 32 байта Джема, разрешая передачу. Возникает коллизия и удалённая станция стопорится. Программа запрашивает управление передачей установкой бита вра в регистре ETH_MACFCR. Запрошенный фрейм планируется и передаётся даже при активном обратном давлении. Оно сохраняется активным длительное время (более 16 последовательных коллизий) и удалённая станция стопорит передачу по причине излишних коллизий. В метках времени отмечается момент передачи SFD на шину МІІ.

Планирование передачи

В полу-дуплексе МАС управляет промежутками между передаваемыми фреймами по усечённому двоичному экспоненциальному алгоритму возврата. Он разрешает передачу нового фрейма после задержек IFG (биты IFG в регистре ETH_MACCR) и возврата. Если передаваемые фреймы появляются раньше отведённого времени IFG, то МІІ перед запуском передачи ждёт сигнала разрешения от MAC. Счётчик IFG запускается при отключении несущей от МІІ. В полном дуплексе МАС разрешает передачу по истечении времени IFG. В полу-дуплексе и при IFG равном времени 96 бит МАС следует правилу задержки из спецификации IEEE 802.3. МАС сбрасывает свой счётчик IFG если несущая появляется в течение первых двух третей интервала IFG (время 64-бит). Если несущая появляется во время последней трети интервала IFG, то счётчик не останавливается и передача разрешается после истечения всего интервала IFG.

Управление потоком передачи

В полном дуплексе при стоящем бите TFE в регистре ETH_MACFCR MAC создаёт фреймы Паузы с добавленным CRC и выдаёт их при установке бита FCB в регистре ETH_MACFCR или при заполненном FIFO приёма.

- По установке бита FCB в ETH_MACFCR MAC выдаёт один фрейм Паузы длительностью, заданной в битах PT в регистре ETH_MACFCR. Для окончания или расширения паузы надо выдать новый фрейм с изменённой длительностью паузы.
- При запросе передачи в заполненный FIFO MAC выдаёт фрейм Паузы длительностью, определённой в регистре ETH_MACFCR. Если FIFO остаётся заполненным в течении заданного числа слотов времени (биты PLT в ETH_MACFCR) до истечения этой паузы, то выдаётся новый фрейм паузы, иначе MAC передаёт фрейм с нулевым временем паузы, извещая о готовности принимать новые фреймы.

Передача одного пакета

Общая последовательность такова:

- 1. Если системе есть что передавать, то контроллер DMA переносит данные из памяти в FIFO вплоть до конца фрейма.
- 2. При достижении уровня порога или полном пакете в FIFO контроллер DMA начинает передавать данные фрейма ядру MAC. И так продолжается до выдачи из FIFO полного пакета. По завершению фрейма контроллер DMA получает извещение от MAC.

Передача — два пакета в буфере

- 1. Поскольку перед возвращением дескриптора хосту DMA должен обновить его статус, то в FIFO можно держать два фрейма. DMA переносит второй фрейм в FIFO только при стоящем бите OSF, иначе следующий фрейм извлекается из памяти только после завершения обработки фрейма MAC и освобождения дескрипторов контроллером DMA.
- 2. При стоящем бите OSF DMA начинает переносить второй фрейм в FIFO сразу после записи первого и не ждёт изменения статуса. Сразу после передачи первого пакета MAC выдаёт DMA статус передачи и, если второй пакет уже в FIFO, то вторая передача должна дождаться статуса первого пакета.

Повторная передача при коллизии в полу-дуплексе

В случае коллизии MAC должен показать это выдачей статуса даже до получения конца фрейма. Затем разрешается повторная передача и фрейм выдаётся из FIFO. После выдачи ядру MAC более 96 байт контроллер FIFO освобождает место и отдаёт его DMA. То есть при превышении порога или коллизии опоздания повторная передача невозможна.

Слив передающего FIFO

Выполняется битом 20 Регистра режима работы. TxFIFO и соответствующие указатели сбрасывается в начальное состояние даже при незавершённой выдаче данных ядру MAC, возникает исчерпание и передача прекращается. В статусе фрейма отмечаются и исчерпание и слив (биты 13 и 1

в TDES0). Во время слива данные в FIFO не поступают. На каждый слитый фрейм (включая незавершённые) выдаются слова статуса со стоящим битом (TDES0 13) для полностью слитых фреймов. Операция слива завершается после приёма слов состояния всех слитых фреймов. Бит слива снимается. Можно принимать начинающиеся с SOF новые фреймы.

Слово статуса передачи

Оно передаётся программе после того как ядро MAC завершит приём или передачу фрейма по сети. Это биты[23:0] в TDESO. Если разрешены метки времени, то вместе со словом состояния выдаётся и 46-битная метка времени.

Контрольная сумма передачи

Протоколы TCP и UDP используют передачу контрольных сумм по сети. Стало быть и контроллер занимается этим.

NB: Контрольная сумма для TCP, UDP и ICMP вычисляется для всего фрейма и вставляется в нужное поле заголовка. Это разрешается для передающего FIFO только в режиме Накопления (Storeand-forward) установкой бита **TSF** в регистре **ETH ETH DMAOMR**.

Tx FIFO должен уметь хранить передаваемый фрейм целиком, иначе в любом режиме обрабатывается только контрольная сумма заголовка фрейма IPv4.

Два режима вычисления и вставки контрольной суммы определяются битами CIC в TDES1.

• Контрольная сумма заголовка ІР

В дейтаграммах IPv4 16-бит контрольная сумма лежит в 11-м и 12-м байтах. Она проверяется когда поле Типа равно 0x0800, а поле Версии равно 0x4. Во входящем фрейме она вычисляется заново и пишется в это поле даже при ошибке CRC. Заголовки IPv6 контрольную сумму не хранят. Результат проверки указывается в бите 16 регистра состояния передачи. От ставится если поля Типа и Версии не те или длина фрейма не соответствует заявленной в заголовке. То есть:

- а) В дейтаграммах IPv4:
 - Принятый тип Ethernet равен 0x0800, а Версия не равна 0x4
 - Поле длины заголовка IPv4 содержит число меньше 0x5 (20 байт)
 - Общая длина фрейма меньше заявленной в заголовке
- b) В дейтаграммах IPv6:
 - Принятый тип Ethernet равен 0x86DD, а Версия не равна 0x6
 - Принят конец фрейма, а заголовок IPv6 (40 байт) или заголовок расширения ещё не закончился.

• Контрольная сумма TCP/UDP/ICMP

Контрольная сумма TCP/UDP/ICMP обслуживает заголовки IPv4 и IPv6 (включая заголовки расширения) и определяет, относятся ли вложенные данные к TCP, UDP или ICMP.

NB:

- a) В не-TCP, -UDP или -ICMP/ICMPv6 фреймах контрольная сумма не проверяется и ничего не изменяется.
- b) Фрагментированные фреймы IP (IPv4 или IPv6), фреймы IP с обеспечением безопасности (вроде заголовков аутентификации или вложенными данными безопасности) и фреймы IPv6 с заголовками маршрута на контрольную сумму не проверяются.

Контрольная сумма данных TCP, UDP или ICMP вычисляется и вставляется в заголовок двумя методами:

- Первый, псевдо-заголовки TCP, UDP и ICMPv6 не учитываются, они уже есть в поле контрольной суммы принятого фрейма. Принятая контрольная сумма учитывается и заменяется новым значением.
- Второй, поле контрольной суммы игнорируется, данные TCP, UDP и псевдо-заголовков ICMPv6 учитываются и результат пишется в поле контрольной суммы.


NB: Поскольку в пакетах ICMP-по-IPv4 псевдо-заголовков нет, то поле контрольной суммы пакета ICMP всегда должно быть равно 0x0000, иначе пакет получит неверную контрольную сумму.

- Ошибка контрольной суммы ставится в статусе передачи когда:
 - в режиме Накопления на передачу подаётся пакет без Конца фрейма в FIFO
 - принятый пакет короче заявленного в принятом заголовке IP.

Если пакет длиннее заявленного, то это байты заполнителя. Они игнорируются и ошибки не возникает. При ошибке первого типа заголовки t TCP, UDP и ICMP не изменяются. При ошибке второго типа новая контрольная сумма всё же записывается.


Порядок передачи битов MII/RMII

Полубайты от МІІ к RMII передаются парами, сначала младшие (D1 и D0) и затем D2 и D3.




Времянки передач MII/RMII


Передача без коллизий



Передача с коллизиями



Передача фрейма в режимах MII и RMII



29.5.3. Приём фрейма МАС

MAC пихает принятые фреймы в RxFIFO. DMA может начать передачи из FIFO в память после получения извещения о достижении порога заполнения (RTC в регистре ETH DMAOMR).

В режиме по умолчанию DMA получает уведомление о доступности данных при записи в FIFO полного пакета данных или при достижении 64 байт (биты RTC в ETH_DMAOMR). Он передаёт данные из FIFO вплоть до конца пакета. После передачи EOF контроллер DMA получает слово статуса. В память могут попадать и некоторые сбойные фреймы.

В режиме Накопления из RxFIFO (бит RSF в ETH_DMAOMR) извлекаются только завершённые фреймы. Фреймы со сбоями выбрасываются (если это дозволено ядру).

Приём запускается при появлении SFD на MII. Преамбула и SFD отсекаются ядром. Поля заголовков проверяются фильтрами, поле FCS используется для проверки CRC фрейма. Фреймы, не прошедшие фильтры адреса, выбрасываются.

Протокол приёма

Отбрасываются преамбула и SFD принятого фрейма. По получению SFD, MAC пишет данные фрейма в FIFO, начиная с адреса получателя. Метки времени IEEE 1588, если разрешены, отмечают системное время появления SFD на MII. Программе они подаются независимо от результата фильтрации пакетов.

Если значение поля длины/типа меньше 0x600 и разрешена авто-стрижка CRC/расширителя, то MAC отсылает в RxFIFO ровно указанное число байтов, безвозвратно теряя остальные (включая поле FCS).

Если значение поля длины/типа больше или равно 0x600, то MAC отсылает в RxFIFO все полученные байты, независимо от разрешения авто-стрижки. Сторожевой таймер MAC включён по умолчанию, то есть, фреймы длиннее 2048 байт (DA + SA + LT + Data + pad + FCS) подвергаются обрезанию. Это выключается битом WD в регистре конфигурации MAC. Фреймы длиннее 16 KB обрезаются в любом случае и выдаётся статус таймаута сторожевого таймера.

Приём CRC: автоматическое удаление CRC и расширения

32-бит CRC полей от адреса назначения до FCS вычисляется по полиному:

$$G(x) = x^{32} + x^{26} + x^{23} + x^{22} + x^{16} + x^{12} + x^{11} + x^{10} + x^{8} + x^{7} + x^{5} + x^{4} + x^{2} + x + 1$$

Для вычисления CRC, MAC принимает весь фрейм, независимо от разрешения авто-стрижки.

Контрольная сумма приёма

Приём контрольной суммы фреймов IPv4 и IPv6 разрешается установкой бита IPCO в регистре ETH_MACCR. Фреймы IPv4 и IPv6 различают по значениям 0x0800 и 0x86DD поля типа фрейма. Это относится и к фреймам с тегами VLAN. Вычисленная контрольная сумма заголовка IPv4 сравнивается с принятой. Бит ошибки заголовка ставится при любом несоответствии типа данных, версии заголовка IP и числе принятых данных, меньше указанного в заголовке IPv4 (или меньше 20 байтов для заголовков IPv4 и IPv6). Принятая контрольная сумма различает данные TCP, UDP и

ICMP в принятой дейтаграмме IP (IPv4 и IPv6). Проверка включает байты псевдо-заголовка TCP/ UDP/ICMPv6. По результату ставится бит ошибки контрольной суммы в слове статуса. Также он ставится при несовпадении длины данных TCP, UDP и ICMP с заявленной в заголовке IP. Фрагментированные фреймы IP (IPv4 или IPv6), фреймы IP с обеспечением безопасности (вроде заголовков аутентификации или вложенными данными безопасности) и фреймы IPv6 с заголовками маршрута на контрольную сумму не проверяются. Факт проверки контрольной суммы отмечается в статусе приёма. В этой конфигурации байты контрольной суммы к принятым фреймам Ethernet не добавляются.

Таблица 212. Статусы фрейма

Бит 18: Фрейм Ethernet	Бит 27: Ошибка контрольной суммы заголовка	Бит 28: Ошибка контрольной суммы данных	Статус фрейма
0	0	0	Фрейм IEEE 802.3 (Поле длины меньше 0х0600).
1	0	0	Фрейм IPv4/IPv6 с ошибкой контрольной суммы.
1	0	1	Фрейм IPv4/IPv6 с ошибкой контрольной суммы данных
1	1	0	Фрейм IPv4/IPv6 с ошибкой контрольной суммы заголовка.
1	1	1	Фрейм IPv4/IPv6 с ошибкой контрольной суммы заголовка и данных.
0	0	1	Фрейм IPv4/IPv6 с ошибкой контрольной суммы заголовка без проверки данных.
0	1	1	Фрейм не типа IPv4 или IPv6 (без проверки)
0	1	0	Резерв

Контроллер фрейма приёма

Бит RA в регистре фильтра фреймов включает фильтрацию по адресам источника/получателя. При динамическом изменении параметров фильтра и сбое фильтра (DA-SA остаток фрейма отбрасывается и в слове статуса приёма отмечается причина сбоя. В режиме выключения питания Ethernet выбрасываются все принятые фреймы.

Управление приёмом

В полном дуплексе MAC может обнаруживать фреймы Паузы и приостанавливать передачу фреймов на указанное время. Это разрешается битом RFCE регистра ETH_MACFCR. При разрешённом управлении потоком приёма из него выявляются управляющие фреймы с множественным адресом назначения (0x0180 C200 0001). Бит PCF в регистре ETH_MACFFR разрешает передавать их программе.

В управляющем фрейме MAC различает поля типа, операции и таймера паузы. Если счётчик принятых байтов управляющего фрейма без ошибки CRC равен 64, то передатчик MAC приостанавливает выдачу фреймов на принятое число времени слота (64 байта режимов 10/100 Mbit/s). По фрейму паузы с нулевым временем текущая пауза обрывается.

Если тип управляющего фрейма не равен 0x8808), код не равен 0x00001 и длина не равна 64 байта, то пауза не генерируется. Фрейм паузы с множественным адресом получателя проходит фильтр.

При стоящем бите UPDF в регистре ETH_MACFCR фрейм паузы с уникальным адресом получателя проверяется по регистру 0 адреса MAC. Биты PCF регистра ETH_MACFFR определяют дополнительную фильтрацию адресов.

Приём нескольких фреймов

Поскольку статус следует сразу за данными, то FIFO может хранить любое число фреймов, вплоть до заполнения.

Обработка ошибок

Если RxFIFO заполняется до приёма EOF от MAC, то в статусе объявляется переполнение, выбрасывается весь фрейм и инкрементируется счётчик переполнений (регистр ETH_DMAMFBOCR). Биты FEF и FUGF в регистре ETH_DMAOMR позволяют RxFIFO отфильтровывать сбойные и маломерные фреймы.

В режиме Накопления (Store-and-forward) RxFIFO может отсевать все сбойные фреймы.

В режиме по умолчанию (Cut-through) RxFIFO может отсевать завершённые сбойные фреймы, незавершённые должен сливать DMA.

Слово статуса приёма

Закончив приём фрейма Ethernet, MAC передаёт DMA слово статуса приёма в битах[31:0] RDESO.


Длина приёма

В коммутаторах сети МАС обменивается с системой полными фреймами. Так что следить за длиной входящих фреймов для передачи их на выход нужно на уровне приложения. Фреймы нулевой длины попадают в RxFIFO при переполнении.


Порядок приёма битов MII/RMII

Полубайты из RMII в MII поступают парами, начиная с D0 и D1, затем D2 и D3)


Порядок приёма битов








Приём с ошибками




Приём с потерей несущей



29.5.4. Прерывания МАС

Источники прерываний отмечаются в регистре **ETH_MACSR**. Прерывания по ним разрешаются в регистре маски прерываний. Очищаются биты прерываний чтением соответствующих регистров состояния и других регистров источников.

Маскирование прерываний МАС



29.5.5. Фильтры МАС

Фильтры адреса

Все полученные фреймы фильтруются по адресу источника и назначения и им ставится статус. Параметры фильтрации устанавливаются программой. При фильтрации используется физический адрес (MAC) и Хэш-таблица.

Фильтр уникального адреса назначения

Тут используется до 4 MAC адресов. При снятом бите HU в регистре фильтра фрейма сравниваются все 48 бит полученного адреса. MacAddr0 разрешён всегда, адреса MacAddr1— MacAddr3 имеют свои биты разрешения. Так фильтруются групповые адреса. При стоящем бите HU для фильтрации используется 64-бит Хэш-таблица. Для этого в качестве её индекса используются 6 старших битов CRC. Значение 000000 соответствует биту 0, а 111111 выбирает бит 63 регистра Хэштаблицы. Если выбранный бит стоит, то фрейм проходит сквозь фильтр.

Фильтр множественного адреса назначения

При стоящем бите PAM в регистре фильтра фреймов MAC пропускает все фреймы с множественными адресами. Если он сброшен, то фильтрация определяется битом HM этого регистра. В режиме полной фильтрации сравниваются регистры 1-3 адреса получателя MAC. Фильтрация групповых адресов поддерживается. При хэш-фильтрации используется 64-бит Хэш-таблица. Для этого в качестве её индекса используются 6 старших битов CRC. Значение 000000 соответствует биту 0, а 111111 выбирает бит 63 регистра Хэш-таблицы. Если выбранный бит стоит, то фрейм проходит сквозь фильтр.

Фильтр Хэш или полного адреса

Стоящий бит HPF в регистре фильтра позволяет пропускать фреймы, прошедшие один из фильтров DA (полного адреса или хэш) в зависимости от битов HU и HM bits. Если бит HPF сброшен, то работает только один фильтр.

Фильтр широковещательного адреса

При стоящем бите BFD в регистре фильтра все фреймы с широковещательными адресами теряются.

Фильтр уникального адреса источника

По умолчанию поле SA сравнивается с регистрами SA. Установка бита 30 в регистре DA ([1:3]) превращает его в SA. Групповая фильтрация SA поддерживается. При стоящем бите SAF в регистре фильтра фреймы, не прошедшие фильтр, отбрасываются, иначе им просто отмечается этот статус.

Инверсная фильтрация

Биты DAIF и SAIF позволяют инвертировать условие фильтрации фреймов с уникальными и множественными адресами.

Таблица 213. Фильтрация адреса назначения

Тип						2414		
фрейма	PM	HPF	HU	DAIF	НМ	PAM	DB	Что делает фильтр DA
	1	Χ	Х	х	Х	Х	Х	Пропускает
Широковещ ательный	0	Х	Х	Х	Х	Х	0	Пропускает
	0	Х	Х	Х	Х	Х	1	Выбрасывает
	1	Х	Х	Х	Х	Х	Х	Пропускает все фреймы
	0	Х	0	0	Х	Х	Х	Пропускает по полному/групповому сравнению
	0	Х	0	1	Х	Х	Х	Выбрасывает по полному/групповому сравнению
Уникальный	0	0	1	0	Х	Х	Х	Пропускает по хэш сравнению
	0	0	1	1	Х	Х	Х	Выбрасывает по хэш сравнению
	0	1	1	0	Х	Х	Х	Пропускает по хэш или полному/групповом сравнению
	0	1	1	1	Х	X	Х	Выбрасывает по хэш или полному/групповом сравнению
	1	Х	Х	Х	Х	Х	Х	Пропускает все фреймы
	Х	Х	Х	Х	Х	1	Х	Пропускает все фреймы
	0	Х	Х	0	0	0	Х	Пропускает по полному/групповому сравнению, теряет фреймы PAUSE при PCF = 0x
Множестве	0	0	Х	0	1	0	Х	Пропускает по хэш сравнению, теряет фреймы PAUSE при PCF = 0х
нный	0	1	Х	0	1	0	Х	Пропускает по хэш или полному/групповом сравнению, теряет фреймы PAUSE при PCF = 0х
	0	Х	Х	1	0	0	Х	Выбрасывает по полному/групповом сравнению, теряет фреймы PAUSE при PCF = 0x
	0	0	Х	1	1	0	Х	Выбрасывает по хэш сравнению, теряет фреймы PAUSE при PCF = 0x
	0	1	Х	1	1	0	Х	Выбрасывает по хэш или полному/групповом сравнению, теряет фреймы PAUSE при PCF = 0x

Таблица 214. Фильтрация адреса источника

Тип фрейма	PM	SAIF	SAF	Что делает фильтр SA
	1	Х	х	Пропускает все фреймы
	0	0	0	Пропускает статус по полному/групповом сравнению, фреймы не теряет
Unicast	0	1	0	Выбрасывает статус по полному/групповом сравнению, фреймы не теряет
	0	0	1	Пропускает по полному/групповом сравнению
	0	1	1	Выбрасывает по полному/групповом сравнению

29.5.6. Перемычка МАС

Подача передаваемых фреймов на приёмник разрешается битом Loopback в регистре ETH MACCR.

29.5.7. Счётчики работы МАС: ММС

Это сбор статистики по передаваемым и принимаемым фреймам. Включает также 32-бит регистр управления, два 32-бит регистра общих прерываний (приём и передача) и два 32-регистра маски этих прерываний. На приёме учитываются только фреймы, прошедшие фильтр. В числе отбросов фреймы-коротышы учитываются.

Хорошо переданные и принятые фреймы

У хорошей передачи не появились ошибки:

- + Таймаут Трёпа
- + Нет/Потеря несущей
- + Поздняя коллизия
- + Исчерпание фрейма
- + Чрезмерная отсрочка
- + Излишние коллизии

У хорошего приёма не было ошибок:

- + Ошибка CRC
- + Фрейм-коротыш (короче 64 байт)
- + Ошибка выравнивания (только 10/100 Mbit/s)
- + Ошибка длины (только фреймы без типа)
- + Вне размера (только фреймы без типа, длиннее максимума)
- + Ошибка ввода MII RXER

Максимальная длина фрейма:

- + Бестеговый фрейм = 1518
- + Фрейм VLAN = 1522

29.5.8. Управление питанием: РМТ

Это приём Magic Packet и фреймов удалённой побудки с выдачей прерывания. РМТ включается битами WFE и MPE в регистре ETH MACPMTCSR. При включённом PMT все принятые фреймы отбрасываются. MAC выходит из выключенного питания по приёму Magic Packet или фрейма удалённой побудки при включённом распознавании.

Регистры фильтра фрейма побудки

Их 8 штук. Читают и пишут их последовательно за 8 обращений. При каждом смещается точка доступа к регистрам.

Фильтр фрейма побудки

Wakeup frame filter reg0				Filter 0 By	yte Mask			
Wakeup frame filter reg1				Filter 1 By	yte Mask			
Wakeup frame filter reg2				Filter 2 By	yte Mask			
Wakeup frame filter reg3				Filter 3 By	yte Mask			
Wakeup frame filter reg4	RSVD	Filter 3 Command	RSVD	Filter 2 Command	RSVD	Filter 1 Command	RSVD	Filter 0 Command
Wakeup frame filter reg5	Filter 3	3 Offset	Filter 2	? Offset	Filter 1	l Offset	Filter (Offset
Wakeup frame filter reg6		Filter 1 C	CRC - 16			Filter 0 C	RC - 16	
Wakeup frame filter reg7		Filter 3 C	CRC - 16			Filter 2 C	CRC - 16	

• Маска байта фильтра і

Определяет байт, проверяемый фильтром \mathbf{i} (0, 1, 2 и 3) при определении фрейма побудки. MSB должен быть нулевым. Биты \mathbf{j} [30:0] это маска байта. Если бит \mathbf{j} [номер байта] стоит, то байт Смещение фильтра $\mathbf{i} + \mathbf{j}$ обрабатывается блоком CRC, иначе игнорируется.

• Команда фильтра і

Здесь 4 бита. Бит 3 это тип адреса получателя, 1 - множественный, 0 - уникальный. Биты 2 и 1 - резерв. Бит 0 это включение фильтра \mathbf{i} , 1 - Вкл.

• Смещение фильтра і

Смещение проверяемого байта от начала фрейма для фильтра і. Минимальное значение равно 12, (13-й байт).

• CRC-16 фильтра i

Нужное значение CRC_16 для проверяемого фрейма.

Обнаружение фрейма удалённой побудки

Выход MAC из режима сна по фрейму побудки разрешается установкой бита 2 в регистре **ETH_MACPMTCSR**. Программа пишет все 8 регистров фильтра application разрешает удалённую побудку. РМТ имеет 4 фильтра для разных фреймов. Если фрейм проходит фильтры команды и CRC-16, то это побудка. Фрейм побудки проверяется на ошибки: длины, FCS, dribble bit, MII, коллизии и на фрейм-коротыш. Длинный фрейм (больше 512 байт) с нужным значением CRC считается побудкой. Обнаружение обновляется в регистре **ETH_MACPMTCSR** по каждому фрейму побудки. РМТ может выдавать прерывание побудки.

Обнаружение Magic packet от фирмы AMD

Адрес получателя у Magic Packet может быть уникальным и широковещательным. Пакет сначала проходит фильтр адреса и затем проверяется на формат данных Wake-on-LAN. Это неразрывная последовательность 6 байтов единиц и 16 повторений адреса MAC. Обнаружение Magic Packet разрешается установкой бита 1 в регистре ETH_MACPMTCSR. PMT постоянно проверяет все адресованные сюда фреймы на последовательность Magic Packet. Она может начинаться в любом месте фрейма за адресами получателя и источника. Пакеты с множественным адресом тоже принимаются. Если адрес MAC узла равен 0x0011 2233 4455, то ищется последовательность:

```
Адрес назначения адрес источника ...... FFFF FFFF FFFF 0011 2233 4455 0011 2233 4455 0011 2233 4455 0011 2233 4455 0011 2233 4455 0011 2233 4455 0011 2233 4455 0011 2233 4455 0011 2233 4455 0011 2233 4455 0011 2233 4455 0011 2233 4455 0011 2233 4455 0011 2233 4455 0011 2233 4455 0011 2233 4455 0011 2233 4455 0011 2233 4455 0011 2233 4455 0011 2233 4455 0011 2233 4455 0011 2233 4455 0011 2233 4455 0011 2233 4455 0011 2233 4455 0011 2233 4455 0011 2233 4455 0011 2233 4455 0011 2233 4455 0011 2233 4455 0011 2233 4455 0011 2233 4455 0011 2233 4455 0011 2233 4455 0011 2233 4455 0011 2233 4455 0011 2233 4455 0011 2233 4455 0011 2233 4455 0011 2233 4455 0011 2233 4455 0011 2233 4455 0011 2233 4455 0011 2233 4455 0011 2233 4455 0011 2233 4455 0011 2233 4455 0011 2233 4455 0011 2233 4455 0011 2233 4455 0011 2233 4455 0011 2233 4455 0011 2233 4455 0011 2233 4455 0011 2233 4455 0011 2233 4455 0011 2233 4455 0011 2233 4455 0011 2233 4455 0011 2233 4455 0011 2233 4455 0011 2233 4455 0011 2233 4455 0011 2233 4455 0011 2233 4455 0011 2233 4455 0011 2233 4455 0011 2233 4455 0011 2233 4455 0011 2233 4455 0011 2233 4455 0011 2233 4455 0011 2233 4455 0011 2233 4455 0011 2233 4455 0011 2233 4455 0011 2233 4455 0011 2233 4455 0011 2233 4455 0011 2233 4455 0011 2233 4455 0011 2233 4455 0011 2233 4455 0011 2233 4455 0011 2233 4455 0011 2233 4455 0011 2233 4455 0011 2233 4455 0011 2233 4455 0011 2233 4455 0011 2233 4455 0011 2233 4455 0011 2233 4455 0011 2233 4455 0011 2233 4455 0011 2233 4455 0011 2233 4455 0011 2233 4455 0011 2233 4455 0011 2233 4455 0011 2233 4455 0011 2233 4455 0011 2233 4455 0011 2233 4455 0011 2233 4455 0011 2233 4455 0011 2233 4455 0011 2233 4455 0011 2233 4455 0011 2233 4455 0011 2233 4455 0011 2233 4455 0011 2233 4455 0011 2233 4455 0011 2233 4455 0011 2233 4455 0011 2233 4455 0011 2233 4455 0011 2233 4455 0011 2233 4455 0011 2233 4455 0011 2233 4455 0011 2233 4455 0011 2233 4455 0011 2233 4455 0011 2233 4455 0011 2233 4455 0011 2233 4455 0011 2233 4455 0011 2233 4455 0011 2233 4455 0011 2233 4455 0011 2233
```

Обнаружение обновляется в регистре **ETH_MACPMTCSR** по каждому Magic Packet. PMT может выдавать прерывание побудки.

Выключение питания системы

При разрешённой EXTI line 19 блок PMT может обнаруживать фреймы в режиме Stop. При этом машина состояний приёмника должна быть включена стоящим битом RE, а машину состояний передатчика надо выключить очисткой бита TE в регистре ETH_MACCR. Ethernet DMA надо выключить очисткой битов ST и SR в регистре ETH_DMAOMR.

Рекомендуется следующая последовательность выключения и побудки:


- 1. Выключаем передающий DMA и ждём конца передачи по прерыванию в ETH DMASR.
- 2. Выключаем передатчик и приёмник МАС очисткой битов RE и TE в регистре ETH MACCR.
- 3. Ждём пока приёмный DMA очистит RxFIFO.
- 4. Выключаем приёмный DMA.
- 5. Ставим и разрешаем EXTI line 19 на выдачу события или прерывания.
- 6. При прерывании, обработчик ETH WKUP IRQ должен снимать бит удержания EXTI line 19.
- 7. Включаем обнаружение побудки установкой бита MFE/ WFE в регистре ETH MACPMTCSR.
- 8. Включаем экономный режим MAC установкой бита PD в регистре ETH MACPMTCSR.
- 9. Включаем приёмник MAC установкой бита RE в регистре ETH MACCR.
- 10. Идём в режим Stop
- 11. По приёму фрейма побудки блок Ethernet выйдет из режима экономии.

- 12. Читаем ETH_MACPMTCSR для очистки флага события, включаем машину состояний передатчика и приём и передачу DMA.
- 13. Конфигурируем системные такты: включаем HSE и ставим частоту.

29.5.9. Протокол точного времени (IEEE1588 PTP)

В системе выделяются ведущий и ведомые узлы.

Синхронизация времени сети



- 1. Ведущий выдаёт широковещательные сообщения PTP **Sync** с информацией о своём опорном времени всем узлам. Момент выхода из ведущей системы это \mathbf{t}_1 . Ethernet порты снимают его в момент появления на входе MII.
- 2. Ведомый принимает сообщение Sync, отмечая точный момент прихода по своему времени t2.
- 3. Далее ведущий посылает ведомому сообщение **Follow_up**, содержащее t_1 чтобы знали.
- 4. Ведомый отсылает ведущему сообщение **Delay_Req**, отметив момент выхода из MII, t_3 .
- 5. Ведущий принимает его, отмечая точный момент его его прихода t4.
- 6. Ведущий отсылает ведомому время **t**₄ в сообщении **Delay_Resp**.
- 7. По значениям t_1 , t_2 , t_3 и t_4 ведомый синхронизирует своё опорное время с опорным временем ведущего.

В большинстве случаев протокол реализуется поверх уровня UDP, но нужна аппаратная поддержка точных отметок времени входа и выхода пакетов из MII.

Источник опорного времени

Спецификация IEEE 1588 определяет 64-бит формат отметок времени (старшие 32 бита это секунды, младшие 32 бита - наносекунды).

Для учёта опорного времени (Системное Время) и меток времени РТР использует внешний источник с частотой большей или равной разрешению счётчика меток времени. Точность синхронизации времён ведущего и ведомого должна быть около 100 ns. Она зависит от входной частоты, смещения генератора и частоты процедуры синхронизации. Такты Тх и Rx синхронизированы с доменом опорной частоты РТР и точность меток времени равна 1 периоду опорных тактов. Нарушив разрешение, мы добавим в метки времени ещё пол-периода.

Передача фреймов с РТР

Метки времени хранят момент появления SFD на MII. Необходимость снятия метки времени отмечается в дескрипторе передачи фрейма. Метки времени возвращаются программе вместе со словом статуса передачи в дескрипторе. 64-бит метка времени пишется в поля TDES2 и TDES3, TDES2 это 32 младших бита метки.

Приём фреймов с РТР

Если метки времени разрешены, то они отмечают конец приёма любого входного фрейма на МІІ. Они возвращаются программе вместе со словом статуса приёма в дескрипторе. 64-бит метка времени пишется в поля RDES2 и RDES3, RDES2 это 32 младших бита метки.

Методы коррекции Системного Времени


Их два: Грубый и Тонкий.

При грубом методе в регистр обновления метки времени пишется начальное значение или смещение. При инициализации этот регистр пишется в счётчик системного времени, при коррекции это значение добавляется или вычитается из счётчика.

При тонком методе отклонение частоты тактов ведомого от ведущего определяется за некоторый период времени, тогда как при грубом методе за один такт. Это такое сглаживание изменений.

При этом методе 32-бит аккумулятор накапливает содержимое 32-бит регистра слагаемого (Addend). Арифметический перенос аккумулятора используется для инкремента счётчика системного времени. Здесь аккумулятор служит высокоточным умножителем или делителем частоты.

Метод тонкой коррекции



Логика обновления системного времени требует частоты тактов 50 MHz для достижения 20 ns точности. Стало быть, если HCLK равна 66 MHz, то отношение частот FreqDivisionRatio равно 66 MHz/50 MHz = 1.32. Отсюда, слагаемое в регистре равно $2^{32}/1.32$ (0xC1F0 7C1F).

Например, если опорная частота уплывает до 65 MHz, то отношение 65/50 равно 1.3 и слагаемое становится равным $2^{32}/1.30$ (0xC4EC 4EC4). Если частота уходит в 67 MHz, То слагаемое становится равным 0xBF0 B7672. При нулевом отклонении в регистр слагаемого пишется 0xC1F0 7C1F ($2^{32}/1.32$).

На рисунке выше для инкремента суб-секундного регистра используется константа 0d43. Так достигается 20 ns точность системного времени.

Программа обновляет регистр слагаемого на основании сообщений **Sync**. Сначала в регистр слагаемого пишем значение компенсации частот:

FreqCompensationValue(0) = 232/FreqDivisionRatio

Если MasterToSlaveDelay (Задержка Ведущий-Ведомый) изначально полагается такой же как у последовательных сообщений **Sync**, то через несколько циклов **Sync** её можно определить точней и синхронизироваться с ведущим по алгоритму:

• В момент времени MasterSyncTime(n) ведущий посылает сообщение **Sync**. Ведомый получает его в момент SlaveClockTime(n) и вычисляет время ведущего:

MasterClockTime(n) = MasterSyncTime(n) + MasterToSlaveDelay(n)

- Значение счётчика ведущего в текущем цикле Sync вычисляем как:
 MasterClockCount(n) = MasterClockTime(n) MasterClockTime(n-1) (полагая, MasterToSlaveDelay одинаков для циклов Sync за номерами n и n 1)
- Значение счётчика ведомого в текущем цикле Sync вычисляем как: SlaveClockCount(n) = SlaveClockTime(n) – SlaveClockTime(n – 1)
- Разность обоих счётчиков текущего цикла Sync равна:
 ClockDiffCount(n) = MasterClockCount(n) SlaveClockCount(n)
- Множитель масштаба тактов ведомого равен:
 FreqScaleFactor(n) = (MasterClockCount(n) + ClockDiffCount(n)) / SlaveClockCount(n)
- Значение компенсации в регистр слагаемого равно:
 FreqCompensationValue(n) = FreqScaleFactor(n) × FreqCompensationValue(n 1)

В теории это может сработать в течении одного цикла **Sync**, но в реальности задержки в работающей сети непредсказуемы.

Это алгоритм само-настройки: если начальные установки тактов ведомого относительно ведущего неверны, то через какое-то число циклов **Sync** всё пойдёт путём.

Программные шаги запуска выдачи меток времени

Это включается установкой бита 0 регистра **ETH__PTPTSCR**. Но после этого надо инициализировать счётчик меток времени, вот тогда и запустится. Последовательность такая:

- 1. Маскируем прерывание запуска меток времени битом 9 в регистре MACIMR.
- 2. Битом 0 в регистре меток разрешаем их.
- 3. Пишем регистр инкремента суб-секунд на основе частоты тактов РТР.
- 4. Если используем тонкую коррекцию, то пишем регистр слагаемого и ставим бит 5 регистра управления метками 5 (обновление регистра слагаемого).
- 5. Ждём его снятия (опросом).
- 6. Режим тонкой коррекции можно включить битом 1 в регистре управления метками.
- 7. В старший и младший регистры обновления меток времени пишем нужное значение времени.
- 8. Ставим бит 2 регистра управления (инициируем метки времени).
- 9. Счётчик меток времени стартует после записи в регистр обновления меток времени.
- 10. Включаем передатчик и приёмник МАС.

NB: Если метки времени отключаются снятием бита 0 регистра **ETH___PTPTSCR**, то для нового запуска надо повторить все упомянутые шаги.

Программные шаги Грубой коррекции системного времени

Это:

- 1. В старший и младший регистры обновления меток пишем смещение (плюс или минус).
- 2. Ставим бит **TSSTU** в регистре управления метками.
- 3. Обновление регистров отмечается снятием этого бита.

Программные шаги Тонкой коррекции системного времени

Это:

- 1. По упомянутому выше алгоритму вычисляем скорость, с которой надо увеличивать или уменьшать инкремент системного времени.
- 2. Обновляем метки времени.
- 3. Ждём достижения системным временем нужного значения, можно по прерыванию запуска меток времени.
- 4. В старший и младший регистры целевого времени пишем нужное значение. Снимаем маску прерываний меток времени очистки бита 9 в регистре ETH MACIMR.
- 5. Ставим бит **TSARU** в регистре управления метками времени.
- 6. По этому прерыванию читаем регистр ETH MACSR.
- 7. Переписываем в регистр слагаемого старое значение и снова ставим бит 5 в ETH_TPTSCR.

Запуск ТІМ2 от сигнала РТР

Когда системное время достигает целевого значения МАС выдаёт прерывание запуска, что вносит известную задержку и неопределённость в время выполнения команд.

Дабы избежать неопределённости, вместо прерывания используют выходной сигнал запуска от РТР. Он внутренне подключён к входу запуска ТІМ2 со всеми его возможностями. Так его синхронизируют с системным временем РТР. Неопределённость исчезает, поскольку такты таймера (PCLK1: TIM2 APB1) и PTP (HCLK) синхронизированы.

Сигнал подключается битом 29 регистра AFIO MAPR.

Секундный сигнал от РТР

Бит 30 регистра AFIO_MAPR разрешает выдачу посекундного сигнала (PPS) длительностью 125ms на внешний вывод. Он поможет с помощью осциллоскопа проверить и уточнить синхронизацию узлов всей сети.


29.6. Функциональное описание Ethernet: Контроллер DMA

DMA имеет независимые машины приёма и передачи и пространство CSR. Для обмена с памятью используются TxFIFO и RxFIFO. Для передачи пакетов данных используются дескрипторы. Активно используются прерывания. Для работы DMA использует через две структуры данных:

- Регистры управления и состояния (CSR)
- Списки дескрипторов и буферы данных.

Дескрипторы лежат в памяти и работают как указатели буферов. Есть два списка дескрипторов: приёма и передачи. Базовые адреса списков пишутся в 3й и 4й регистры DMA. Список дескрипторов связанный (явно или неявно). Последний дескриптор может указывать на первый, образуя кольцо. Явная сцепка дескрипторов выполняется во втором адресе приёмных и передающих дескрипторов (RDES1[14] и TDES0[20]). Список дескрипторов лежит в физической памяти хоста. Один дескриптор может указывать максимум на два буфера. Это позволяет использовать не соприкасающиеся буферы. Буфер данных лежит в физической памяти и содержит часть фрейма, один целый фрейм, но не более. Буферы содержат только данные. Статус буфера отображается в дескрипторе. Цепочки данных относится к фреймам, занимающим несколько буферов, но один дескриптор не может охватывать несколько фреймов. По концу фрейма DMA переходит к следующему буферу. Цепочки данных можно разрешать и запрещать.

Кольцо и цепь дескрипторов



29.6.1. Инициализация передачи с DMA

Вот так:

- 1. В регистре **ETH DMABMR** ставим параметры доступа к шине STM32F107xx.
- 2. В регистре ЕТН DMAIER маскируем ненужные прерывания.
- 3. Программа создаёт списки дескрипторов прима и передачи и пишет их адреса начала в регистры ETH DMARDLAR and ETH DMATDLAR.
- 4. В регистрах МАС номер 1, 2 и 3 задаём параметры фильтрации.

- 5. В регистре ETH_MACCR задаём и включаем режимы передачи и приёма. Биты PS и DM ставятся на основе результатов переговоров (чтение из PHY).
- 6. В регистре ЕТН DMAOMR битами 13 и 1 стартуем передачу и приём.
- 7. Машины передачи и приёма достают дескрипторы из списков и начинают работать независимо друг от друга.

29.6.2. Пакетный доступ хоста к шине

Если бит FB в регистре ETH_DMABMR стоит, то DMA обменивается с памятью пакетами фиксированной длины. Длина пакета ограничена значением поля PBL в регистре ETH_DMABMR. К дескрипторам всегда обращаются максимально возможными пакетами по 16 байт или PBL.

Тх DMA начинает передачу только если в TxFIFO хватает места для всего пакета или остатка для конца фрейма. Если интерфейс AHB поддерживает пакеты фиксированной длины, то выбирается лучшая комбинация передач INCR4, INCR8, INCR16 и SINGLE, иначе используются INCR (неопределённой длины) SINGLE.

Rx DMA начинает передачу только если в RxFIFO есть данные нужной длины или появился конец фрейма. Если интерфейс AHB поддерживает пакеты фиксированной длины, то выбирается лучшая комбинация передач INCR4, INCR8, INCR16 и SINGLE. Передачи, короче фиксированного пакета, дополняются пустыми передачами до нужной длины.

Если бит FB регистра ETH DMABMR снят, то используются передачи INCR и SINGLE.

Если интерфейс АНВ поставлен на передачи с выравненным адресом, то обе машины DMA смотрят, чтобы первая передача была равна или меньше значения PBL. Так все последующие передачи выравниваются на границу PBL. При PBL > 16 DMA выравнивает адреса на границу 16, поскольку АНВ не поддерживает больше чем INCR16.

29.6.3. Выравнивание буфера данных хоста

Адрес начала буферов может начинаться с любого байта, но DMA передаёт данные в соответствии с шириной шины, заполняя ненужные линии пустыми данными. Обычно так бывает в начале или конце фрейма Ethernet.

- Пример чтения буфера:
 - Адрес передающего буфера равен 0x0000 0FF2, передаётся 15 байт. DMA прочитает 5 слов с адреса 0x0000 0FF0, но в TxFIFO первые 2 байта и последние 3 не попадут. Кроме конца фрейма DMA всегда пишет в TxFIFO словами.
- Пример записи в буфер:
 - Адрес приёмного буфера равен 0x0000 0FF2, передаётся 16 байт. DMA запишет пять 32-бит слов данных по адресу 0x0000 0FF0. Первые 2 байта первой передачи и последние 2 байта третьей передачи будут пустыми.

29.6.4. Вычисление размера буфера

В дескрипторах передающий DMA изменяет только статус (xDES0), размерами занимается программа. DMA передаёт ядру MAC точно указанное в поле размера буфера TDES1 число байт. Если дескриптор отмечен как первый (стоит бит FS в TDES0), то DMA отмечает первую передачу из буфера как начало фрейма. Если дескриптор отмечен как последний (бит LS в TDES0), то DMA отмечает последнюю передачу из буфера как конец фрейма.

Приёмный DMA передаёт данные в буфер вплоть до его заполнения или конца фрейма. Если дескриптор не отмечен как последний (бит LS в RDES0), то его буфер(ы) полный и число данных равно размеру буфера, и минус смещение указателя буфера при стоящем бите FS. Если указатель буфера выравнен на ширину шины, то смещение равно нулю. Если дескриптор отмечен как последний, то буфер может быть не полным. Число данных в этом буфере определяется вычитанием из длины фрейма (биты FL в RDES0[29:16]) суммы длин предыдущих буферов. Приёмный DMA всегда начинает передачу нового фрейма с новым дескриптором.

NB: Адрес начала приёмного буфера надо всегда выравнивать на ширину системной шины чтобы избежать выхода за его границы из-за требований DMA.

29.6.5. Арбитр DMA

Есть два типа арбитража доступа приёмного и передающего каналов DMA к шине AHB: круговой и приоритетный. При круговом (снят бит DA в ETH_DMABMR) выделяет шину в зависимости от бита PM в ETH_DMABMR. Если бит DA стоит, то приёмный DMA всегда приоритетнее передающего.

29.6.6. Извещение DMA об ошибке


Если при передаче DMA ведомый сообщил об ошибке, то DMA останавливает все передачи и ставит биты ошибки и фатальной ошибки шины в регистре состояния (ETH_DMASR). Возобновить работу можно только после программного или аппаратного сброса и инициализации DMA.

29.6.7. Конфигурация ТхDMA

Работа TxDMA: режим по умолчанию (не-OSF)

- 1. Пользователь оформляет дескриптор (TDES0-TDES3) и его буфер(ы) с передаваемым фреймом и ставит бит OWN (TDES0[31]).
- 2. По установке бита ST (ETH DMAOMR[13]) DMA идёт в режим Run.
- 3. В том режиме DMA ищет в списке дескрипторов передаваемые фреймы. При появлении ошибки или дескриптора, принадлежащего CPU, передача останавливается и ставятся биты недоступности буфера (ETH_DMASR[2]) и Нормального прерывания (ETH_DMASR[16]). Машина переходит к шагу 9.
- 4. Из принадлежащего DMA дескриптора (стоит TDES0[31]) извлекается адрес буфера данных.
- 5. DMA передаёт данные из памяти.
- 6. Если фрейм лежит в буферах нескольких дескрипторов, то DMA закрывает промежуточный дескриптор и выбирает следующий. Шаги 3, 4 и 5 повторяются до конца фрейма.
- 7. По концу передачи фрейма в TDES0 пишется статус передачи, а в TDES2 и TDES3 может быть записана метка времени. Бит OWN снимается и дескриптор передаётся CPU.
- 8. По концу передачи фрейма со стоящем бите Прерывания по концу передачи (TDES1[31]) в последнем дескрипторе запрашивается прерывание Передачи (ETH_DMASR [0]). DMA возвращается к шагу 3.
- 9. В режиме Останова DMA, после получения запроса на просмотр передачи очереди пытается получить дескриптор передачи и вернуться к шагу 3. Прерывание исчерпания очищается.

Режим по умолчанию ТхDMA




Работа TxDMA: режим OSF

При стоящем бите OSF в регистре ETH_DMAOMR[2] DMA может одновременно иметь два фрейма без закрытия дескриптора статуса первого. После завершения передачи первого фрейма DMA ищет в списке дескрипторов второй. Если он нормальный, то передаётся до записи статуса первого. Последовательность такая:

- 1. DMA выполняет шаги 1–6 режима по умолчанию TxDMA.
- 2. Затем DMA извлекает следующий дескриптор без закрытия первого.
- 3. Если DMA владеет этим дескриптором, то он извлекает адрес буфера, иначе идет на шаг 7.
- 4. DMA передаёт фрейм из памяти вплоть до его конца, закрывая промежуточные дескрипторы, если фрейм занимает несколько дескрипторов.
- 5. DMA ждёт статуса передачи и метку времени предыдущего фрейма, если надо, пишет метку времени в TDES2 и TDES3, статус передачи и снимает бит OWN в TDES0, закрывая дескриптор.
- 6. DMA ставит прерывание Передачи (если можно), извлекает следующий дескриптор и, если предыдущий статус нормальный, идёт к шагу 3. Иначе DMA идёт в Останов (шаг 7).
- 7. Если в режиме Останова DMA принимает запоздавшие статус и метку времени, то он пишет метку в TDES2 и TDES3, статус в соответствующий TDES0, ставит соответствующие прерывания и возвращается в Останов.
- 8. DMA выходит из Останова в Run (шаг 1 или 2 в зависимость от хранимого статуса) только по требованию Опроса передачи (регистр ETH_DMATPDR).

Режим OSF в TxDMA



Обработка фрейма передачи

Данные в буфере для DMA не должны содержать преамбулу, поля DA, SA, и Тип/Длина включаются всегда, а если выключено автоматическое добавление CRC и расширителя, то и эти поля и FCS. Фреймы могут охватывать цепочку буферов. Разделяются фреймы первым (TDES0[28]) и последним дескрипторами (TDES0[29]). Если установлены оба, то это единственный дескриптор. У промежуточных дескрипторов очищены и TDES0[28] и TDES0[29]. У последнего стоит TDES0[29]. После передачи последнего буфера, DMA возвращает в слово статуса дескриптора 0 (TDES0) статус из дескриптора последнего сегмента передачи. Если стоит Прерывание по завершению (TDES0[30]), то ставится Прерывание передачи (ETH_DMASR [0]), выбирается следующий дескриптор и процесс повторяется. Реальная передача начинается после заполнения TxFIFO до заданного порога (ETH_DMAOMR[16:14]) или полном фрейме в FIFO. Ещё есть опция режима Накопления (Store-and-Forward, ETH_DMAOMR[21]). По завершению передачи DMA дескриптор освобождается (снимается бит OWN TDES0[31]).

Остановка опроса передачи

Это происходит когда:

• DMA обнаруживает дескриптор, принадлежащий CPU (TDES0[31]=0), ставится флаг недоступности буфера (ETH_DMASR[2]). Программа должна вернуть дескриптор в собственность DMA и выдать требование Опроса.


• Передача прекращена по исчерпанию буфера, ставится нужный бит в TDES0. Ставятся биты Ненормального прерывания (ETH_DMASR [15]) и Исчерпания (ETH_DMASR[5]), в дескриптор 0 пишется причина прерывания.

Если DMA уходит в Останов по первому условию, то ставятся биты Нормального прерывания (ETH_DMASR [16]) и Недоступного буфера (ETH_DMASR[2]). В обоих случаях позиция в списке передачи сохраняется на следующем за последним дескриптором, закрытым DMA. После снятия причины останова надо программно выдать требование Опроса передачи.

Дескрипторы TxDMA

Это четыре 32-бит слова.

Дескриптор передачи



• TDES0: Дескриптор передачи Слово 0

При инициализации дескриптора надо писать управляющие биты [30:26]+[23:20] и бит OWN [31]. Возвращая дескриптор, DMA снимает все управляющие биты и бит OWN и пишет только статус.

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
OWN	IC	LS	FS	DC	DP	TTSE	Res	С	IC	TER	TCH	Re	20	TTSS	IHE
rw	rw	rw	rw	rw	rw	rw	Res	rw	rw	rw	rw	T.C	55.	rw	rw
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
ES	JT	FF	IPE	LCA	NC	LCO	EC	VF		С	С		ED	UF	DB
rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw

- Бит 31 OWN: Бит владения
 - 1 дескриптором владеет DMA, 0 CPU. DMA снимает этот бит по завершению передачи или по полному прочтению буфера. Бит владения первого дескриптора фрейма надо ставить последним.
- Бит 30
 IC: Прерывание по завершению

Если стоит, то по завершению передачи фрейма ставится бит прерывания передачи (Регистр 5[0]).

- <u>Бит 29</u> **LS:** Последний сегмент фрейма
- <u>Бит 28</u>
 FS: Первый сегмент фрейма
- <u>Бит 27</u> **DC:** Запрет добавления CRC в конце фрейма
- Действует только для первого сегмента фрейма (TDES0[28]=1).

 <u>Бит 26</u> **DP:** Запрет добавления расширения в фрейм, короче 64 байт
 - Если бит снят, то DMA автоматически добавляет расширитель и CRC в конец фрейма-коротыша, независимо от состояния бита DC (TDES0[27])bit. Действует только для первого сегмента фрейма (TDES0[28]=1).
- <u>Бит 25</u> **TTSE**: Разрешение меток времени передачи

Если стоит одновременно с битом TSE(ETH_PTPTSCR бит 0), то в дескриптор передачи пишется метка времени. Действует только для первого сегмента фрейма (TDES0[28]=1).

- <u>Бит 24</u>
 Резерв, не трогать.
- <u>Биты 23:22</u> **СІС:** Управление вставкой контрольной суммы

Аппаратное вычисление и вставка CRC:

00: Запрещено

01: Можно только в заголовках IP

- 10: Можно в заголовках IP и данных, кроме псевдо-заголовков
- 11: Можно в заголовках ІР, данных, и псевдо-заголовках.

— <u>Бит 21</u> **ТЕП:** Конец кольца передачи

Указывает, что достигнут конец списка дескрипторов. DMA возвращает адрес начала списка, создавая кольцо.

– <u>Бит 20</u>
 ТСН: Второй адрес в цепочке

Указывает, что второй адрес это адрес следующего дескриптора, а не второго буфера. При этом значение TBS2 (TDES1[28:16]) безразлично. Бит TDES0[21] старше, чем TDES0[20].

– <u>Биты 19:18</u>
 Резерв, не трогать.

– Бит 17
 ТТSS: Метка времени передачи фрейма захвачена

Если стоит, то в TDES2 и TDES3 содержат метку времени. Действует только для последнего сегмента фрейма (TDES0[29]=1).

– <u>Бит 16</u>
 IHE: Ошибка заголовка IP

Длина в заголовке пакета IPv4 не совпала с числом принятых от программы байтов. В фреймах IPv6 длина главного заголовка не равна 40 байтов. Поле длины/типа фреймов IPv4 и IPv6 должно соответствовать версии заголовка IP пакета. У фреймов IPv4 поле длины заголовка меньше 0x5.

– <u>Бит 15</u>
 ES: Индикатор ошибок

Это логическое OR битов:

TDES0[14]: Таймаут трёпа TDES0[13]: Слив фрейма TDES0[11]: Потеря несущей TDES0[10]: Нет несущей

TDES0[9]: Поздняя коллизия
TDES0[8]: Излишек коллизий
TDES0[2]: Излишняя отсрочка

TDES0[1]: Исчерпание

TDES0[16]: Ошибка заголовка IP TDES0[12]: Ошибка данных IP

– <u>Бит 14</u>
 ЈТ: Таймаут трёпа передатчика МАС

Работает при снятом бите JD регистра конфигурации MAC.

— <u>Бит 13</u> **FF**: Фрейм слит DMA/MTL по команде от CPU

— <u>Бит 12</u> **IPE**: Ошибка данных IP

Длина данных в заголовке IPv4 или IPv6 не совпала в с длиной пакета TCP, UDP или ICMP в дейтаграмме IP.

<u>Бит 11</u>
 LCA: Потеря несущей при передаче фрейма

Сигнал MII_CRS был неактивен в течении одного или более тактов передачи. Действителен только при передаче фрейма без коллизий в полу-дуплексе.

— <u>Бит 10</u> **NC:** No carrier

При передаче сигнала Carrier Sense (Есть несущая) от РНУ не было.

– <u>Бит 9</u>
 LCO: Поздняя коллизия

Коллизия появилась позже окна коллизий (время 64 байтов, включая преамбулу, в режиме MII). Недействителен при стоящем бите Исчерпания.

— Бит 8 EC: Излишек коллизий

Передача прекращена после 16 коллизий при попытках передать текущий фрейм. Если бит RD (Запрет повторных попыток) в регистре конфигурации MAC стоит, то этот бит ставится после первой же коллизии передачи.

— <u>Бит 7</u> VF: Передан фрейм VLAN

– Биты 6:3
 СС: Счётчик коллизий передачи

При стоящем бите TDES0[8] это брехня.

— <u>Бит 2</u> **ED**: Излишняя отсрочка

Передача прекращена из-за задержки больше 24 288 времён бита. Проверка включается битом DC в регистре управления MAC.

– <u>Бит 1</u>
 UF: Исчерпание передающего буфера

Данные из памяти не успели поступить в буфер и он опустел во время передачи фрейма. Машина уходит в Останов, одновременно ставятся Исчерпание (Регистр 5[5]) и прерывание Передачи (Регистр 5[0]).

– Бит 0**DB**: Отсрочка

МАС отложил передачу из-за несущей. Работает только в полу-дуплексе.

• TDES1: Дескриптор передачи Слово 1

31 30 29 28 27 26 25 24 23 22 21 20 19 18 17 16 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0

Reserved						- 1	BS2							Reserved						TI	BS1						
Reserveu	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	Reserved	rw	rw	rw	rw	rw	rw	rw						

- <u>Биты 31:29</u>
 Резерв, не трогать.
- <u>Биты 28:16</u> **ТВS2:** Размер передающего буфера 2 в байтах

Недействителен при стоящем TDES0[20].

- <u>Биты 15:13</u>
 Резерв, не трогать.
- <u>Биты 12:0</u> **ТВS1:** Размер передающего буфера 1 в байтах

Если 0, то DMA использует буфер 2 или следующий дескриптор в зависимости от TCH (TDES0[20]).

• TDES2: Дескриптор передачи Слово 2

Указатель адреса первого буфера данных дескриптора или данные метки времени.

31 30 29 28 27 26 25 24 23 22 21 20 19 18 17 16 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0

TBAP1/TBAP/TTSL	
rw	

— <u>Биты 31:0</u> **ТВАР1:** Указатель адреса буфера 1/Младшее слово метки времени

ТВАР: В момент передачи дескриптора DMA (установка бита OWN в TDES0) это физический адрес буфера 1. Ограничений по выравниванию нет.

TTSL: Если разрешено битом TTSE в TDES0 последнего сегмента, то перед снятием бита OWN в TDES0, DMA пишет сюда младшие 32 бита метки времени.

• TDES3: Дескриптор передачи Слово 3

Указатель адреса данных второго буфера дескриптора или данные метки времени.

 $31 \quad 30 \quad 29 \quad 28 \quad 27 \quad 26 \quad 25 \quad 24 \quad 23 \quad 22 \quad 21 \quad 20 \quad 19 \quad 18 \quad 17 \quad 16 \quad 15 \quad 14 \quad 13 \quad 12 \quad 11 \quad 10 \quad 9 \quad 8 \quad 7 \quad 6 \quad 5 \quad 4 \quad 3 \quad 2 \quad 1 \quad 0$

TBAP2/TBAP2/TTSH	
rw	

— <u>Биты 31:0</u> **ТВАР2:** Указатель адреса буфера 2 (Адрес следующего дескриптора)/Старшее слово метки времени

TBAP2: Если используется кольцо дескрипторов, то в момент передачи дескриптора DMA (установка бита OWN в TDES0) это физический адрес буфера 2. Если второй буфер в цепочке (TDES1[20]=1), то это адрес следующего дескриптора, при этом указатель должен выравнен на ширину шины (Младшие биты игнорируются внутри.)

TTSH: Если разрешено битом TTSE в TDES0 последнего сегмента, то перед снятием бита OWN в TDES0, DMA пишет сюда старшие 32 бита метки времени.

29.6.8. Конфигурация Rx DMA


Последовательность такая:

- 1. CPU оформляет дескрипторы (RDES0-RDES3) и ставит бит OWN (RDES0[31]).
- 2. По установке бита SR (ETH_DMAOMR[1]) DMA идёт в режим Run. Теперь DMA опрашивает список дескрипторов в поисках свободного. Если извлечённый дескриптор принадлежит CPU, то DMA идёт в Останов и к шагу 9.
- 3. DMA достаёт из дескрипторов адреса буферов данных.
- 4. Входные фреймы размещаются в буферы данных дескриптора.
- 5. При заполнении буфера или при завершении фрейма машина достаёт следующий дескриптор.
- 6. Если передача текущего фрейма завершена, то DMA идёт к шагу 7. Если следующий дескриптор не принадлежит DMA, а фрейм ещё не завершён (не принят EOF), то DMA ставит бит ошибки дескриптора в RDES0 (если не выключен слив). DMA закрывает текущий дескриптор (снимает бит OWN) и делает его промежуточным, снимая бит LS в RDES1, и идёт на шаг 8. Если следующий дескриптор принадлежит DMA, но текущий фрейм ещё не закончился, то DMA закрывает текущий дескриптор как промежуточный и возвращается к шагу 4.
- 7. Если метки времени разрешены, то DMA пишет её в RDES2 и RDES3 текущего дескриптора, затем пишет статус в RDES0, снимает бит OWN и ставит бит LS.

- 8. Машина проверяет бит OWN последнего дескриптора. Если он принадлежит DMA, то идёт на шаг 4 и ждёт следующего фрейма, иначе ставит бит недоступности буфера (ETH_DMASR[7]) и уходит в Останов (шаг 9).
- 9. Перед Остановом частичные фреймы сливаются из FIFO (бит 24 регистра ETH_DMAOMR).
- 10. DMA выходит из Останова по требованию опроса или появлению в FIFO начала следующего фрейма. Он идёт к шагу 2 и повторно извлекает следующий дескриптор.

DMA подтверждает приём статуса после записи метки времени и самого статуса в дескриптор. Если в CSR метки времени разрешены, а действительной метки фрейма нет (например, FIFO заполнился до её записи), то DMA пишет в RDES2 и RDES3 другие.

Работа DMA приёма



Получение дескриптора приёма

DMA пытается заранее раздобыть дополнительный дескриптор приёма когда:

- При входе и режим Run бит Start/Stop (ETH DMAOMR[1]) стоит.
- Буфер данных текущего дескриптора полон, а фрейм ещё не закончился.
- Контроллер завершил приём фрейма, а текущий дескриптор ещё не закрыт.
- Буфер принадлежит CPU (RDES0[31] = 0) и принят новый фрейм.
- Получено требование опроса.

Приём фрейма


МАС передаёт фрейм в память только если он прошёл фильтр адреса и размером больше или равен установленному порогу RxFIFO, или в режиме Накопления в FIFO записан полный фрейм. Если бит Принять всё (ETH_MACFFR[31]) снят, то фреймы, не прошедшие фильтр адреса, выбрасываются. Фреймы, короче 64 байт из-за коллизии или преждевременного завершения, из RxFIFO можно вычищать. Передача данных фрейма в буфер текущего дескриптора начинается после достижения порога заполнения RxFIFO. Если DMA готов передавать данные в память, то для разделения фреймов ставится бит первого дескриптора (RDES0[9]). Дескрипторы освобождаются по снятию бита OWN (RDES0[31]), заполнению буфера данных или по записи последнего сегмента. Если фрейм лежит в одном дескрипторе, то стоят биты последнего (RDES0[8]) и первого (RDES0[9]) дескриптора. DMA извлекает следующий дескриптор, в предыдущем дескрипторе фрейма ставит бит последнего дескриптора (RDES0[8]) и освобождает биты статуса RDES0. Наконец, DMA ставит бит прерывания приёма (ETH_DMASR [6]). Процесс повторяется до обнаружения дескриптора, принадлежащего СРU. При этом ставится бит недоступности буфера (ETH_DMASR[7]) и всё идёт в Останов. Позиция в списке приёма сохраняется.

Режим Останова приёма


Если в режиме Останова появляется новый фрейм, то DMA снова извлекает текущий дескриптор из памяти. Если он принадлежит DMA, то машина идёт в режим Run и начинает приём фрейма. Иначе DMA выбрасывает верхний фрейм из RxFIFO и наращивает счётчик выброшенных фреймов. Если в RxFIFO лежит более одного фрейма, то процесс повторяется. Выброс или слив верхнего фрейма из RxFIFO можно запретить установкой бита DFRF в регистре режима работы DMA. В таком случае ставится бит недоступности буфера и машина идёт в Останов.

Дескрипторы Rx DMA

Это структура из четырёх 32-бит слов.



• RDES0: Дескриптор приёма Слово 0



- <u>Бит 31</u>
 OWN: Бит принадлежности дескриптора
 - 0 CPU, 1- DMA. DMA снимает этот бит по завершению приёма фрейма или заполнению буфера.
- Бит 30
 AFM: Фрейм не прошёл фильтр DA.
- <u>Биты 29:16</u> **FL:** Длина фрейма в байтах в памяти (включая CRC).

Действителен в последнем дескрипторе (стоит RDES0[8]) при снятой ошибке **DE** (RDES0[14]).

— <u>Бит 15</u> **ES:** Ошибка, логическое OR битов:

RDES0[1]: Ошибка CRC

RDES0[3]: Ошибка приёма

RDES0[4]: Таймаут сторожевого таймера

RDES0[6]: Поздняя коллизия

RDES0[7]: Фрейм-гигант (Не работает при ошибке контрольной суммы IPV4 (RDES0[7].)

RDES0[11]: Переполнение буфера

RDES0[14]: Ошибка последнего дескриптора (RDES0[8]=1).

— <u>Бит 14</u>
 DE: Ошибка последнего дескриптора (RDES0[8]=1)

Не вместившийся в буфер фрейм усечён, следующий дескриптор не принадлежит DMA.

– <u>Бит 13</u>
 SAF: Фрейм не прошёл фильтр SA.

— <u>Бит 12</u> **LE**: Ошибка длины

Длина принятого фрейма не совпала с полем Типа/Длины, бит действителен при (RDES0[5]=0).

<u>Бит 11</u>
 ОЕ: Переполнение входного буфера.

– <u>Бит 10</u>
 – <u>Бит 9</u>
 VLAN: Тег фрейма VLAN.
 – <u>Бит 9</u>
 FS: Первый дескриптор

Если адрес первого буфера равен 0, то берётся адрес второго буфера. Если и он равен 0, то берётся следующий дескриптор.

– <u>Бит 8</u>
 LS: Последний дескриптор фрейма.

— <u>Бит 7</u> **IPHCE:** Ошибка контрольной суммы заголовка IPv4 или IPv6

Поле Типа не соответствует Версии заголовка IP, ошибка контрольной суммы заголовка IPv4, фрейм короче значения, указанного в заголовке IP.

— <u>Бит 6</u> **LCO**: Позднее появление коллизии в полу-дуплексе.

— <u>Бит 5</u> **FT:** Тип фрейма

0 - Фрейм IEEE802.3

1 - Фрейм Ethernet (поле LT больше или равно 0x0600).

Бит недействителен для фреймов короче 14 байт.

— <u>Бит 4</u> **RWT:** Таймаут сторожевого таймера приёма, фрейм усечён.

— <u>Бит 3</u> **RE:** Ошибка приёма, RX_ERR появился при стоящем RX_DV.

— <u>Бит 2</u> **DE**: Ошибка дробности (Dribble)

Нечётное число полубайтов в режиме MII.

— <u>Бит 1</u> **СЕ:** Ошибка CRC последнего дескриптора (RDES0[8]=1)

— <u>Бит 0</u> **РСЕ**: Ошибка CRC данных

Вычисленная CRC пакетов TCP, UDP или ICMP не совпала с заявленной или длина принятых данных не совпала с заявленной в дейтаграммах IPv4 или IPv6 фрейма Ethernet.

Бит 5: FT	Бит 7: IPHCE	Бит 0: РСЕ	Статус фрейма
0	0	0	Фрейм IEEE 802.3 (Поле длины меньше 0х0600.)
1	0	0	Фрейм IPv4/IPv6, ошибки CRC нет
1	0	1	Фрейм IPv4/IPv6, ошибка CRC данных
1	1	0	Фрейм IPv4/IPv6, ошибка CRC заголовка IP
1	1	1	Фрейм IPv4/IPv6, ошибки CRC данных и заголовка IP
0	0	1	Фрейм IPv4/IPv6 ошибки CRC заголовка IP, данные не проверялись
0	1	1	Фрейм ни IPv4, ни IPv6 (CRC не проверялась.)
0	1	0	Резерв

• RDES1: Дескриптор приёма Слово 1

31 30 29 28 27 26 25 24 23 22 21 20 19 18 17 16 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0

DIC	RE	3S2						R	BS2							RER	RCH	erved						F	RBS						
rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	Res	rw	rw	rw	rw	rw	rw	rw						

— <u>Бит 31</u> **DIC:** Запрет прерывания завершения по биту RS (CSR5[6]).

– <u>Биты 30:29</u>
 Резерв, не трогать.

— <u>Биты 28:16</u> **RBS2:** Размер приёмного буфера 2 в байтах при RDES1[14]=0

Должен быть кратен 4, 8 или 16, в зависимости от ширины шины (32, 64 или 128), даже при невыравненном адресе буфера. Иначе поведение непредсказуемо.

– Бит 15
 RER: Конец кольца приёма

Последний дескриптор в списке, DMA возвращает адрес начала списка, создавая кольцо.

- <u>Бит 14</u> **RCH**: Второй адрес в цепочке
 - Второй адрес в дескрипторе это адрес следующего дескриптора, а не второго буфера. Значение поля RBS2 (RDES1[28:16]) не волнует. RDES1[15] старше RDES1[14].
- <u>Бит 13</u>
 Резерв, не трогать.
- <u>Биты 12:0</u> **RBS1:** Размер приёмного буфера 1 в байтах

Должен быть кратен 4, 8 или 16, в зависимости от ширины шины (32, 64 или 128), даже при невыравненном адресе буфера. Иначе поведение непредсказуемо. Если равен 0, то DMA использует адрес буфера 2 или следующий дескриптор, в зависимости от бита RCH.

• RDES2: Дескриптор приёма Слово 2

Указатель адреса первого буфера данных дескриптора или данные метки времени.

31 30 29 28 27 26 25 24 23 22 21 20 19 18 17 16 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0

															RBF	P1 / F	RTSL															
r	w	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw													

— <u>Биты 31:0</u> **RBAP1 / RTSL:** Указатель адреса буфера 1/Младшее слово метки времени

RBAP1: В момент передачи дескриптора DMA (установка бита OWN в TDES0) это физический адрес буфера 1. Ограничений по выравниванию нет, за исключением передачи начала фрейма, когда DMA пишет в память с нулевыми битами RDES2[3/2/1:0], смещая реальные данные.

RTSL: Если это последний фрейм и метки времени разрешены, то перед снятием бита OWN в TDES0, DMA пишет сюда младшие 32 бита метки времени.

• RDES3: Дескриптор приёма Слово 3

Указатель адреса данных второго буфера дескриптора, адрес следующего дескриптора или данные метки времени.

31 30 29 28 27 26 25 24 23 22 21 20 19 18 17 16 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0

														RBF	2 / R	RTSH															
rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw

— <u>Биты 31:0</u> **RBAP2/RTSH:** Указатель адреса буфера 2 (Адрес следующего дескриптора)/Старшее слово метки времени

TTSH: Если разрешено битом TTSE в TDES0 последнего сегмента, то перед снятием бита OWN в TDES0, DMA пишет сюда старшие 32 бита метки времени.

RBAP2: Если используется кольцо дескрипторов, то в момент передачи дескриптора DMA (установка бита OWN в RDES0) это физический адрес буфера 2.

Если бит цепочки (RDES1[24]) стоит, то это адрес следующего дескриптора. Он должен быть выравнен на границу ширины шины (RDES3[3,2,1:0] = 0, для ширины шины 128, 64 или 32. Младшие биты игнорируются внутри.)

Если бит цепочки (RDES1[24]) сброшен, то ограничений по выравниванию нет, за исключением передачи начала фрейма, когда DMA пишет в память с нулевыми битами RDES2[3/2/1:0], смещая реальные данные.

RTSH: Если это последний фрейм и метки времени разрешены, то перед снятием бита OWN в TDES0, DMA пишет сюда старшие 32 бита метки времени.


29.6.9. Прерывания DMA

Все источники прерываний отмечены своим битом регистра ETH_DMASR. Прерывания по ним разрешаются в регистре ETH_DMAIER.

Есть Нормальные и Ненормальные прерывания. Снимаются прерывания записью 1 в соответствующий бит. Общий бит прерывания снимается после очистки битов всех его источников прерываний. Ядро MAC вызывает прерывания только с битами TSTS или PMTS в ETH DMASR.

Для всех одновременно стоящих запросов выдаётся только одно прерывание. Обработчик прерывания должен в регистре ETH_DMASR найти все причины прерывания и обслужить их. Если при выходе из разработчика сняты не все биты источников прерывания (или возникло новое), то вызывается новое прерывание.

Схема прерываний



29.7. Прерывания Ethernet

Контроллер Ethernet имеет два вектора прерываний: один для обычной работы, второй для события побудки по фрейму Побудки или Magic Packet, если оно подключено к EXTI line19.

Если разрешены и прерывание MAC PMT по событию побудки и прерывание по переднему фронту на EXTI Line19, то выдаются оба.

Если в сторожевой таймер (регистр ETH_DMARSWTR) что-то записано, то он активируется после завершения передачи фрейма в память без записи статуса (не разрешено в дескрипторе RDES1[31]). При достижении заданного значения ставится бит RS (ETH_DMASR) и, если разрешено битом RIE в регистре ETH_DMAIER, выдаётся прерывание. Если установка бита RS разрешена дескриптором, то по завершению приёма фрейма таймер отключается.

NB: Чтение регистра управления РМТ автоматически снимает флаги приёма фрейма Побудки и Magic Packet. Но, поскольку регистры этих флагов лежат в домене CLK_RX, то может появиться задержка их появления (особо длинная в режиме 10 Mbit mode). Из-за этого при может возникнуть ложное прерывание даже после чтения PMT_CSR. Поэтому, обработчик должен выходить из прерывания только после снятия обоих битов приёма фрейма Побудки и Magic Packet.

29.8. Описание регистров Ethernet

Они доступны байтами (8-бит), полу-словами (16-бит) и словами (32-бита).

29.8.1. Описание регистров МАС

Регистр конфигурации Ethernet MAC (ETH_MACCR)

Смещение адреса: 0x0000 По сбросу: 0x0000 8000

31 30 29 28 27 26 25 24	23 22	21 20	19 18 17	16	15	14	13	12	11	10	9	8	7	6 5	4	3	2	1 0
Reserved	QN Of	served	IFG	CSD	served	FES	ROD	ГМ	DM	IPCO	RD	served	APCS	BL	DC	TE	RE	served
	rw rw	Re	rw	rw	Re	rw	rw	rw	rw	rw	rw	Re	rw	rw	rw	rw	rw	Reser

- <u>Биты 31:24</u> Резерв, не трогать.
- <u>Бит 23</u> **WD:** Выключение сторожевого таймера приёма
 - 0 МАС принимает не более 2 048 байт, остальные усекаются.
 - 1- Таймер выключен, МАС принимает фреймы до 16 384 байт.

- <u>Бит 22</u> **JD:** Выключение сторожевого таймера трёпа передачи
 - 0 МАС передаёт не более 2 048 байт, остальные усекаются.
 - 1- Таймер выключен, МАС передаёт фреймы до 16 384 байт.
- <u>Биты 21:20</u>
 Резерв, не трогать.
- <u>Биты 19:17</u> **IFG:** Промежуток между фреймами при передаче

000: Время 96 бит 001: Время 88 бит 010: Время 80 бит

111: Время 40 бит

NB: В полудуплексе IFG может быть равным только 0b100. Меньшие значения не рассматриваются.

- <u>Бит 16</u> **CSD**: Выключение датчика несущей в полудуплексе
 - 1 Передатчик MAC игнорирует сигнал MII CRS. Ошибки потери и отсутствия несущей не выдаются.
 - 0 Эти ошибки выдаются и передача прекращается.
- <u>Бит 15</u>
 Резерв, не трогать.
- <u>Бит 14</u> **FES:** Скорость Fast Ethernet (MII)

0: 10 Mbit/s 1: 100 Mbit/s

- <u>Бит 13</u>
 ROD: Выключение приёма своего в полудуплексе
 - 0 МАС принимает все фреймы, появляющиеся на РНҮ при передаче.
 - 1 МАС выключает приём фреймов.

Этот бит в дуплексе не работает.

— <u>Бит 12</u> **LM:** Режим перемычки на МІІ

Нужны входные такты MII (RX_CLK), поскольку такты передачи внутри не перемыкаются.

- <u>Бит 11</u> **DM**: Режим дуплекса
- <u>Бит 10</u> **IPCO**: Проверка контрольной суммы IPv4
 - 1 проверяется CRC заголовков TCP/UDP/ICMP в данных пакетов IPv4.
 - 0 CRC заголовков TCP/UDP/ICMP не проверяется, биты статуса PCE и IPHCE всегда чистые.
- <u>Бит 9</u> **RD:** Запрет повторной передачи в полу-дуплексе
 - 1 Только 1 попытка передачи. При появлении коллизии на MII, MAC прекращает передачу и пишет в статус ошибку Излишка коллизий.
 - 0 Число попыток передачи определено в BL.
- Бит 8
 Резерв, не трогать.
- Бит 7
 APCS: Автоматическое удаление Pad/CRC
 - 1 MAC удаляет поля Pad/FCS из принятых фреймов короче 1 501 байта. Фреймы длиннее 1 500 байт передаются в память как есть.
 - 0 Все принимаемые фреймы передаются в память как есть.
- <u>Биты 6:5</u> **BL:** Предел задержки ответа в полу-дуплексе

Это целое число слотов (r) задержки (время 4 096 битов для 1000 Mbit/s и 512 битов для 10/100 Mbit/s), которые MAC ждёт до начала повторной передачи после коллизии.

00: k = min (n, 10) 01: k = min (n, 8) 10: k = min (n, 4) 11: k = min (n, 1),

где n = попытка передачи, r - случайное число в диапазоне $0 \le r < 2^k$

Бит 4
 DC: Проверка отсрочки в полу-дуплексе

При отсрочке больше 24 288 времён бита в режиме 10/100- Mbit/s, MAC выдаёт статус фрейма со стоящим битом Излишней задержки. Задержка начинается с момента готовности передачи при активном сигнале CRS (датчик несущей) на МІІ. Время отсрочки не накапливается. Если передатчик задерживается на 10 000 времён бита, то он передаёт, конфликтует, и после завершения ответа сбрасывает таймер отсрочки и начинает снова. При снятом бите MAC ждёт снятия сигнала CRS.

Бит 3
 ТЕ: Включение передатчика

Снимается после завершения передачи текущего фрейма на MII.

— <u>Бит 2</u> **RE**: Включение приёмника

Снимается после завершения приёма текущего фрейма из MII.

– Биты 1:0
 Резерв, не трогать.

Регистр фильтра фрейма Ethernet MAC (ETH_MACFFR)

Смещение адреса: 0x0004 По сбросу: 0x0000 0000

Определяет первый уровень фильтрации адресов принятых фреймов.

31 30 29 28 27 26 25 24 23 22 21 20 19 18 17 16 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0

RA	Reserved	HPF	SAF	SAIF	DOF	ָ	BFD	PAM	DAIF	НМ	H	PM
rw		rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw

- <u>Бит 31</u> **RA**: Принимать всё
 - 1 МАС принимает все фреймы, но результат фильтрации SA/DA отражается в слове статуса.
 - 0 MAC пропускает только фреймы, прошедшие фильтры SA/DA.
- <u>Биты 30:11</u>
 Резерв, не трогать.
- <u>Бит 10</u> **HPF:** Фильтрация хэш или полного адреса
 - 1 Если стоит бит HM или HU, то выполняется либо полная фильтрация адреса, либо хэш.
 - 0 Если стоит бит HM или HU, то фильтруется по хэш-таблице.
- <u>Бит 9</u>
 SAF: Фильтрация адреса источника

Поле SA фрейма сравнивается с разрешёнными регистрами SA. При совпадении в слове статуса ставится бит SA Match.

- 1 Отказ зависит от бита SAIF, фреймы, получившие отказ, выбрасываются.
- 0 MAC передаёт принятый фрейм программе, в статусе передаётся бит SA Match.
- Бит 8
 SAIF: Инверсия фильтра адреса источника
 - 1 Отказ получают фреймы, чей адрес SA есть в регистрах SA.
 - 0 Отказ получают фреймы, чьего адреса SA нет в регистрах SA.
- <u>Биты 7:6</u> **PCF:** Пропускать управляющие фреймы, включая PAUSE

Обработка фреймов PAUSE зависит только от RFCE в регистре управления потоком[2].

00 или 01: МАС отбрасывает все управляющие фреймы

10: МАС пропускает все управляющие фреймы, независимо от фильтрации

11: МАС пропускает управляющие фреймы, прошедшие фильтр адреса.

- <u>Бит 5</u> **BFD:** Запрет широковещательных фреймов
 - 1 Широковещательные фреймы получают отказ.
 - 0 Широковещательные фреймы пропускаются.
- <u>Бит 4</u>
 РАМ: Пропускать все многоадресные фреймы
 - 1 Пропускаются все многоадресные (первый бит в DA стоит) фреймы.
 - 0 Фильтрация зависит от бита НМ.
- <u>Бит 3</u>
 DAIF: Инверсная фильтрация DA одноадресных и многоадресных фреймов
 - 0 нормальная фильтрация DA адресов.
 - 1 Инверсная.
- <u>Бит 2</u> **НМ**: Многоадресная хэш-фильтрация
 - 1 Фильтрация многоадресных фреймов по хэш-таблице.
 - 0 Фильтрация многоадресных фреймов по полному адресу DA
- <u>Бит 1</u>
 НU: Одноадресная хэш-фильтрация
 - 1 Фильтрация одноадресных фреймов по хэш-таблице.
 - 0 Фильтрация одноадресных фреймов по полному адресу DA
- <u>Бит 0</u> **РМ**: Беспорядочный режим

Если стоит, то пропускаются все фреймы, независимо от фильтрации, биты статуса SA/DA нулевые.

Старший регистр хэш-таблицы Ethernet MAC (ETH_MACHTHR)

Смещение адреса: 0x0008 По сбросу: 0x0000 0000

Для фильтрации групповых адресов используется 64-хэш-таблица в двух регистрах. Индексом к ней служат 6 старших битов CRC полученного фрейма. Старший бит это регистр, а остальные 5 это номер бита в регистре. Хэш 0b0 0000 определяет бит 0 регистра 0, а хэш 0b1 1111 бит 31 регистра 1.

Например, DA фрейма равен 0x1F52 419C B6AF, значение хэш равно 0x2C. Тогда проверяется бит [12] регистра HTH, при хэш, равном 0x07 проверяется бит [7] регистра HTL.

Фрейм принимается если проверяемый бит равен 1, иначе отвергается.

При стоящем бите PAM в регистре ETH_MACFFR пропускаются все фреймы с групповыми адресами, независимо от результата фильтрации.

31 30 29 28 27 26 25 24 23 22 21 20 19 18 17 16 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0

															H	ΤΗ															
rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw

– <u>Биты 31:0</u>
 НТН: Старшие 32 бита хэш-таблицы.

Младший регистр хэш-таблицы Ethernet MAC (ETH_MACHTLR)

Смещение адреса: 0x000С По сбросу: 0x0000 0000

31 30 29 28 27 26 25 24 23 22 21 20 19 18 17 16 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0

																H.	ΤL															
rw	rw	r	N	rw																												

— <u>Биты 31:0</u> **HTL:** 32 бита хэш-таблицы.

Регистр адреса MII Ethernet MAC (ETH_MACMIIAR)

Смещение адреса: 0x0010 По сбросу: 0x0000 0000

31 30 29 28 27 26 25 24 23 22 21 20 19 18 17 16 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0

			PA					MR			ved		CR		MW	MB
Reserved	rw	Reser	rw	rw	rw	rw	rc_ w1									

– <u>Биты 31:16</u>
 Резерв, не трогать.

– <u>Биты 15:11</u>
 РА: Адрес устройства РНҮ из 32 возможных.

— <u>Биты 10:6</u> **MR:** Регистр MII устройства РНҮ.

- <u>Бит 5</u> Резерв, не трогать.

— Биты 4:2 **CR:** Диапазон частот HCLK для получения тактов MDC

000 60-72 MHz HCLK/42

001 Резерв -

010 20-35 MHz HCLK/16

011 35-60 MHz HCLK/26

100, 101, 110, 111 Резерв -

— Бит 1 **МW**: Запись МІІ

1 - Операция записи РНҮ через регистр данных МІІ.

0 - Операция чтения РНУ в регистр данных МІІ.

— <u>Бит 0</u> **МВ:** МІІ занят (или Запуск операции)

Писать в регистры ETH_MACMIIAR и ETH_MACMIIDR можно только при снятом бите. Установка бита запускает работу PHY. Снимает аппаратно.

Регистр данных MII Ethernet MAC (ETH_MACMIIDR)

Смещение адреса: 0x0014 По сбросу: 0x0000 0000

Промежуточный регистр между программой и регистром РНҮ, заданным в ETH MACMIIAR.

31 30 29 28 27 26 25 24 23 22 21 20 19 18 17 16 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0

<u> </u>	-	 	 	 			 	 	 																
				Pasa	ervec							ā.		ā.	ā.	ā.	M	ID	ā.						-
				1,696	SIVEC	'				rw															

– <u>Биты 31:16</u>
 Резерв, не трогать.

— <u>Биты 15:0</u> **MD:** 16-бит данные MII из PHY после операции чтения и для операции записи PHY.

Регистр управления потоком Ethernet MAC (ETH_MACFCR)

Смещение адреса: 0x0018 По сбросу: 0x0000 0000 Управляет приёмом и выдачей фреймов Паузы. Запись со стоящим битом FCB выдаёт фрейм паузы. Он остаётся стоять всё время передачи по кабелю, писать в регистр можно только при снятом бите.

31 30 29 28 27 26 25 24 23 22 21 20 19 18 17 16 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0

							Р	Т								Reserved	ZQPD	erved	Pl	_T	UPFD	RFCE	TFCE	FCB/ BPA
rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw		rw	Res	rw	rw	rw	rw	rw	rc_w1 /rw

— <u>Биты 31:16</u> **РТ:** Значение времени паузы в передаваемом фрейме

Если время сконфигурировано с двойной синхронизацией в домене тактов MII, то писать в этот регистр можно только после не менее 4 тактов домена назначения.

– <u>Биты 15:8</u>
 Резерв, не трогать.

— <u>Бит 7</u> **ZQPD:** Запрет выдачи фреймов Zero-quanta паузы

– <u>Бит 6</u>
 Резерв, не трогать.

— <u>Биты 5:4</u> **PLT:** Нижний порог паузы

Это время таймера паузы, после которого автоматически передаётся новый фрейм паузы. Должен быть меньше времени паузы в битах[31:16]. Например, если PT = 100H (256 времён слота), и PLT = 01, то второй фрейм PAUSE будет выдан, если можно, через 228 (256 – 28) времён слота после первого.

- 00 Время паузы минус 4 времени слота
- 01 Время паузы минус 28 времён слота
- 10 Время паузы минус 144 времени слота
- 11 Время паузы минус 256 времён слота

Время слота это время передачи 512 битов (64 байта) по MII.

- <u>Бит 3</u> **UPFD:** Обнаружение одноадресного фрейма паузы
 - 1 Кроме фреймов паузы с уникальным групповым адресом обнаруживаются фреймы паузы с адресом, лежащим в регистрах ETH_MACA0HR и ETH_MACA0LR.
 - 0 Только фреймы с уникальным групповым адресом.
- <u>Бит 2</u> **RFCE**: Разрешение приёма фреймов Паузы с прекращением передач
- <u>Бит 1</u> **ТFCE**: Разрешение передачи фреймов Паузы

В полном дуплексе разрешает выдачу фреймов паузы.

В полу-дуплексе разрешает операции обратного давления.

— <u>Бит 0</u> **FCB/BPA**: Управление потоком занято (Запуск)/Включение обратного давления В полном дуплексеThis bit initiates a Pause Control frame in Full-duplex mode and activates the back pressure function in Half-duplex mode if TFCE bit is set.

В полном дуплексе запускает выдачу фрейма паузы. Стоит всё время передачи фрейма паузы, снимается аппаратно. Писать в регистр можно только при снятом бите.

В полу-дуплексе, если одновременно стоит бит TFCE, то ядро MAC выставляет обратное давление. При этом по принятию ядром MAC нового фрейма передатчик начинает передавать JAM-паттерн, вызывая коллизию. В полном дуплексе BPA автоматически отключается.

Peгистр тeгa VLAN Ethernet MAC (ETH_MACVLANTR)

Смещение адреса: 0x001С По сбросу: 0x0000 0000

Фреймы VLAN имеют в поле Типа/Длины число 0x8100, и тег VLAN в следующих двух байтах. Появление такого фрейма ставит бит VLAN в слове статуса. Допустимая длина фрейма увеличивается с 1518 байт до 1522 байт.

 $31 \quad 30 \quad 29 \quad 28 \quad 27 \quad 26 \quad 25 \quad 24 \quad 23 \quad 22 \quad 21 \quad 20 \quad 19 \quad 18 \quad 17 \quad 16 \quad 15 \quad 14 \quad 13 \quad 12 \quad 11 \quad 10 \quad 9 \quad 8 \quad 7 \quad 6 \quad 5 \quad 4 \quad 3 \quad 2 \quad 1 \quad 0$

Reserved	VLANTC								VLA	NTI							
	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw

- <u>Биты 31:17</u>
 Резерв, не трогать.
- <u>Бит 16</u>
 VLANTC:12-бит сравнение тега VLAN
 - 1 Для сравнения и фильтрации используются биты [11:0] идентификатора VLAN.
 - 0 Сравниваются 16 бит идентификатора VLAN принятого фрейма.

— <u>Биты 15:0</u> **VLANTI:** Идентификатор тега VLAN фреймов приёма

Биты[15:13] это приоритет пользователя, бит[12] это индикатор канонического формата (CFI), биты[11:0] это поле идентификатора VLAN (VID). Если идентификатор нулевой, то он не проверяется и фреймами VLAN объявляются все фреймы с полем типа, равным 0x8100.

Регистр фильтра фреймов удалённой побудки Ethernet MAC (ETH_MACRWUFFR)

Смещение адреса: 0x0028 По сбросу: 0x0000 0000

Это адрес доступа к восьми регистрам фильтра фреймов удалённой побудки по восьми последовательным операциям чтения или по восьми последовательным операциям записи. Этот регистр содержит старшие 16 бит 7-го адреса МАС.

Wakeup frame filter reg0				Filter 0 By	yte Mask			
Wakeup frame filter reg1				Filter 1 By	yte Mask			
Wakeup frame filter reg2				Filter 2 By	yte Mask			
Wakeup frame filter reg3				Filter 3 By	yte Mask			
Wakeup frame filter reg4	RSVD	Filter 3 Command	RSVD	Filter 2 Command	RSVD	Filter 1 Command	RSVD	Filter 0 Command
Wakeup frame filter reg5	Filter 3	Offset	Filter 2	? Offset	Filter 1	Offset	Filter (Offset
Wakeup frame filter reg6		Filter 1 C	CRC - 16			Filter 0 C	CRC - 16	
Wakeup frame filter reg7		Filter 3 C	RC - 16			Filter 2 C	CRC - 16	

Регистр управления и состояния PMT Ethernet MAC (ETH_MACPMTCSR)

Смещение адреса: 0x002C По сбросу: 0x0000 0000

Определяет и управляет событиями побудки.

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0	
WFFRPR										Re	eserv	ed										no		מאַנוֹ אַפּר	WFR	MPR		מאבו אפוני	MFE	MPE	PD	
rs											Res.											rw	٥		rc_r	rc_r	٥		rw	rw	rs	

Бит 31
 WFFRPR: Сброс указателя регистров фильтра фреймов побудки

Обнуляет указатель, снимается сам через 1 такт.

— Биты 30:10 Резерв, не трогать.

— <u>Бит 9</u> **GU:** Разрешение опознания фрейма побудки в любом одноадресном пакете.

– <u>Биты 8:7</u>
 Резерв, не трогать.

— <u>Бит 6</u> **WFR:** Принят фрейм побудки

Ставится аппаратно, снимается чтением этого регистра.

— <u>Бит 5</u> **MPR:** Принят Magic packet

Ставится аппаратно, снимается чтением этого регистра.

– Биты 4:3Резерв, не трогать.

— <u>Бит 2</u>
 — <u>Бит 1</u>
 WFE: Разрешение выдачи события РМТ по фрейму побудки
 — <u>Бит 1</u>
 MPE: Разрешение выдачи события РМТ по Magic Packet

— Бит 0 PD: Выключение питания

Все принимаемые фреймы теряются. Снимается автоматически по приёму Magic Packet или фрейма побудки. Ставить этот бит нужно только при стоящих битах WFE или MPE.

Регистр состояния прерываний Ethernet MAC (ETH_MACSR)

Смещение адреса: 0x0038 По сбросу: 0x0000 0000

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
		Rese	nvod			TSTS	Rese	nvod	MMCTS	MMCRS	MMCS	PMTS		Reserved	
		Nese	iveu			rc_r	Nese	i veu	r	r	r	r		Neserveu	

– <u>Биты 15:10</u>
 Резерв, не трогать.

— <u>Бит 9</u> **TSTS:** Статус запуска по времени

Ставится когда системное время достигает значения, заложенного в регистрах Целевого времени. Снимается чтением регистра ETH_PTPTSSR.

– <u>Биты 8:7</u>
 Резерв, не трогать.

— <u>Бит 6</u> **ММСТS:** Статус передачи ММС

Ставится по появлению прерываний в регистре ETH_MMCTIR. Снимается после очистки всех прерываний в регистре ETH_MMCTIR.

— <u>Бит 5</u> **MMCRS:** Статус приёма ММС

Ставится по появлению прерываний в регистре ETH_MMCRIR. Снимается после очистки всех прерываний в регистре ETH_MMCRIR.

– Бит 4
 MMCS: Статус ММС

Ставится при любом стоящем бите 6:5. Снимается при очистке обоих.

– <u>Бит 3</u>
 РМТS: Статус РМТ

Ставится по приёму Magic packet или фрейма Побудки в режиме выключения питания (см. биты 5 и 6 в регистре ETH_MACPMTCSR). Снимается при очистке обоих битов чтением регистра ETH_MACPMTCSR.

– <u>Биты 2:0</u>
 Резерв, не трогать.

Регистр маски прерываний Ethernet MAC (ETH_MACIMR)

Смещение адреса: 0x003C По сбросу: 0x0000 0000

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
		Rese	nvod			TSTIM			Reserved			PMTIM		Reserved	
		Nese	i veu			rw			Nesei veu			rw		Reserveu	

– <u>Биты 15:10</u>
 Резерв, не трогать.

— <u>Бит 9</u> **ТSTIM:** Запрет прерывания запуска по времени.

— <u>Биты 8:4</u> Резерв, не трогать.

— <u>Бит 3</u> **РМТІМ:** Запрет прерывания РМТ по биту PMTS в регистре ETH_MACSR.

– <u>Биты 2:0</u>
 Резерв, не трогать.

Старший регистр адреса 0 Ethernet MAC (ETH_MACA0HR)

Смещение адреса: 0x0040 По сбросу: 0x8000 FFFF

NB: Байты DA передаются по MII начиная с младшего.

31 30 29 28 27 26 25 24 23 22 21 20 19 18 17 16 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0

-							-					-		-			
MO	Reserved								MAC	A0H							
1		rw	rw	rw	rw	rw	rw	rw	rw	rw							

– <u>Бит 31</u>– Биты 30:16МО: Всегда 1.Резерв, не трогать.

– Биты 15:0MACA0H: Биты[47:32] MAC адреса 0 станции

Младший регистр адреса 0 Ethernet MAC (ETH_MACA0LR)

Смещение адреса: 0x0044 По сбросу: 0xFFFF FFFF

rw rw rw rw

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
															MAC	CAOL															

rw rw

– <u>Биты 31:0</u>**МАСА0L:** Биты[31:0] МАС адреса 0 станции.

Старший регистр адреса 1 Ethernet MAC (ETH_MACA1HR)

Смещение адреса: 0x0044 По сбросу: 0x0000 FFFF

31 30 29 28 27 26 25 24 23 22 21 20 19 18 17 16 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0

	SA	MBC	Reserved								MAC	A1H							
rw	rw	rw rw rw rw rw	ixeselved	rw	rw	rw	rw	rw	rw	rw	rw	rw							

— <u>Бит 31</u> **АЕ:** Разрешение участия МАС адреса 1 в полной фильтрации адреса.

— <u>Бит 30</u> **SA**: Это адрес источника

1 - MAC адрес 1 [47:0] это адрес источника.0 - MAC адрес 1 [47:0] это адрес получателя.

— <u>Биты 29:24</u> **МВС:** Маска байтов сравнения

Если бит стоит, то соответствующий байт принятых DA/SA в сравнении с MAC адресом 1 из регистров не участвует. Соответствие битов байтам:

- Бит 29: ETH_MACA1HR [15:8]

- Бит 28: ETH_MACA1HR [7:0]

- Бит 27: ETH_MACA1LR [31:24]

...

- Бит 24: ETH_MACA1LR [7:0]

– <u>Биты 23:16</u>
 Резерв, не трогать.

– <u>Биты 15:0</u>MACA1H: Биты[47:32] MAC адреса 1 станции.

Младший регистр адреса 1 Ethernet MAC (ETH_MACA1LR)

Смещение адреса: 0x004C По сбросу: 0xFFFF FFFF

 $31 \quad 30 \quad 29 \quad 28 \quad 27 \quad 26 \quad 25 \quad 24 \quad 23 \quad 22 \quad 21 \quad 20 \quad 19 \quad 18 \quad 17 \quad 16 \quad 15 \quad 14 \quad 13 \quad 12 \quad 11 \quad 10 \quad 9 \quad 8 \quad 7 \quad 6 \quad 5 \quad 4 \quad 3 \quad 2 \quad 1 \quad 0$

															MAC	A1L															
rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw

— <u>Биты 31:0</u> **MACA1L:** Биты[31:0] MAC адреса 1 станции (надо писать при инициализации).

Старший регистр адреса 2 Ethernet MAC (ETH_MACA2HR)

Смещение адреса: 0x0050 По сбросу: 0x0000 FFFF

31 30 29 28 27 26 25 24 23 22 21 20 19 18 17 16 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0

ΑE	SA			MI	вс			Reserved								MAC	A2H							
rw	rw	rw	rw	rw	rw	rw	rw	Neserveu	rw	rw	rw	rw	rw	rw	rw	rw	rw							

— <u>Бит 31</u> **АЕ:** Разрешение участия МАС адреса 2 в полной фильтрации адреса.

– <u>Бит 30</u>
 SA: Это адрес источника

1 - МАС адрес 2 [47:0] это адрес источника.

0 - МАС адрес 2 [47:0] это адрес получателя.

— <u>Биты 29:24</u> **МВС:** Маска байтов сравнения

Если бит стоит, то соответствующий байт принятых DA/SA в сравнении с MAC адресом 2 из регистров не участвует. Соответствие битов байтам:

– Бит 29: ETH_MACA2HR [15:8]

- Бит 28: ETH MACA2HR [7:0]

- Бит 27: ETH_MACA2LR [31:24]

...

- Бит 24: ETH_MACA2LR [7:0]

– <u>Биты 23:16</u>
 Резерв, не трогать.

– <u>Биты 15:0</u>МАСА2Н: Биты[47:32] МАС адреса 2 станции.

Младший регистр адреса 2 Ethernet MAC (ETH_MACA2LR)

Смещение адреса: 0x0054 По сбросу: 0xFFFF FFFF

31 30 29 28 27 26 25 24 23 22 21 20 19 18 17 16 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 (

															MAC	A2L															
rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw

— <u>Биты 31:0</u> **MACA2L:** Биты[31:0] MAC адреса 2 станции (надо писать при инициализации).

Старший регистр адреса 3 Ethernet MAC (ETH_MACA3HR)

Смещение адреса: 0x0058 По сбросу: 0x0000 FFFF

31 30 29 28 27 26 25 24 23 22 21 20 19 18 17 16 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0

ΑE	SA			MI	вс			Reserved								MAC	АЗН							
rw	rw	rw	rw	rw	rw	rw	rw	Nesel veu	rw	rw	rw	rw	rw	rw	rw	rw	rw							

– <u>Бит 31</u>
 АЕ: Разрешение участия МАС адреса 3 в полной фильтрации адреса.

– <u>Бит 30</u>
 SA: Это адрес источника

1 - MAC адрес 3 [47:0] это адрес источника.0 - MAC адрес 3 [47:0] это адрес получателя.

– Биты 29:24
 МВС: Маска байтов сравнения

Если бит стоит, то соответствующий байт принятых DA/SA в сравнении с MAC адресом 2 из регистров не участвует. Соответствие битов байтам:

Бит 29: ETH_MACA3HR [15:8]Бит 28: ETH_MACA3HR [7:0]Бит 27: ETH_MACA3LR [31:24]

...

– Бит 24: ETH_MACA3LR [7:0]

<u>Биты 23:16</u>
 Резерв, не трогать.

– <u>Биты 15:0</u>МАСАЗН: Биты[47:32] МАС адреса 3 станции.

Младший регистр адреса 3 Ethernet MAC (ETH_MACA3LR)

Смещение адреса: 0x005С По сбросу: 0xFFFF FFFF

31 30 29 28 27 26 25 24 23 22 21 20 19 18 17 16 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0

															MAC	A3L															
rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw

— <u>Биты 31:0</u> **MACA3L:** Биты[31:0] MAC адреса 3 станции (надо писать при инициализации).

29.8.2. Описание регистров ММС

Регистр управления Ethernet MMC (ETH_MMCCR)

Смещение адреса: 0x0100 По сбросу: 0x0000 0000

Определяет режим работы счётчиков ММС.

31 30 29 28 27 26 25 24 23 22 21 20 19 18 17 16 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0



– <u>Биты 31:4</u>Резерв, не трогать.

— <u>Бит 3</u> **МСF**: Заморозка счётчиков ММС в текущем положении

Если какой-либо счётчик читается при стоящем бите ROR, то он сбрасывается и в этом режиме.

– Бит 2
 ROR: Сброс счётчика после прочтения младшего байта

— <u>Бит 1</u> **CSR:** Запрет возврата счётчиков к нулю при достижении максимального значения

— <u>Бит 0</u> **CR:** Сброс всех счётчиков, снимается через 1 такт.

Регистр прерываний счётчиков приёма Ethernet MMC (ETH_MMCRIR)

Смещение адреса: 0x0104 По сбросу: 0x0000 0000

Запрос прерывания от счётчика ставится при достижении половины максимального значения (ставится старший бит). Снимается после чтения соответствующего счётчика.

31 30 29 28 27 26 25 24 23 22 21 20 19 18 17 16 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 (

Reserved	RGUFS	Reserved	RFAES	RFCES	Reserved
	rc_r		rc_r	rc_r	

– Биты 31:18
 Резерв, не трогать.

— <u>Бит 17</u> **RGUFS:** Приём хороших одноадресных фреймов.

– <u>Биты 16:7</u>
 Резерв, не трогать.

— <u>Бит 6</u> **RFAES:** Приём фреймов с ошибкой выравнивания.

— <u>Бит 5</u> **RFCES:** Приём фреймов с ошибкой CRC.

– <u>Биты 4:0</u>
 Резерв, не трогать.

Регистр прерываний счётчиков передачи Ethernet MMC (ETH_MMCTIR)

Смещение адреса: 0x0108 По сбросу: 0x0000 0000

Запрос прерывания от счётчика ставится при достижении половины максимального значения (ставится старший бит). Снимается после чтения соответствующего счётчика.

31 30 29 28 27 26 25 24 23 22 21 20 19 18 17 16 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 (

	TGFS	Reserved	TGFMSCS	TGFSCS	Reserved
	rc_r		rc_r	rc_r	

– Биты 31:22Резерв, не трогать.

— Бит 21 **TGFS:** Передача хороших фреймов.

– <u>Биты 20:16</u>
 Резерв, не трогать.

— <u>Бит 15</u> **ТGFMSCS:** Передача хороших фреймов с более чем одной коллизией.

— <u>Бит 14</u> **TGFSCS:** Передача хороших фреймов с одной коллизией.

– <u>Биты 13:0</u>
 Резерв, не трогать.

Регистр маски прерываний счётчиков приёма Ethernet MMC (ETH_MMCRIMR)

Смещение адреса: 0x010C По сбросу: 0x0000 0000

Стоящий бит маски запрещает прерывание.

31 30 29 28 27 26 25 24 23 22 21 20 19 18 17 16 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0

Reserved	RGUFM	Reserved	RFAEM	RFCEM	Reserved
	rw		rw	rw	

– <u>Биты 31:18</u>
 Резерв, не трогать.

— <u>Бит 17</u> **RGUFM:** Приём хороших одноадресных фреймов.

– <u>Биты 16:7</u>
 Резерв, не трогать.

— <u>Бит 6</u> **RFAEM:** Приём фреймов с ошибкой выравнивания.

— <u>Бит 5</u> **RFCEM:** Приём фреймов с ошибкой CRC.

– <u>Биты 4:0</u>
 Резерв, не трогать.

Регистр маски прерываний счётчиков передачи Ethernet MMC (ETH_MMCTIMR)

Смещение адреса: 0x0110 По сбросу: 0x0000 0000

Стоящий бит запрещает соответствующее прерывание.

31 30 29 28 27 26 25 24 23 22 21 20 19 18 17 16 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0

Reserved Reserved Reserved Reserved Reserved

Биты 31:22
 Резерв, не трогать.

— <u>Бит 21</u> **ТGFM:** Передача хороших фреймов.

– <u>Биты 20:16</u>
 Резерв, не трогать.

— <u>Бит 15</u> **ТGFMSCM:** Передача хороших фреймов с более чем одной коллизией.

— <u>Бит 14</u> **ТGFSCM:** Передача хороших фреймов с одной коллизией.

– <u>Биты 13:0</u>
 Резерв, не трогать.

Perистр числа успешно переданных фреймов после одной коллизии Ethernet MMC (ETH_MMCTGFSCCR)

Смещение адреса: 0x014C По сбросу: 0x0000 0000

Значение TGFSCC действительно в полу-дуплексе.

Регистр числа успешно переданных фреймов после нескольких коллизий Ethernet MMC (ETH_MMCTGFMSCCR)

Смещение адреса: 0x0150 По сбросу: 0x0000 0000

Значение TGFMSCC действительно в полу-дуплексе.

31 30 29 28 27 26 25 24 23 22 21 20 19 18 17 16 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0

														T	GFN	/ISC															
r	r	r	r	r	r	r	r	r	r	r	r	r	r	r	r	r	r	r	r	r	r	r	r	r	r	r	r	r	r	r	r

Регистр числа успешно переданных фреймов Ethernet MMC (ETH_MMCTGFCR)

Смещение адреса: 0x0168 По сбросу: 0x0000 0000

This register contains the number of good frames transmitted.

31 30 29 28 27 26 25 24 23 22 21 20 19 18 17 16 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0

Ī																TG	FC															
	r	r	r	r	r	r	r	r	r	r	r	r	r	r	r	r	r	r	r	r	r	r	r	r	r	r	r	r	r	r	r	r

— <u>Биты 31:0</u> **TGFC:** Transmitted good frames counter

Регистр числа принятых фреймов с ошибкой CRC Ethernet MMC (ETH_MMCRFCECR)

Смещение адреса: 0x0194 По сбросу: 0x0000 0000

RFCEC это число фреймов, принятых с ошибкой CRC.

31 30 29 28 27 26 25 24 23 22 21 20 19 18 17 16 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0

															RFC	CEC															
r	r	r	r	r	r	r	r	r	r	r	r	r	r	r	r	r	r	r	r	r	r	r	r	r	r	r	r	r	r	r	r

Регистр числа принятых фреймов с ошибкой выравнивания Ethernet MMC (ETH_MMCRFAECR)

Смещение адреса: 0x0198 По сбросу: 0x0000 0000

RFAEC это число фреймов, принятых с ошибкой выравнивания (дробный полубайт).

										-							-				_				-						
31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
															RF/	AEC															
r	r	r	r	r	r	r	r	r	r	r	r	r	r	r	r	r	r	r	r	r	r	r	r	r	r	r	r	r	r	r	r

Регистр числа принятых одноадресных фреймов Ethernet MMC (ETH_MMCRGUFCR)

Смещение адреса: 0x01C4 По сбросу: 0x0000 0000

RGUFC это число хорошо принятых одноадресных фреймов.

31 30 29 28 27 26 25 24 23 22 21 20 19 18 17 16 15 14 13 12 11 10 9 **RGUFC** r r r r r r r r r r r r r r r r r r

29.8.3. Регистры меток времени IEEE 1588

Регистр управления меток времени Ethernet PTP (ETH_PTPTSCR)

Смещение адреса: 0x0700 По сбросу: 0x0000 0000

31 30 29 28 27 26 25 24 23 22 21 20 19 18 17 16 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0

Reserved

Reserved

– Биты 31:6
 Резерв, не трогать.

— <u>Бит 5</u> **TSARU:** Обновление регистра слагаемого при тонкой коррекции

Ставить можно только обнулённый бит.

— <u>Бит 4</u> **TSITE:** Разрешение прерывания запуска по времени, после прерывания снимается.

— <u>Бит 3</u> **TSSTU:** Обновление системного времени

Системное время изменяется на значение регистров обновления метки времени. Биты TSSTU и TSSTI должны быть чистыми. По завершению обновления бит снимается.

— <u>Бит 2</u> **TSSTI**: Инициализация системного времени

В системное время пишется на значение регистров обновления метки времени. Ставить можно только обнулённый бит. После записи бит снимается.

- Бит 1
 ТSFCU: Грубая или тонкая коррекция
 - 1 Нужна Тонкая коррекция.
 - 0 Грубая коррекция.
- <u>Бит 0</u> **TSE**: Разрешение передачи и приёма меток времени

После установки этого бита надо всегда инициализировать системное время.

Perистр суб-секундного инкремента Ethernet PTP (ETH_PTPSSIR)

Смещение адреса: 0x0704 По сбросу: 0x0000 0000

При Грубой коррекции (бит **TSFCU** в **ETH_PTPTSCR**) это значение добавляется в системное время по каждому такту HCLK. При Тонкой коррекции добавляется в системное время по переполнению Накопителя.

31 30 29 28 27 26 25 24 23 22 21 20 19 18 17 16 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0

Reserved				ST	SSI			
Veselven	rw	rw	rw	rw	rw	rw	rw	rw

— Биты 31:8 Резерв, не трогать.

— Биты 7:0 **STSSI**: Суб-секундный инкремент системного времени

Старший регистр метки времени Ethernet PTP (ETH_PTPTSHR)

Смещение адреса: 0x0708 По сбросу: 0x0000 0000

STS это текущее значение секунд системного времени, обновляется само и постоянно.

31 30 29 28 27 26 25 24 23 22 21 20 19 18 17 16 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 (

															S	ΓS															
r	r	r	r	r	r	r	r	r	r	r	r	r	r	r	r	r	r	r	r	r	r	r	r	r	r	r	r	r	r	r	r

Младший регистр метки времени Ethernet PTP (ETH_PTPTSLR)

Смещение адреса: 0x070С По сбросу: 0x0000 0000

31 30 29 28 27 26 25 24 23 22 21 20 19 18 17 16 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0

STPNS															5	STSS	6														
r	r	r	r	r	r	r	r	r	r	r	r	r	r	r	r	r	r	r	r	r	r	r	r	r	r	r	r	r	r	r	r

— <u>Бит 31</u> **STPNS:** Знак системного времени, плюс или минус

Обычно всегда сброшен (плюс).

— Биты 30:0 **STSS:** Суб-секунды системного времени с точностью 0.46 ns.

Старший регистр обновления метки времени Ethernet PTP (ETH_PTPTSHUR)

Смещение адреса: 0x0710 По сбросу: 0x0000 0000

31 30 29 28 27 26 25 24 23 22 21 20 19 18 17 16 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0

															TS	US															
rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw

— <u>Биты 31:0</u> **TSUS:** Секунды обновления системного времени

Используется для записи, сложения или вычитания из системного времени. Писать надо до установки битов **TSSTI** или **TSSTU** в регистре управления.

Младший регистр обновления метки времени Ethernet PTP (ETH_PTPTSLUR)

Смещение адреса: 0x0714 По сбросу: 0x0000 0000

31 30 29 28 27 26 25 24 23 22 21 20 19 18 17 16 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0

TSUPNS															Т	SUS	S														
rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw

— <u>Бит 31</u> **TSUPNS:** Знак обновления, плюс (0) или минус (1)

При стоящем бите TSSTI (инициализация системного времени) должен быть нулевым. Если он стоит при стоящем бите TSSTU, то значение обновления вычитается из системного времени, иначе, добавляется.

— <u>Биты 30:0</u> **TSUSS:** Суб-секунды обновления системного времени с точностью 0.46 ns.

Писать надо до установки битов TSSTI или TSSTU в регистре управления.

Регистр слагаемого метки времени Ethernet PTP (ETH_PTPTSAR)

Смещение адреса: 0x0718 По сбросу: 0x0000 0000

31 30 29 28 27 26 25 24 23 22 21 20 19 18 17 16 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0

															TS	SA															
rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw

— <u>Биты 31:0</u> **ТSA:** Слагаемое времени

Используется только при Тонкой коррекции (бит TSFCU в ETH_PTPTSCR). По каждому такту добавляется в регистр накопителя, системное время обновляется при переполнении Накопителя.

Старший регистр целевого времени Ethernet PTP (ETH_PTPTTHR)

Смещение адреса: 0x071С По сбросу: 0x0000 0000

31 30 29 28 27 26 25 24 23 22 21 20 19 18 17 16 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0

															TT	SH															
rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw

— <u>Биты 31:0</u> **ТТSH:** Секунды целевого времени

При достижении системным временем значения целевого выдаётся прерывание (бит TSARU в ETH PTPTSCR).

Младший регистр целевого времени Ethernet PTP (ETH_PTPTTLR)

Смещение адреса: 0x0720 По сбросу: 0x0000 0000

31 30 29 28 27 26 25 24 23 22 21 20 19 18 17 16 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0

															TT	SL															
rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw

— <u>Биты 31:0</u> **TTSL:** Наносекунды целевого времени (знаковое)

При достижении системным временем значения целевого выдаётся прерывание (бит TSARU в ETH PTPTSCR).

29.8.4. Описание регистров DMA

Регистр режима шины Ethernet DMA (ETH_DMABMR)

Смещение адреса: 0x1000 По сбросу: 0x0002 0101

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
		Rese	erved	İ		AAB	БРМ	USP			RI	DР			FB	Р	М			PI	3L			erved			DSL			PΑ	SR
						rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	Res	rw	rw	rw	rw	rw	rw	rs

- <u>Биты 31:26</u>
 Резерв, не трогать.
- Бит 25
 ААВ: Выравнивание адреса частей

Если этот бит стоит вместе с битом FB, то AHB выдаёт все пакеты, выравненными по младшим битам адреса начала. Если бит FB равен 0, то первый пакет не выравнивается, а последующие таки да..

— <u>Бит 24</u> **FPM:** Режим 4xPBL

Если бит стоит, то значение PBL (биты [22:17] и [13:8]) умножается на 4. И DMA передаёт данные за максимум 4, 8, 16, 32, 64 или 128 частей, в зависимости от значения PBL.

- <u>Бит 23</u> **USP**: Использовать отдельный PBL
 - 1 RxDMA как PBL использует биты[22:17], а TxDMA биты[13:8].
 - 0 RxDMA и TxDMA для PBL используют биты[13:8].
- <u>Биты 22:17</u> **RDP:** RxDMA PBL

Максимальное число частей одной передачи RxDMA. Допустимое значение RDP равно 1, 2, 4, 8, 16, или 32. Иное приводит к неадекватному поведению.

Работает только при стоящем бите USP.

- <u>Бит 16</u> **FB**: Фиксированный пакет
 - 1 В начале нормальных передач АНВ использует только SINGLE, INCR4, INCR8 или INCR16 операции.
 - 0 SINGLE и INCR.
- <u>Биты 15:14</u> РМ: Отношение приоритетов Rx:Тх при чистом бите DA

00: 1:1

01: 2:1

10: 3:1

11: 4:1

— <u>Биты 13:8</u> **PBL:** Программируемая длина пакета

Максимальное число частей одной передачи DMA.

Допустимое значение PBL равно 1, 2, 4, 8, 16, или 32. Иное приводит к неадекватному поведению. При стоящем бите USP используется только TxDMA.

Ограничения PBL такие:

- Максимально допустимое значение частей (PBL) ограничено размером Тх FIFO и Rx FIFO.
- FIFO вынужденно поддерживает максимальное число частей, равное половине глубины FIFO.
- Если PBL общий для приёма и передачи, то надо учитывать меньшую глубину RxFIFO и TxFIFO.
- Недопустимое значение PBL сводит систему с ума.
- <u>Бит 7</u>
 Резерв, не трогать.
- <u>Биты 6:2</u> **DSL:** Длина пропуска дескриптора

Это число пропускаемых слов между двумя несцеплёнными дескрипторами от конца первого до начала второго. Если DSL равен нулю, то это неразрывная таблица дескрипторов в режиме кольца.

- <u>Бит 1</u> **DA**: Арбитраж DMA
 - 0: Круговой с отношением приоритетов Rx:Тх в битах [15:14]
 - 1: Ях приоритетнее Тх
- <u>Бит 0</u> **SR**: Программный сброс всех подсистем МАС DMA

Автоматически снимается после завершения сброса всех доменов тактирования. В регистры ядра можно писать только при нулевом бите.

Регистр требования опроса списка дескрипторов передачи Ethernet DMA (ETH_DMATPDR)

Смещение адреса: 0x1004 По сбросу: 0x0000 0000

31 30 29 28 27 26 25 24 23 22 21 20 19 18 17 16 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0

TPD rw_wt

— <u>Биты 31:0</u> **ТРD**: Требование опроса передачи

После записи любого числа DMA проверяет текущий дескриптор (адрес в регистре ETH_DMACHTDR) на доступность. Если он принадлежит CPU, то передача возвращается в Останов и ставится бит 2 регистра ETH_DMASR, иначе передача возобновляется.

Регистр требования опроса списка дескрипторов приёма Ethernet DMA (ETH_DMARPDR)

Смещение адреса: 0x1008 По сбросу: 0x0000 0000

31 30 29 28 27 26 25 24 23 22 21 20 19 18 17 16 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0

RPD rw_wt

— <u>Биты 31:0</u> **RPD:** Требование опроса приёма

После записи любого числа DMA проверяет текущий дескриптор (адрес в регистре ETH_DMACHRDR) на доступность. Если он принадлежит CPU, то передача возвращается в Останов и ставится бит 7 регистра ETH_DMASR, иначе передача возобновляется.

Регистр базового адреса списка дескрипторов приёма Ethernet DMA (ETH_DMARDLAR)

Смещение адреса: 0x100C По сбросу: 0x0000 0000

Список дескрипторов лежит в памяти и должен быть выравнен на границу слова. DMA сам выравнивает адрес на границу ширины шины, обнуляя младшие биты (биты[1/2/3:0] для 32/64/128-бит ширины). Писать в регистр можно только при остановленном приёме.

 $31 \quad 30 \quad 29 \quad 28 \quad 27 \quad 26 \quad 25 \quad 24 \quad 23 \quad 22 \quad 21 \quad 20 \quad 19 \quad 18 \quad 17 \quad 16 \quad 15 \quad 14 \quad 13 \quad 12 \quad 11 \quad 10 \quad 9 \quad 8 \quad 7 \quad 6 \quad 5 \quad 4 \quad 3 \quad 2 \quad 1 \quad 0$

															SF	٦L															
rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw

Регистр базового адреса списка дескрипторов передачи Ethernet DMA (ETH_DMATDLAR)

Смещение адреса: 0x1010 По сбросу: 0x0000 0000

Список дескрипторов лежит в памяти и должен быть выравнен на границу слова. DMA сам выравнивает адрес на границу ширины шины, обнуляя младшие биты (биты[1/2/3:0] для 32/64/128-бит ширины). Писать в регистр можно только при остановленном приёме.

31 30 29 28 27 26 25 24 23 22 21 20 19 18 17 16 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0

	SRL																															
rv	٧	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw

— <u>Биты 31:0</u> **STL:** Начало списка передачи

Регистр состояния Ethernet DMA (ETH_DMASR)

Смещение адреса: 0x1014 По сбросу: 0x0000 0000

Нерезервированные биты из ETH_DMASR[16:0] снимаются записью 1 в них. Прерывания по ним маскируются в регистре ETH_DMAIER.

31 30 29 28 27 26 25 24 23 22 21 20 19 18 17 16 15 14 13 12 11 10 9 8 RWTS **PMTS** RPSS RBUS TSTS FBES TBUS TPSS TJTS ERS TUS ROS ETS EBS $\frac{S}{N}$ **IPS** AIS RSReserved Reserved Z Reserved rcrcrcrcrcrcrcrcrcrcrcrcrcrcrcr r r w1 w1 w1 w1 w1

— <u>Биты 31:30</u>
 Резерв, не трогать.

— <u>Бит 29</u> **TSTS:** Статус прерывания запуска по времени

Снимается чтением регистра состояния ядра МАС, очищая источник (бит 9).

— <u>Бит 28</u> **РМТS:** Статус прерывания РМТ

Снимается чтением соответствующих регистров ядра МАС, очищая источники.

— <u>Бит 27</u> **ММСS**: Статус прерывания ММС

Снимается чтением соответствующих регистров ядра МАС, очищая источники.

— <u>Бит 26</u>
 Резерв, не трогать.

— <u>Биты 25:23</u> **EBS:** Биты причины фатальной ошибки шины (ETH_DMASR[13])

Бит 23: 1 - Ошибка передачи TxDMA, 0 - Ошибка передачи RxDMA

Бит 24: 1 - Ошибка при чтении, 0 - Ошибка при записи

Бит 25: 1 - Ошибка при доступе к дескриптору, 0 - Ошибка при доступе к буферу данных

— <u>Биты 22:20</u> **TPS:** Состояние процесса передачи (TxDMA FSM)

000: Стоит; Была команда Сброса или Останова передачи

001: Работа; Выборка дескриптора передачи

010: Работа; Ждёт статус

011: Работа; Пишет данные из буфера памяти в TxFIFO

100, 101: Резерв

110: Приостановка; Недоступен дескриптор передачи или Исчерпание буфера

111: Работа; Закрывает дескриптор передачи

— <u>Биты 19:17</u> **RPS:** Состояние процесса приёма (RxDMA FSM)

000: Стоит: Была команда Сброса или Останова приёма

001: Работа: Выборка дескриптора приёма

010: Резерв

011: Работа: Ждёт приёмного пакет

100: Приостановка: Недоступен дескриптор приёма

101: Работа: Закрывает дескриптор приёма

110: Резерв

111: Работа: Передаёт данные из RxFIFO в память

— <u>Бит 16</u> **NIS:** Общее нормальное прерывание

Это логическое OR запросов прерываний, разрешённых в регистре ETH_DMAIER:

- ETH_DMASR [0]: прерывание Передачи
- ETH_DMASR [2]: Буфер передачи недоступен
- ETH_DMASR [6]: прерывание Приёма
- ETH_DMASR [14]: прерывание Раннего приёма

Бит снимается записью 1 после снятия бита причины прерывания.

— <u>Бит 15</u> **AIS:** Общее ненормальное прерывание

Это логическое OR запросов прерываний, разрешённых в регистре ETH_DMAIER:

- ETH_DMASR [1]: Передача остановлена
- ETH DMASR [3]: Таймаут трёпа
- ETH_DMASR [4]: Переполнение RxFIFO
- ETH_DMASR [5]: Исчерпание передачи
- ETH_DMASR [7]: Буфер приёма недоступен
- ETH_DMASR [8]: Приём остановлен
- ETH_DMASR [9]: Таймаут сторожевого таймера приёма
- ETH_DMASR [10]: прерывание Ранней передачи
- ETH_DMASR [13]: Фатальная ошибка шины

Бит снимается записью 1 после снятия бита причины прерывания.

— <u>Бит 14</u> **ERS**: Ранний приём

DMA заполнил первый буфер данных пакета. Прерывание приёма ETH_DMASR[6] автоматически снимает этот бит.

— <u>Бит 13</u> **FBES**: Фатальная ошибка шины

Причина ошибки указана в битах [25:23]. Соответствующая машина DMA прекращает доступ к шине.

- <u>Биты 12:11</u>
 Резерв, не трогать.
- Бит 10
 ЕТS: Ранняя передача

Передаваемый фрейм полностью записан в TxFIFO.

— <u>Бит 9</u> **RWTS:** Таймаут сторожевого таймера приёма

Длина принятого фрейма больше 2 048 байт.

- <u>Бит 8</u> **RPSS:** Приём остановлен
- Бит 7
 RBUS: Буфер приёма недоступен

Следующий дескриптор принадлежит CPU, а предыдущий принадлежал DMA. Приём приостановлен. Он восстановится после того как CPU изменит принадлежность дескриптора выдаст и требование опроса приёма или будет принят следующий распознанный фрейм.

— Бит 6 **RS**: Фрейм принят

Статус приёма уже записан в дескриптор. Машина остаётся в Работе.

— Бит 5 **TUS:** Исчерпание передачи

Передача приостановлена, ставится бит исчерпания TDES0[1].

Бит 4
 ROS: Переполнение буфера приёма

Если программе передана часть фрейма, то ставится бит переполнения RDES0[11].

— <u>Бит 3</u> **ТЈТЅ:** Таймаут трёпа

Допустимое время активной передачи исчерпано, машина Остановлена, ставится флаг TDES0[14].

— <u>Бит 2</u> **TBUS:** Буфер передачи недоступен

Следующий дескриптор принадлежит CPU. Передача приостановлена. Причина лежит в битах[22:20]. Передача восстановится после того как CPU изменит принадлежность дескриптора выдаст и требование опроса передачи.

- <u>Бит 1</u> **TPSS:** Передача остеновлена.
- <u>Бит 0</u> **ТS:** Конец передачи фрейма, ставится TDES1[31].

Регистр режима работы Ethernet DMA (ETH_DMAOMR)

Смещение адреса: 0x1018 По сбросу: 0x0000 0000

При инициализации DMA этот регистр пишут последним

31 30 29 28 27 26 25 24 23 22 21 20 19 18 17 16 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1

Reserved	DTCEFD	RSF	DFRF	eserved	TSF	FTF	Reserved		TTC		ST	Reserved	FEF	FUGF	eserved	OTO		OSF	SR	eserved
	rw	rw	rw	œ	rw	rs		rw	rw	rw	rw		rw	rw	Я	rw	rw	rw	rw	R

— <u>Биты 31:27</u>
 Резерв, не трогать.

— <u>Бит 26</u> **DTCEFD:** Запрет выброса фреймов с ошибкой контрольной суммы только у вложенных пакетов TCP/IP.

— <u>Бит 25</u> **RSF:** Режим Накопления (Store-and-forward) при приёме

- 1 Фреймы читаются из RxFIFO после приёма всего фрейма, игнорируя биты RTC.
- 0 RxFIFO работает в режиме Cut-through, порог начала выдачи задан в битах RTC.
- <u>Бит 24</u> **DFRF:** Запрет слива принятых фреймов при недоступности дескриптора/буфера
- <u>Биты 23:22</u>
 Резерв, не трогать.
- Бит 21 TSF: Режим Накопления (Store-and-forward) при передаче
 - 1 TxFIFO выдаются только полностью записанные фреймы, игнорируя биты TTC.
 - 0 TxFIFO учитывает порог начала выдачи, заданный в битах ТТС.

Бит можно писать только при остановленной передаче.

— Бит 20FTF: Слить ТхFIFO

Контроллер TxFIFO и указатели сбрасываются в начальное состояние, все данные теряются. Бит снимается автоматически после завершения сброса. При стоящем бите писать в этот регистр нельзя.

- Биты 19:17 Резерв, не трогать.
- <u>Биты 16:14</u> **ТТС:** Порог передачи из TxFIFO (при TSF=0)

Передача начинается если размер части фрейма в TxFIFO превышает порог, или записан полный фрейм.

000: 64

001: 128

010: 192

011: 256

100: 40

101: 32 110: 24

111: 16

— Бит 13 **ST:** Старт/Стоп передачи

- 1 Старт. Машина идёт в Работу, DMA ищет в списке передаваемый фрейм, начиная с текущей позиции (начала списка в ETH_DMATDLAR или сохранённого состояния). Если текущий дескриптор не принадлежит DMA, то машина идёт в Приостановку и ставится бит недоступности буфера (ETH_DMASR[2]). Старт работает только при остановленной передаче. Если команду выдать до установки регистра ETH_DMATDLAR, то DMA сходит с ума.
- О Стоп. После завершения передачи текущего фрейма машина уходит в Останов и сохраняется позиция следующего фрейма для рестарта. Команда Стоп работает только после завершения передачи текущего фрейма или в состоянии Приостановки.
- <u>Биты 12:8</u>
 Резерв, не трогать.
- Бит 7
 FEF: Выдавать сбойные фреймы из RxFIFO
 - 1 DMA выдаются все фреймы, кроме коротышей (runt).
 - 0 RxFIFO отбрасывает все фреймы с ошибкой (ошибка CRC, коллизия, гигантский фрейм, таймаут сторожевого таймера, переполнение). Но, если в режиме порога начало фрейма уже поступило на сторону чтения из RxFIFO, то фрейм не выбрасывается.
- <u>Бит 6</u> **FUGF:** Выдавать маломерные хорошие фреймы
 - 1 Rx FIFO выдаёт хорошие фреймы короче 64 байт, включая CRC и расширитель.
 - 0 Rx FIFO отбрасывает фреймы короче 64 байт, кроме прошедших порог RTC.
- <u>Бит 5</u> Резерв, не трогать.
- <u>Биты 4:3</u> **RTC:** Порог приёма

Если длина принятой части фрейма превышает порог, то начинается выдача его DMA. Фреймы короче порога выдаются автоматически.

NB: Значение порога 11 не применимо если глубина RxFIFO равна 128 байтам.

NB: Эти биты работают только при RSF=0.

00: 64 01: 32 10: 96 11: 128

— Бит 2 **OSF**: Обрабатывать второй фрейм

Если стоит, то DMA начинает обрабатывать второй фрейм ещё до получения статуса первого.

- <u>Бит 1</u> **SR:** Старт/Стоп приёма
 - 1 Старт. Машина идёт в Работу. DMA выбирает из списка приёма принадлежащий DMA дескриптор (с текущего положения или начала списка в регистре ETH_DMARDLAR) и начинает передачу в память. Если такого дескриптора нет, то приём приостанавливается и ставится бит недоступности буфера (ETH_DMASR [7]). Команда Старт действует только при остановленном приёме. Выдавать команду надо после записи регистра DMA ETH_DMARDLAR, иначе DMA может спятить.
 - 0 После завершения передачи текущего фрейма машина уходит в Останов и сохраняется позиция следующего фрейма для рестарта. Команда Стоп работает только при ожидании приёма пакета или в состоянии Приостановки.
- <u>Бит 0</u>Резерв, не трогать.

Регистр разрешения прерываний Ethernet DMA (ETH_DMAIER)

Смещение адреса: 0x101C По сбросу: 0x0000 0000

Стоящая 1 в бите разрешает соответствующее прерывание из регистра ETH DMASR.

31 30 29 28 27 26 25 24 23 22 21 20 19 18 17 16 15 14 13 12 11 10 0 FBEIE RBUIE TBUIE TPSIE NISE AISE ETE TUE Reserved 8 $\overline{\alpha}$ Reserved rw rw rw rw rw rw rw rw rw rw rw rw

— <u>Биты 31:17</u>
 Резерв, не трогать.

— <u>Бит 16</u> **NISE**: Общее нормальное прерывание

Разрешает общее прерывание по битам:

- ETH DMASR [0]: прерывание Передачи
- ETH_DMASR [2]: Буфер передачи недоступен
- ETH_DMASR [6]: прерывание Приёма
- ETH_DMASR [14]: прерывание Раннего приёма
- <u>Бит 15</u>
 AISE: Общее ненормальное прерывание

Разрешает общее прерывание по битам:

- ETH_DMASR [1]: Передача остановлена
- ETH_DMASR [3]: Таймаут трёпа
- ETH_DMASR [4]: Переполнение RxFIFO
- ETH_DMASR [5]: Исчерпание передачи
- ETH_DMASR [7]: Буфер приёма недоступен
- ETH_DMASR [8]: Приём остановлен
- ETH_DMASR [9]: Таймаут сторожевого таймера приёма
- ETH DMASR [10]: прерывание Ранней передачи
- ETH_DMASR [13]: Фатальная ошибка шины
- Бит 14
 ERIE: Ранний приём.
- <u>Бит 13</u> **FBEIE:** Фатальная ошибка шины.
- <u>Биты 12:11</u>
 Резерв, не трогать.
- <u>Бит 10</u>
 ETIE: Ранняя передач.
- <u>Бит 9</u>
 RWTIE: Таймаут сторожевого таймера приёма
- <u>Бит 8</u> **RPSIE:** Приём остановлен.
- <u>Бит 7</u> **RBUIE:** Буфер приёма недоступен.
- <u>Бит 6</u> **RIE:** Прерывание Приёма.
- <u>Бит 5</u>
 <u>Бит 4</u>
 <u>ТИЕ</u>: Исчерпание буфера передачи.
 <u>Бит 4</u>
 <u>ROIE</u>: Переполнение буфера приёма.

— <u>Бит 3</u> **ТЈТІЕ:** Таймаут трёпа передачи.

— <u>Бит 2</u> **TBUIE:** Буфер передачи недоступен.

— <u>Бит 1</u> **TPSIE:** Передача остановлена.

— <u>Бит 0</u> **ТІЕ:** Прерывание передачи.

Регистр числа потерянных фреймов и переполнения буфера Ethernet DMA (ETH_DMAMFBOCR)

Смещение адреса: 0x1020 По сбросу: 0x0000 0000

31 30 29 28 27 26 25 24 23 22 21 20 19 18 17 16 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0

Reserved	OFOC						MFA						OMFC								MF	-C							
	rc_ r	rc_ r	rc_ r	rc_ r	rc_ r	rc_ r	rc_ r	rc_ r	rc_ r	rc_ r	rc_ r	rc_ r	rc_ r	rc_ r	rc_ r	rc_ r	rc_ r	rc_ r	rc_ r	rc_ r	rc_ r	rc_ r	rc_ r	rc_ r	rc_ r	rc_ r	rc_ r	rc_ r	rc_ r

— <u>Биты 31:29</u>
 Резерв, не трогать.

— <u>Бит 28</u> **ОГОС:** Бит переполнения счётчика переполнений FIFO

— <u>Биты 27:17</u> **МFA:** Фреймы, потерянные программой

— <u>Бит 16</u> **ОМFC:** Бит переполнения счётчика потерянных фреймов

— <u>Биты 15:0</u> **МFC:** Фреймы, потерянные контроллером по недоступности буфера.

Регистр текущего дескриптора передачи хоста Ethernet DMA (ETH_DMACHTDR)

Смещение адреса: 0x1048 По сбросу: 0x0000 0000

31 30 29 28 27 26 25 24 23 22 21 20 19 18 17 16 15 14 13 12 11 10 9 HTDAP r

— Биты 31:0
 HTDAP: Адрес начала текущего дескриптора передачи, изменяется DMA.

Регистр текущего дескриптора приёма хоста Ethernet DMA (ETH_DMACHRDR)

Смещение адреса: 0x104C По сбросу: 0x0000 0000

31 30 29 28 27 26 25 24 23 22 21 20 19 18 17 16 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0

															HRE	DAP															
r	r	r	r	r	r	r	r	r	r	r	r	r	r	r	r	r	r	r	r	r	r	r	r	r	r	r	r	r	r	r	r

— Биты 31:0 **HRDAP:** Адрес начала текущего дескриптора приёма, изменяется DMA.

Регистр адреса текущего буфера передачи хоста Ethernet DMA (ETH_DMACHTBAR)

Смещение адреса: 0x1050 По сбросу: 0x0000 0000

31 30 29 28 27 26 25 24 23 22 21 20 19 18 17 16 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0

HTBAP

— <u>Биты 31:0</u> **HTBAP:** Адрес буфера передачи, изменяется DMA.

Регистр адреса текущего буфера приёма хоста Ethernet DMA (ETH_DMACHRBAR)

Смещение адреса: 0x1054 По сбросу: 0x0000 0000

31 30 29 28 27 26 25 24 23 22 21 20 19 18 17 16 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0

															HRE	BAP															
																-,															
	-		_			_	_	_	_	_	-	-	_					_	_	_	_	_	_					_	_	_	
r	r	r	r	r	r	r	r	r	r	r	r	r	r	r	r	r	r	r	r	r	r	r	r	r	r	r	r	r	r	r	r

055-14	Dominton				_		Τ.,		_		.]_	<u>-</u>		_		T.,	Ι.,	Τ_													
Offset	Register	31	30	29	28	27	25	24	23	22	21	20	19	18	11	16	15	4	13	12	11	10	6	8	7	9	2	4	3	7	0
0x00	ETH_MACCR			Re	ese	rved			WD	JD	Populada	מבואפו		IFG		CSD	Reserved	FES	ROD	ΓM	DM	IPCO	RD	Reserved	APCS	R	7	DC	TE	RE	Reserved
	Reset value		ı						0	0) å	Ž	0	0	0	0	Re	0	0	0	0	0	0	Re	0	0	0	0	0	0	Re
0x04	ETH_MACFFR Reset value	R A									Res	erve	ed									o HPF	o SAF	0	0	0	o BFD	o PAM	o DAIF		o PM
	ETH_MACHTHR														H	тн	I[31	1:0]				Ľ		Ů	Ľ		L	Ů	Ů		٠١٠
0x08	Reset value	0	0	0	0	0 0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0 0
0x0C	ETH_MACHTLR				_											HTL	•													_	
	Reset value	0	0	0	0	0 0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0		0 0 M M
0x10	ETH_MACMIIAR							Rese	erve	d							Ļ		PA	T .			I .	MR		Ι.,	Reserved		CR		W B
	Reset value																0	0	0	0	0	0	0	0	0	0	Re	0	0	0	0 0
0x14	ETH_MACMIIDR Reset value							Rese	erve	d							0	0 0	0	0	0	0	0	0 0	1D 0	0	0	0	0	0	0 0
	Tieset value																	<u> </u>								0		U			_
0x18	ETH_MACFCR							P	т										F	Res	erve	d			ZQPD	Reserved	Pl	LT	UPFD	RFCE	I FCE FCB/BPA
	Reset value	0	0	0	0	0 0	0	0	0	0	0	0	0	0	0	0	-								0	Ä	0	0	0	0	0 0
0x1C	ETH_MACVLAN TR						R	lesen	ved							VLANTC								VLA	ANT	1					•
	Reset value															0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0 0
2 22	ETH_MACRWU FFR			Fran	ne '	filter re	eg0\	\Fran	ne fi	ilte	r reg	1\Fr	ame	e filte	er re	g2\l	Fra	ame f	ilter	reg	3\Fr	ame	e filte	er re	g4\	\F	rame	e filt	er re	g7	
0x28	Reset value																0														
0x2C	ETH_MACPMTC SR	WFFRPR									Re	eser	ved										GN	Reserved	5	WFR	MPR	Reserved		WFE	MPE
	Reset value	0																					0	2	-	0	0	2		0	0 0
0x38	ETH_MACSR						No	ot ap	plica	abl	е							F	Rese	erve	d		o TSTS	Reserved		o MMCTS	o MMCRS	O MMCS	PMTS		serve d
	Reset value																						<u> </u>						_		
0x3C	ETH_MACIMR						No	ot ap	plica	abl	е							F	Rese	erve	d		TSTIM		Re	eser	/ed		PMTIM		serve d
	Reset value	_	1																				0						0		
0x40	ETH_MACA0HR								ser															MAC	CA0	H					
	Reset value ETH_MACA0LR	1	0	0	0	0 0	0	0	0	0	0	0	0	0	0	0 MA	1		1	1	1	1	1	1	1	1	1	1	1	1	1 1
0x44	Reset value	1	1	1	1	1 1	1	1	1	1	1	1	1	1	1	1	1		1	1	1	1	1	1	1	1	1	1	1	1	1 1
0x48	ETH_MACA1HR	A E	S A		N	BC[6:	0]	ı			F	Rese	erve	ed					l				ı	MAC	CA1	H	<u> </u>	<u> </u>			
	Reset value	0	0	0	0	0 0	0	0									1		1	1	1	1	1	1	1	1	1	1	1	1	1 1
0x4C	ETH_MACA1LR															MA															
	Reset value	1	1	1	1	1 1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1 1
0x50	ETH_MACA2HR Reset value	A E 0	S A 0	0 0	0 [MBC		0 0			F	Rese	erve	ed			1	1	1	1	1	1	1	MAC 1	A2		1	1	1	1	1 1
	1 1000t Value	ŭ	Ľ	Ŭ .	~	ر ا	J	Ľ									Ľ		Ľ	<u>'</u>	L'	L'	Ľ	L .	Ľ	<u> </u>	L'	'			. '

State Stat		1	1	-				1	-	-1	-	- 1	-1		-	-1-	1	1		-		-	-		1		_	-		-	-	_	-
	Offset	Register	31	30	53	28	22	26	25	24	23	22	21	20	19	41	16	15	14	13	12	7	10	6	8	^	٠ و	۱ م		4	ი ი	1 -	0
Reservative	0v54	ETH_MACA2LR															MA	CA2	L														
State Stat	0,04	Reset value	1	1	1	1	1	1	1	1	1	1	1	1	1 '	1 1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1 1	1	1
STEPL_MMCRIMA STEPL STEP	0x58	ETH_MACA3HR	A E	S A			М	вс					R	eser	ved										MA	CA	3H						
0x104 ETH_MMCRIR Reserved R			0	0	0	0	0	0	0	0										1	1	1	1	1	1	1	1	1	1	1	1 1	1	1
STH_MMCRIR Reserved Reserve	0x5C																																
Reserved		Reset value	1	1	1	1	1	1	1	1	1	1	1	1	1 '	1 1	1	1	1	1	1	1	1	1	1	1		1	1	_			4
State Stat	0x100	_													Re	eserve	ed																
Reserved		110001 Value														m											100		0		<u> </u>		Ť
STH_MMCRIMR Reserved STH_MMCRIMR Reserved STH_MMCRIMR Reserved STH_MMCRIMR Reserved STH_MMCRIMR Reserved STH_MMCRIMR Reserved STH_MMCRIMR Reserved STH_MMCRIMR Reserved STH_MMCRIMR Reserved STH_MMCRIMR Reserved STH_MMCRIMR Reserved STH_MMCRIMR Reserved STH_MMCRIMR Reserved STH_MMCRIMR Reserved STH_MMCRIMR Reserved STH_MMCRIMR Reserved STH_MMCRIMR Reserved STH_MMCRIMR Reserved STH_MMCRIMR	0x104	ETH_MMCRIR						F	Resei	ved										R	ese	rve	d				_			I	Rese	rved	l
Reset value		Reset value														0											()	0				
State Stat	0x108	ETH_MMCTIR				R	Rese	erve	d				TGFS	F	Rese	erved		TGFMSCS	TGFSCS							Re	serv	/ed					
Reset value		Reset value											0					0	0														
State Stat	0x10C	ETH_MMCRIMR						F	Resei	ved										R	ese	rve	d				RFAEM		N I	ı	Rese	rved	l
Reset value		Reset value														0											()	0				
STH_MMCTGFS CCR Reset value 0 0 0 0 0 0 0 0 0	0x110	ETH_MMCTIMR				R	Res	erve	d					í	Rese	erved		TGFMSCM	MOSJEL							Re	serv	/ed					
Ox14C CCR Reset value O O O O O O O O O													0					0	0														
STH_MMCTGF MSCCR Reset value 0 0 0 0 0 0 0 0 0	0x14C	CCR																															
0x150			0	0	0	0	0	0	0	0	0	0	0	0	0 (0 0	0	0	0	0	0	0	0	0	0	0) ()	0	0	0 0	0	0
STH_MMCTGF Reset value	0x150															7	ΓGFΙ	MSC	CC														
CR			0	0	0	0	0	0	0	0	0	0	0	0	0 (0 0	0	0	0	0	0	0	0	0	0	0) ()	0	0	0 0	0	0
Reset value	0x168																TC	SFC															
STSST STSS		Reset value	0	0	0	0	0	0	0	0	0	0	0	0	0 (0 0	0	0	0	0	0	0	0	0	0	0) ()	0	0	0 0	0	0
STH_MMCRFAE	0x194																RF		;														
CR Reset value			0	0	0	0	0	0	0	0	0	0	0	0	0 (0 0	0	0	0	0	0	0	0	0	0	0) ()	0	0	0 0	0	0
STH_MMCRGU FCR Reserved R	0x198																RF.	AEC	;														
0x1C4 FCR Reset value 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0			0	0	0	0	0	0	0	0	0	0	0	0	0 (0 0	0	0	0	0	0	0	0	0	0	0) ()	0	0	0 0	0	0
0x700 ETH_PTPTSCR Reserved	0x1C4	FCR																															
Reset value 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0		Reset value	0	0	0	0	0	0	0	0	0	0	0	0	0 (0	0	0	0	0	0	0	0	0	0	0) ()	0	0	0 0	0	0
0x704 ETH_PTPSSIR Reserved	0x700	ETH_PTPTSCR												Re	eser	ved												TTCABIL	TOTAL	1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1	TSST	TSFCU	TSE
0x704 Reserved																													0	0	0 0	0	0
Heset value	0x704												R	leser	ved											L							
		Reset value																								C) ()	0	0	0 0	0	0

Offset	Register	31	30	59	28	27	26	25	24	23	22	21	20	19	18	17	16	15	41	13	12	11	10	6	80	7	9	2	4	က	2	1	0
0x708	ETH_PTPTSHR						•				·					(STS	[31	:0]	•		·				•	•						
0.7700	Reset value	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
0x70C	ETH_PTPTSLR	STPNS		•	•	•			•					•		•	;	STS	SS									•		•			
	Reset value	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
0x710	ETH_PTPTSHU R Reset value	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	TS	SUS	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
	neset value		U	U	U	U	U	U	U	U	U	U	U	U	U	U	U	U	U	U	U	U	U	U	U	U	U	U	U	U	U	U	-
0x714	ETH_PTPTSLU R	TSUPNS																SU												.		1	
	Reset value	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
0x718	ETH_PTPTSAR								_									SA															
	Reset value	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
0x71C	ETH_PTPTTHR								- 1									ΓSΗ		_					_					_	_		
	Reset value	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
0x720	ETH_PTPTTLR		١.	_	١.	_	_		^	_	•	•	_	_	10	_		ΓSL	10			^	•	•	_	_	_	_	<u> </u>		_		_
	Reset value	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
0x1000	ETH_DMABMR		F	Rese	erve	d				, USP	•			DP	T 0		EB.		М			PE			4	, EDFE			DSL				SS
	Reset value							0	0	0	0	0	0	0	0	1	0	0	0	0	0	0	0	0	1	0	0	0	0	0	0	0	1
0x1004	ETH_DMATPDR								_									PD															
	Reset value	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
0x1008	ETH_DMARPDR								- 1				_					PD		_					_					_	_		
	Reset value	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
0x100C	ETH_DMARDLA R	0	Ι ο	10	Ι ο	Ι ο	· ο	ا م ا	<u> </u>	0	0	0	_	Ι ο	Ιο	Ι ο		RL	Ιο	0	0	0	0	0	_	_	_	Ι ο	Ιο	Ι ο	0	I o I	0
	Reset value ETH_DMATDLA	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
0x1010	R R																S	TL															
	Reset value	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
0x1014	ETH_DMASR	Reserved	200	TSTS	PMTS	MMCS	Reserved		EBS			TPS			RPS		SIN	AIS	ERS	FBES	Reserved		ETS	RWTS	RPSS	RBUS	RS	TUS	ROS	TJTS	TBUS	TPSS	TS
	Reset value	A d	2	0	0	0	Re	0	0	0	0	0	0	0	0	0	0	0	0	0	Re		0	0	0	0	0	0	0	0	0	0	0
0x1018	ETH_DMAOMR		Re	ser	ved		DTCEFD	RSF	DFRF	Reserved		TSF	FTF	Re	eser d	ve		TC		ST		Re	serv	ed 'ed		FEF	FUGF	Reserved	DTG)	OSF	SR	Reserved
	Reset value	-					0	0	0	Re		0	0				0	0	0	0						0	0	Re	0	0	0	0	Re
0x101C	ETH_DMAIER							Res	serv	ed							NISE	AISE	ERIE	FBEIE	Reserved		ETIE	RWTIE	RPSIE	RBUIE	RIE	TUE	ROIE	TJTIE	TBUIE	TPSIE	븯
	Reset value																0	0	0	0	Re		0	0	0	0	0	0	0	0	0	0	0
0x1020	ETH_DMAMFB OCR	Re	eser d	ve	OFOC						MFA						OMFC		I	I					М	FC	<u>I</u>	l	I	l		<u> </u>	
	Reset value				0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
0x1048	ETH_DMACHTD R						l	<u> </u>							<u> </u>		НТ	DAI	<u> </u>	<u> </u>						I	l		<u> </u>	l		<u> </u>	
	Reset value	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
	ETH_DMACHR DR																HR	DAF)														_
0x104C	Reset value	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
	ETH_DMACHTB	U	U	U	U	U	U	U	U	U	U	U	U	U	U					U	U	U	U	U	U	U	U	U	U	U	U	J	
0x1050	AR																HTI	BAF)														
	Reset value	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
	ETH_DMACHRB				!				1								HR	BAF)														\exists
0x1054	AR	_		•	•	_		0 1	<u> </u>	0 1			•	•							•		•		_	•	•	_	_	•	_		\perp
	Reset value	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

30. Электронная сигнатура устройства

30.1. Регистр размера памяти

30.1.1. Регистр размера Флэш-памяти

Базовый адрес: 0x1FFF F7E0

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
							F_5	SIZE							
r	r	r	r	r	r	r	r	r	r	r	r	r	r	r	r

— Биты 15:0

F SIZE: Размер памяти от производителя в КБайтах, пример: 0x0080 = 128 КБ.

30.2. Регистр уникального ID устройства (96 бит)

Базовый адрес: 0x1FFF F7E8

Смещение адреса: 0х00

Только чтение = 0xXXXX от производителя.

15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0

U_ID(15:0)

r r r r r r r r r r r r r r

Смещение адреса: 0х02

Только чтение = 0xXXXX от производителя.

15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0

U_ID(31:16)

r r r r r r r r r r r r r r

Смещение адреса: 0х04

Только чтение = 0xxxxxxxxxxxxxxxxx от производителя.

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
							U_ID(63:48)							
r	r	r	r	r	r	r	r	r	r	r	r	r	r	r	r
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
							U_ID(47:32)							
r	r	r	r	r	r	r	r	r	r	r	r	r	r	r	r

Смещение адреса: 0х08

Только чтение = 0xXXXXXXXXXXX от производителя.

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
							U_ID(95:80)							
r	r	r	r	r	r	r	r	r	r	r	r	r	r	r	r
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
							U_ID(79:64)							
r	r	r	r	r	r	r	r	r	r	r	r	r	r	r	r

31. Поддержка отладки (DBG)


31.1. Обзор

STM32F10xxx построены вокруг ядра Cortex-M3 с аппаратной поддержкой отладки. Она позволяет останавливать ядро по выборке команды (контрольная точка) или доступу к данным (точка осмотра). Состояние остановленного ядра можно разглядывать на хосте.

Есть два интерфейса:

- Последовательный провод
- Порт отладки JTAG

Блок-схема уровней поддержки отладки STM32 MCU и Cortex-M3



NB: Средства отладки Cortex-M3 входят в Arm CoreSight Design Kit.

Средства отладки Arm Cortex-M3 включают:

- SWJ-DP: Последовательный провод / Порт отладки JTAG
- АНР-АР: Порт доступа к АНВ
- ІТМ: Макроячейка инструментальной трассировки
- FPB: Контрольная точка патча Flash
- DWT: Включение точки просмотра данных
- TPUI: Интерфейс блока порта трассировки (у корпусов с нужными ножками)
- ЕТМ: Встроенная макроячейка трассировки (у корпусов с нужными ножками)

У отладки STM32F10ххх есть:

- Гибкое назначение точек отладки
- Блок отладки МСU (поддержка экономных режимов, управление тактами и т.д.)

31.2. Документация от фирмы ARM


- Cortex-M3 r1p1 Technical Reference Manual (TRM) по адресу: http://infocenter.arm.com/
- Arm Debug Interface V5
- Arm CoreSight Design Kit revision r1p1 Technical Reference Manual

31.3. Порт отладки SWJ (последовательный провод и JTAG)

- JTAG Debug Port (JTAG-DP) это 5-контактный стандартный интерфейс JTAG с портом АНР-АР.
- The Serial Wire Debug Port (SW-DP) это 2-контактный (такты + данные) интерфейс с портом АНР-АР.

В SWJ-DP две ножки JTAG SW-DP мультиплексированы с некоторыми ножками JTAG из JTAG-DP.

На рисунке ниже асинхронный выход TRACE (TRACESWO) мультиплексируется с TDO. То есть асинхронная трассировка может использоваться с SW-DP, но не с JTAG-DP.



31.3.1. Механизм выбора JTAG-DP или SW-DP

По умолчанию активен порт JTAG-Debug.

Для переключения на SW-DP надо выдать JTAG последовательность TMS/TCK (на SWDIO и SWCLK):

- 1. Послать более 50 тактов TCK с TMS (SWDIO) =1
- 2. Послать 16 бит на TMS (SWDIO) = 0111100111100111 (старший бит первым)
- 3. Послать более 50 тактов ТСК с TMS (SWDIO) =1

31.4. Pinout and debug port pins

Варианты MCU STM32F10xxx выпускаются в корпусах с разным числом ножек и некоторые функции в разных корпусах могут различаться.

31.4.1. Ножки порта SWJ

Имя ножки		Порт JTAG		Порт SW	Ножка
SWJ-DP	Тип	Описание	Тип	Назначение	пожка
JTMS/SWDIO	I	Выбор режима теста JTAG	Ю	Ввод/Вывод SW	PA13
JTCK/SWCLK	ı	Такты теста JTAG	ı	Такты SW	PA14
JTDI	ı	Ввод данных JTAG	-	-	PA15
JTDO/ TRACESWO	0	Вывод данных JTAG	-	TRACESWO если разрешена асинхронная трассировка	PB3
NJTRST	I	nReset теста JTAG	-	-	PB4

31.4.2. Гибкое назначение ножек SWJ-DP

После RESET (SYSRESETn или PORESETn) все 5 ножек SWJ-DP сразу доступны отладчику (выходы трассировки надо назначать явно).

Распределением ножек ведает программа через регистр MCU (AFIO MAPR).

Используются три бита, обнуляемых по сбросу.

- AFIO MAPR (@ 0x40010004)
- READ: APB Без состояний ожидания
- WRITE: APB 1 состояние ожидания если буфер записи моста AHB-APB полон.

Биты 26:24= **SWJ CFG**[2:0]

Ставятся и снимаются программно.

Это число ножек, отведённых порту SWJ, дабы освободить их для GPIO.

По умолчанию равно "000" (все от подключения JTAG-DP). Можно ставить только один бит.

		Ножки ІС	Для SWJ		
Порты отладки	PA13/JTMS/ SWDIO	PA14 / JTCK / SWCLK	PA15 / JTDI	PB3 / JTDO	PB4 / NJTRST
Полн. SWJ (JTAG-DP + SW-DP) - Сброс	Х	Х	Х	х	x
Полн, SWJ (JTAG-DP + SW-DP) без NJTRST	Х	Х	Х	Х	
JTAG-DP выкл. SW-DP вкл.	Х	Х	Своб	одно	Свободно
JTAG-DP выкл. SW-DP вкл.		Свободно			

NB: Если буфер записи моста APB полон, то запись в регистр AFIO_MAPR занимает один дополнительный такт APB из-за двух тактов деактивации ножек JTAGSW для гарантии чистого уровня входных сигналов ядра nTRST и TCK.

- Такт 1: входные сигналы JTAGSW ставятся в 1 для nTRST, TDI и TMS и в 0 для TCK
- Такт 2: контроллер GPIO занимает ножки для сигналов SWJTAG (вроде направления, подпорки/ подтяжки, активации триггеров Шмитта и пр.).

31.4.3. Внутренняя подпорка и подтяжка ножек JTAG

Входы JTAG не должны быть плавающими, поскольку они напрямую подключены к триггерам. Особенно ножка SWCLK/TCK.

Входы JTAG имеют:

- NJTRST: подпорку
- JTDI: подпорку
- JTMS/SWDIO: подпорку
- TCK/SWCLK: подтяжку

Ножка JTAG IO возвращается контроллеру GPIO. По сбросу ножки GPIO получают состояние:

- NJTRST: подпорки
- JTDI: подпорки
- JTMS/SWDIO: подпорки
- JTCK/SWCLK: подтяжки
- JTDO: плавающие AF выход/вход

Это стандартные GPIO.

NB: Стандарт JTAG IEEE советует подпирать TDI, TMS и nTRST, для TCK советов нет. Но для JTCK внутренняя подтяжка нужна.

31.4.4. Последовательный провод и свободные ножки GPIO

Последовательный провод DP выделяется установкой release SWJ_CFG=010 сразу после сброса. Ножки PA15, PB3 и PB4 освобождаются.

При отладке хост:

- Под системным сбросом, назначает все ножки SWJ (JTAG-DP + SW-DP).
- Под системным сбросом, посылает последовательность переключения из JTAG-DP в SW-DP.
- Под системным сбросом, отладчик ставит контрольную точку на вектор сброса.

- Системный сброс снимается и ядро останавливается.
- Вся связь отладки идет по SW-DP, остальные ножки свободны.

NB: Освобождённые ножки отладки некоторое время остаются в состоянии подпорки-входа (nTRST, TMS, TDI), подтяжки (TCK) или в третьем состоянии выхода (TDO) вплоть до момента освобождения программой.

Если ножки отладки (JTAG or SW or TRACE) отведены отладке, то конфигурация контроллера IOPORT на них не влияет.

31.5. Подключение STM32F10xxx JTAG TAP


В STM32F10xxx MCU есть два последовательно включённых JTAG TAP, сканер границ TAP (IR шириной 5-бит) и Cortex-M3 TAP (IR шириной 4-бит).

Доступ к TAP Cortex-M3 для отладки:

- 1. Сначала вдвигаем команду BYPASS сканера границ TAP.
- 2. Затем, для каждого сдвига IR, цепочка скана содержит 9 бит (=5+4) и должна быть вдвинута команда неиспользованного TAP с помощью команды BYPASS.
- 3. По каждому сдвигу данных, неиспользованный TAP, стоящий в режиме BYPASS, добавляет 1 лишний бит в цепочку скана данных.

NB: **Важно**: Поскольку SW включается JTAG последовательностью, то сканер границ TAP автоматически отключается (JTMS высокий).

Подключение JTAG TAP



31.6. ID коды и блокировка

Разработчикам инструментов рекомендуется блокировать их изделия по коду DEVICE ID, лежащему во внешней PPB памяти по адресу 0xE0042000.

31.6.1. ID код устройства MCU

ID содержит номер части ST MCU ревизию кристалла. Это часть компонента DBG_MCU. Он доступен и портам отладки JTAG и SW и программе даже во время сброса MCU.

Отладчики должны использовать только DEV ID[11:0].

DBGMCU_IDCODE

Адрес: 0xE004 2000

Только чтение, доступ 32 бита.

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
	REV_ID[15:0]														
r	r	r	r	r	r	r	r	r	r	r	r	r	r	r	r
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
	Reserved								DEV_	ID[11:0]					
				r	r	r	r	r	r	r	r	r	r	r	r

— <u>Биты 31:16</u> **REV_ID[15:0]:** Ревизия

Устройства низкой плотности:

– 0x1000 = Ревизия А

Устройства средней плотности:

- 0x0000 = Ревизия А
- 0x2000 = Ревизия В
- 0x2001 = Ревизия Z
- 0x2003 = Ревизия 1, 2, 3, X или Y

Устройства высокой плотности:

- 0x1000 = Ревизия A или 1
- 0х1001 = Ревизия Z
- 0x1003 = Ревизия 1, 2, 3, X или Y

Устройства XL-плотности:

– 0x1003 = Ревизия А или 1

Сетевые устройства:

- 0x1000 = Ревизия А
- 0x1001 = Ревизия Z
- <u>Биты 15:12</u>
 Резерв, не трогать.
- <u>Биты 11:0</u> **DEV_ID[11:0]**: Идентификатор устройства

Устройства низкой плотности: 0x412 Устройства средней плотности: 0x410 Устройства высокой плотности: 0x414 Устройства XL-плотности: 0x430

Сетевые устройства: 0х418

31.6.2. Сканер границ ТАР (BSC)

ID код JTAG

- Устройства низкой плотности:
 - -0x06412041 =Ревизия A
- Устройства средней плотности:
 - 0x06410041 = Ревизия A
 - 0х16410041 = Ревизия В, Ревизия Z, Ревизия Y
- Устройства высокой плотности:
 - -0x06414041 = Ревизия A, Ревизия Z, Ревизия Y
- Устройства XL-плотности
 - -0x06430041 =Ревизия A
- Сетевые устройства:
 - -0x06418041 = Ревизия A, Ревизия Z

31.6.3. Cortex-M3 TAP

Cortex-M3 JTAG ID код неизменяемый, доступен только по JTAG DP, равен 0x3BA00477 (Cortex-M3 r1p1-01 rel 0).

31.6.4. Cortex-M3 JEDEC-106 ID код

Он лежит в 4KB таблице ROM на внутренней шине PPB по адресу 0xE00FF000_0xE00FFFFF. Доступен по JTAG DP, SW DP и программе.

31.7. Порт JTAG DP

Это стандартная машина состояний JTAG с 4-бит регистром команд (IR) и 4 регистрами данных.

Таблица 219. Регистры данных JTAG DP

IR(3:0)	Регистр	Детали
1111	BYPASS [1 бит]	
1110	IDCODE [32 бита]	ID CODE = 0x3BA00477 (Arm Cortex-M3 r1p1-01rel0)
1010	DPACC [35 бит]	Регистр доступа к порту отладки, инициализирует порт и разрешает доступ к регистрам. — При передаче данных IN: Биты 34:3 = DATA[31:0] = 32-бит данные для запроса записи Биты 2:1 = A[3:2] = 2-бит адрес регистра порта отладки. См. Таблицу 220. Бит 0 = RnW = Запрос чтения (1) или записи (0). — При передаче данных OUT: Биты 34:3 = DATA[31:0] = 32-бит данные для запроса чтения Биты 2:0 = ACK[2:0] = 3-бит Подтверждения: 010 = OK/FAULT 001 = WAIT OTHER = резерв
1011	АРАСС [35 бит]	Регистр доступа к порту доступа, инициализирует порт и разрешает доступ к регистрам. — При передаче данных IN: Биты 34:3 = DATA[31:0] = 32-бит данные для запроса записи Биты 2:1 = A[3:2] = 2-бит адрес регистра AP. Бит 0 = RnW = Запрос чтения (1) или записи (0). — При передаче данных OUT: Биты 34:3 = DATA[31:0] = 32-бит данные для запроса чтения Биты 2:0 = ACK[2:0] = 3-бит Подтверждения: 010 = OK/FAULT 001 = WAIT ОТНЕЯ = резерв Регистров AP много (см. AHB-AP) они адресуются комбинацией: — значения A[3:2] — текущего значения регистра DP SELECT
1000	ABORT [35 бит]	Аборт-регистр – Биты 31:1 = Резерв – Бит 0 = DAPABORT: запись 1 делает аборт DAP.

Таблица 220. 32-бит регистры порта отладки по адресу А[3:2]

Адрес	A[3:2]	Описание
0x0	00	Резерв, не трогать.
0x4	01	Регистр DP CTRL/STAT для: – Запроса включения питания системы или отладки – Конфигурации передач доступа к AP – Управление сравнением и проверкой вталкивания. – Чтения некоторых флагов (переполнение, подтверждения включения)
0x8	10	Регистр DP SELECT для выбора порта доступа и 4-слов окна регистров: – Биты 31:24: APSEL: выбор текущего AP – Биты 23:8: резерв – Биты 7:4: APBANKSEL: выбор 4-слов окна регистров текущего AP – Биты 3:0: резерв
0xC	11	Регистр DP RDBUFF для получения результата последовательности операций (без запроса новой операции JTAG-DP)

31.8. Порт SW DP

31.8.1. Введение в протокол SW

Имеет две линии:

SWCLK: такты от хостаSWDIO: двунаправленная

Протокол имеет два банка регистров (DPACC и APACC) для чтения и записи.

Биты передаются начиная с младшего.

Линия SWDIO должна иметь внешнюю подпорку на плате (рекомендуется $100 \text{ K}\Omega$).

При каждом изменении направления SWDIO вставляется задержка переключения. Обычно это время одного бита, зависит от частоты SWCLK.

31.8.2. Последовательность протокола SW

Состоит из трёх фаз:

- 1. Пакет запроса (8 бит) от хоста
- 2. Ответ подтверждения (3 бита) для хоста
- 3. Передача данных (33 бита) от или для хоста

Таблица 221. Пакет запроса (8-бит)

Бит	Имя	Описание
0	Start	Должен быть "1"
1	APnDP	0: DP, 1: AP
2	RnW	0: Запрос записи 1: Запрос чтения
4:3	A[3:2]	Поле адреса регистров DP или AP (см. <i>Таблицу 220</i> .)
5	Parity	Бит чётности
6	Stop	0
7	Park	Не выдаётся хостом. Должен читаться "1" из-за подпорки

Пакет запроса всегда сопровождается задержкой переключения (обычно 1 бит).

Таблица 222. Ответ АСК (3 бита)

Бит	Имя	Описание
02	ACK	001: FAULT 010: WAIT 100: OK

Ответ АСК должен сопровождаться задержкой переключения для передачи READ или при получении ответа WAIT или FAULT.

Таблица 223. Передача DATA (33 бита)

Бит	Имя	Описание
031	WDATA RDATA	Данные записи или чтения
32	Parity	Бит чётности для 32 битов данных

Передача DATA должна сопровождаться задержкой переключения только для передачи READ.

31.8.3. Машина состояний SW-DP (сброс, простой, ID код)

Код ID машины состояний SW-DP соответствует стандарту JEP-106 и равен 0x1BA01477 (соответствует Cortex-M3 r1p1).

NB: Пока устройство читает ID код, машина состояний SW-DP неактивна.

- Машина идёт в состояние RESET после сброса по питанию, после переключения DP из JTAG в SWD или после более чем 50 тактов высокого состояния линии
- Машина идёт в состояние IDLE если линия низкая не менее двух тактов после состояния RESET.
- После состояния RESET при входе в IDLE надо сначала **обязательно** выполнить READ к регистру DP-SW ID CODE. На другой запрос устройство выдаст ответ FAULT.

См. Cortex-M3 r1p1 TRM и CoreSight Design Kit r1p0 TRM.

31.8.4. Доступ чтения/записи DP и AP

- Чтение DP не постируется: ответ может быть немедленным (ACK=OK) или задержанным (ACK=WAIT).
- Чтение AP постируется, то есть результат возвращается в следующей передаче. Если следующее обращение это не доступ к AP, то результат надо получить из регистра DP-RDBUFF. Флаг успешного чтения READOK в регистре DP-CTRL/STAT обновляется по каждому запросу чтения из AP или из RDBUFF.
- У SW-DP есть буфер записи (для обоих DP или AP). Если он полон, то устройство отвечает "WAIT" за исключением чтения IDCODE или CTRL/STAT или записи ABORT.
- Из-за асинхронности доменов SWCLK и HCLK после передачи бита чётности операции записи нужны два дополнительных такта SWCLK низкого состояния линии (состояние IDLE). Это особенно важно при записи запроса включения питания CTRL/STAT. Иначе следующая передача будет сбойной.

31.8.5. Регистры SW DP

Доступ к ним идёт при APnDP=0

Таблица 224. Регистры SW DP

A[3:2]	R/W	Бит CTRLSEL регистра SELECT	Регистр	Заметки
0	Read	-	IDCODE	The manufacturer code is not set to ST code. 0x1BA01477 (identifies the SW-DP)
0	Write	-	ABORT	-
1	Read/ Write	0	DP- CTRL/STAT	Назначение: – запрос включения питания системы или отладки – конфигурация передач для доступа к АР – управление сравнением и проверкой вталкивания. – чтение некоторых флагов(переполнение, подтверждения включения)
1	Read/ Write	1	WIRE CONTROL	Для управления физическим протоколом (вроде длины задержки)
10	Read	-	READ RESEND	Повторная передача данных без повторения запроса АР.
10	Write	-	SELECT	Выбор текущего порта доступа и активного окна регистров
11	Read/ Write	-	READ BUFFER	Чтение буфера после предыдущего запроса чтения АР

31.8.6. Регистры SW AP

Регистры доступны при APnDP=1

Регистров АР много (см. АНВ-АР), адресуются они с помощью:

- Значения А[3:2]
- Текущего значения регистра DP SELECT

31.9. АНВ-АР (порт доступа к АНВ) - для JTAG-DP и SW-DP

Свойства:

- Доступ к системе не зависит от состояния процессора.
- AHB-AP доступен и SW-DP и JTAG-DP.
- AHB-AP является ведущим AHB на Матрице Шин. Отсюда, ему доступны все шины данных (Dcode Bus, System Bus, внутренняя и внешняя шина PPB), кроме шины ICode.
- Поддерживаются Bitband-передачи.
- Передачи АНВ-АР минуют FPB.

Адрес 32-бит регистров АНР-АР 6-битный (до 64 слов или 256 байт) и состоит из:

- c) Биты [7:4] = биты[7:4] APBANKSEL регистра DP SELECT
- d) Биты [3:2] = 2 бита адреса из A[3:2] из 35-бит пакета запроса SW-DP.

АНВ-АР Cortex-M3 имеет 9 x 32-бит регистров:

Таблица 225. Регистры Cortex-M3 AHB-AP

Смещени е адреса	Имя регистра	Замечания				
0x00	Слово управления и статуса АНВ-АР	Configures and controls transfers through the AHB interface (size, hprot, status on current transfer, address increment type				
0x04	Адрес передачи АНВ-АР	_				
0x0C	Данные чтения/записи АНВ-АР	_				
0x10	Банк данных 0 АНВ-АР					
0x14	Банк данных 1 АНВ-АР	Прямое отображение 4 выравненных слов данных без изменения				
0x18	Банк данных 2 АНВ-АР	регистра Адреса Передачи.				
0x1C	Банк данных 3 АНВ-АР					
0xF8	Адрес ROM отладки AHB-AP	Базовый адрес интерфейса отладки				
0xFC	Регистр ID AHB-AP	_				

31.10.Отладка ядра

Она доступна по регистрам отладки через порт АНВ-АР. Процессор может обращаться к ним по внутренней шине РРВ. Их четыре:

Таблица 226. Регистры отладки ядра

Регистр	Описание
DHCSR	32-бит регистр статуса и управления пошаговой отладки ядра.
DCRSR	17-бит регистр выбора регистра ядра.
DCRDR	32-бит регистр данных из/для регистра ядра.
DEMCR	32-бит регистр отладки исключений и мониторинга, содержит бит <i>TRCENA</i> разрешения TRACE.

NB: Важно: эти регистры сбрасываются только по включению питания.

См. Cortex-M3 r1p1 TRM. Для Останова по сбросу надо:

- поставить бит 0 (VC_CORRESET) регистра DEMCR.
- поставить бит 0 (С DEBUGEN) регистра DHCSR.

31.11.Отладка под сбросом системы

Источники сброса системы:

- POR (включение питания) выставляет RESET по каждому включению питания.
- Внутренний сторожевой таймер
- Программный сброс
- Внешний сброс

Cortex-M3 различает сброс отладки (обычно PORRESETn) и другой (SYSRESETn). То есть отладчик может подключиться во время сброса, остановив ядро при чтении вектора сброса. Тогда хост освобождает системный сброс и ядро останавливается без выполнения команды. Кроме того, под системным сбросом можно ставить любые функции отладки.

NB: Настоятельно рекомендуется ставить контрольную точку вектора сброса под системным сбросом.

31.12.FPB (Точка патча Flash)

Блок FPB:

- реализует аппаратные контрольные точки
- направляет команды и данные из пространства кода в системное пространство. Так можно исправлять ошибки в пространстве кода.

Использование Программного патча и Аппаратных точек взаимно исключающее.

FPB содержит:

- 2 компаратора литералов для чтения из пространства кода и направления в пространство системы.
- 6 компараторов команд для выборки из пространства кода. Их можно использовать для переключения в соответствующее пространство системы или выдачи команды контрольной точки.

31.13.DWT (Запуск точки осмотра данных)

Блок DWT состоит из 4 компараторов. Они конфигурируются как:

- аппаратная контрольная точка
- запуск ЕТМ
- читатель РС
- читатель адреса данных

Для профилирования DWT имеет счётчики:

- Тактов
- Вложенных команд
- Блоков операций загрузки /записи (LSU)
- Тактов сна
- СРІ (тактов на команду)
- Прерываний

31.14.ІТМ (Макроячейка инструментальной трассировки)

31.14.1.Общее описание

ITM поддерживает трассировку ОС и программных событий в стиле printf. ITM выдаёт пакеты:

- Software trace. Программа может писать в регистр стимула ITM.
- Hardware trace. Пакеты создаёт DWT, а выдаёт ITM их.
- **Time stamping.** Метки времени выдаются относительно пакетов. Для этого в ITM есть 21-бит счётчик. Считает он такты Cortex-M3 или выходные такты от *Serial Wire Viewer* (SWV).

Пакеты от ITM выдаются TPIU (Trace Port Interface Unit). Форматтер TPIU добавляет свои пакеты (см. TPIU) и выводит полную последовательность пакетов хосту отладчика.

При использовании ITM бит TRCEN в регистре DEMCR должен стоять.

31.14.2. Пакеты меток времени, синхронизации и переполнения

Пакеты меток времени содержат время, общее управление и синхронизацию. Они используют счётчик меток времени (21 бит) с возможным предделителем, который сбрасывается по каждой выдаче метки. Он тактируется от тактов CPU или SWV.

Пакет синхронизации состоит из 6 байтов 0x80_00_00_00_00, которые передаются ТРІИ как 00 00 00 00 80 (младший бит вперёд).

Пакет синхронизации управляет пакетами меток, он выдаётся по каждому запуску DWT.

Для этого DWT должен запускать ITM: стоит **CYCCNTENA** в регистре управления DWT. Кроме того, должен стоять бит **SYNCENA** регистре управления ITM.

Если бит **SYNCENA** не стоит, то DWT выдаёт запуск синхронизации TPIU, который посылает только пакеты синхронизации TPIU, но не пакеты синхронизации ITM.

Пакет переполнения состоит из специальных пакетов меток времени, извещающих о том, что данные писались в полный FIFO.

Таблица 227. Главные регистры ITM

Адрес	Регистр	Детали			
@E0000FB0	Блокировка доступа к ITM	Запись 0xC5ACCE55 разрешает запись в другие регистры ITM			
		Биты 31-24 = всегда 0			
		Бит 23 = Занят			
		Биты 22-16 = 7-бит АТВ ID источника данных трассировки.			
		Биты 15-10 = всегда 0			
		Биты 9:8 = TSPrescale = Предделитель меток времени			
@E0000E80	Управление трассировкой ITM	Биты 7-5 = Резерв			
		Бит 4 = SWOENA = Разрешить такты SWV для меток времени.			
		Бит 3 = DWTENA: Разрешить Стимул DWT			
		Бит 2 = SYNCENA: 1 разрешает DWT выдавать запуск синхронизации TPIU для выдачи пакетов синхронизации.			
		Бит 1 = TSENA (Разрешение меток времени)			
		Бит 0 = ITMENA: Глобальный бит разрешения ITM			
		Бит 3: маска разрешения портов трассировки 31:24			
@E0000E40	Привилегии	Бит 2: маска разрешения портов трассировки 23:16			
@E0000E40	трассировки ITM	Бит 1: маска разрешения портов трассировки 15:8			
		Бит 0: маска разрешения портов трассировки 7:0			
@E0000E00	Разрешение трассировки ITM	Каждый бит разрешает один порт Стимула для выдачи трассировки.			
@E0000000- E000007C	Регистры портов Стимула 0-31	Запиши 32-бит данные в выбранный порт Стимула (их 32) для его трассировки.			

Пример конфигурации

Выводим простое число в TPIU:

- Организуем TPIU и назначаем TRACE I/O записью в DBGMCU_CR
- Пишем 0xC5ACCE55 в регистр блокировки ITM
- Пишем 0x00010005 в регистр управления трассировкой ITM для включения ITM с разрешённым Sync и ATB ID, отличным от 0x00
- Пишем 0x1 в регистр разрешения трассировки ITM для включения порта Стимула 0
- Пишем 0x1 в регистр привилегий трассировки ITM для снятия маски портов Стимула 7:0
- Пишем выводимое число в порт Стимула, регистр 0

31.15.ЕТМ (Встроенная макроячейка трассировки)

31.15.1.Общее описание

ETM позволяет отследить выполнение программы. За данными следят через компонент DWT макроячейки ITM, за командами через ETM.

ETM передаёт информацию пакетами по запуску от встроенных ресурсов. Эти ресурсы программируются независимо, источник запуска определяется регистром События запуска (0xE0041008). Это может быть простым событием (от компаратора адреса) или логическим

уравнением 2 событий. Источник запуска это один из 4 компараторов модуля DWT. Отслеживаются события:

- Совпадение такта
- Совпадение адреса данных

ETM выдаёт пакеты TPIU. Форматтер TPIU добавляет свои пакеты и выдаёт полную последовательность пакетов отладчику хоста.

31.15.2.Протокол сигналов ЕТМ и типы пакетов

Эта часть описана в главе 7 документа ETMv3 Signal Protocol of the Arm IHI 0014N.

31.15.3.Главные регистры ЕТМ

Таблица 228. Главные регистры ЕТМ

Адрес	Регистр	Детали
0xE0041FB0	Блокировка доступа ETM	Запись 0xC5ACCE55 разрешает запись в другие регистры ETM.
0xE0041000	Управление ETM	Управление общими операциями ETM.
0xE0041010	Статус ETM	Информация о текущем статусе трассировки и логике запуска.
0xE0041008	Событие запуска ЕТМ	Определяет событие запуска.
0xE004101C	Компаратор трассировки ЕТМ	Выбирает компаратор.
0xE0041020	Событие трассировки ЕТМ	Определяет событие трассировки.
0xE0041024	Старт/Стоп трассировки ЕТМ	Определяет события Старта и Стопа трассировки.

31.15.4. Пример конфигурации ЕТМ

Выводим простое число в TPIU:

- Конфигурируем TPIU и разрешаем I/IO_TRACEN для назначения TRACE I/O в устройствах высокой и XL-плотности.
- Пишем 0xC5AC CE55 to the ETM Lock Access Register to unlock the write access to the ITM registers
- Пишем 0x0000 1D1E в регистр управления ETM (конфигурируем трассировку)
- Пишем 0x0000 406F в регистр события запуска ЕТМ (выбираем событие)
- Пишем 0x0000 006F в регистр разрешения события ETM (выбираем событие start/stop)
- Пишем 0x0000 0001 в регистр Start/stop ETM (включаем трассировку)
- Пишем 0x0000191Е в регистр управления ЕТМ (конец конфигурации)

31.16.Компонент отладки MCU (DBGMCU)

Он поддерживает:

- Режимы пониженного питания
- Управление тактированием таймеров, сторожевых таймеров, I²C и bxCAN в контрольных точках
- Назначение ножек трассировки

31.16.1.Поддержка отладки в режимах пониженного питания

В эти режимы попадают после команд WFI и WFE. Их несколько.

Ядро не позволяет при отладке выключать FCLK или HCLK. Для отладки ставим регистры конфигурации:

• В режиме Cна отладчик заранее ставит бит DBG_SLEEP в регистре DBGMCU_CR. Так HCLK запитывается от FCLK.

• В режиме Останова отладчик заранее ставит бит DBG_STOP. Так FCLK и HCLK запитываются от внутреннего RC генератора.

31.16.2.Поддержка отладки для таймеров, сторожевиков, bxCAN и I²C

Надо решить будут ли таймеры работать внутри контрольной точки:

- Могут считать. Обычно это нужно при ШИМ управлении моторами и т.п.
- Не могут считать. Это надо сторожевым таймерам.

Для bxCAN можно выбрать блокировку обновления регистра приёма.

Для I²C можно выбрать блокировку таймаута SMBUS.

У остановленных таймеров ($DBG_TIMx_STOP = 1$) с инверсными выходами, они выключены (как будто снят бит MOE).

31.16.3.Регистр конфигурации отладки MCU

Это относится к поддержке:

- Режимов пониженного питания
- Таймеров и сторожевиков and
- bxCAN
- Назначения ножек трассировки

Регистр DBGMCU С лежит на внешней шине PPB по адресу 0xE0042004

Он асинхронно сбрасывается PORESET (не системным). Отладчик может писать в него под системным сбросом. Если хост отладчика не поддерживает этих функций, то это можно делать программно.

DBGMCU_CR register

Адрес: 0xE004 2004 PORESET: 0x0000 0000

Доступен только словами (32 бита)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Res.	DBG_ TIM11 STOP	DBG_ TIM10 STOP	DBG_ TIM9_ STOP	DBG_ TIM14 STOP	DBG_ TIM13 STOP	DBG_ TIM12_ STOP				DGB_C AN2_S TOP	DBG_ TIM7_ STOP	DBG_ TIM6_ STOP	DBG_ TIM5_ STOP	DBG_ TIM8_ STOP	DBG_I2C2 _SMBUS_ TIMEOUT
	rw	rw	rw	rw	rw	rw				rw	rw	rw	rw	rw	rw
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
DBG_I2C1 _SMBUS_ TIMEOUT	DBG_ CAN1 STOP	DBG_ TIM4_ STOP	DBG_ TIM3_ STOP	DBG_ TIM2_ STOP	DBG_ TIM1_ STOP	DBG_ WWDG	DBG_ IWDG STOP	TRACE_ MODE [1:0]		TRACE IOEN	Rese	erved	DBG_ STAND BY	DBG_ STOP	DBG_ SLEEP
rw	rw	rw	rw	rw	rw	rw	rw rw rw		rw			rw	rw	rw	


- <u>Бит 31</u>
 Резерв, не трогать.
- <u>Биты 30:25</u> **DBG_TIMx_STOP:** Счётчик TIMx стоит при стоящем ядре (x=9..14)
 - 0: Счётчик считает, его выводы выводят.
 - 1: Счётчик стоит, его выводы отключены (как при останове по событию break).
- <u>Биты 24:22</u>
 Резерв, не трогать.
- <u>Бит 21</u> **DBG_CAN2_STOP:** CAN2 стоит при стоящем ядре
 - 0: Нормальное поведение
 - 1: Регистры приёма CAN2 заморожены
- <u>Биты 20:17</u> **DBG TIMx STOP:** Счётчик TIMx стоит при стоящем ядре (x=8..5)
 - 0: Счётчик считает, его выводы выводят.
 - 1: Счётчик стоит, его выводы отключены (как при останове по событию break).
- <u>Бит 16</u> **DBG_I2C2_SMBUS_TIMEOUT:** Таймаут SMBUS стоит при стоящем ядре
 - 0: Нормальное поведение
 - 1: Таймаут SMBUS заморожен
- <u>Бит 15</u> **DBG_I2C1_SMBUS_TIMEOUT:** SMBUS timeout mode stopped when Core is halted
 - 0: Нормальное поведение
 - 1: Таймаут SMBUS заморожен

- Бит 14 **DBG CAN1 STOP:** CAN1 стоит при стоящем ядре
 - 0: Нормальное поведение
 - 1: Регистры приёма CAN1 заморожены
- <u>Биты 13:10</u> **DBG_TIMx_STOP:** Счётчик TIMx стоит при стоящем ядре (x=4..1)
 - 0: Счётчик считает
 - 1: Счётчик стоит
- <u>Бит 9</u> **DBG_WWDG_STOP**: Оконный сторожевик стоит при стоящем ядре
 - 0: Работает
 - 1: Стоит
- <u>Бит 8</u> **DBG_IWDG_STOP:** Независимый і сторожевик стоит при стоящем ядре
 - 0: Работает
 - 1: Стоит
- Биты 7:5 **TRACE MODE[1:0]** и **TRACE IOEN**: Назначение ножек трассировки
 - TRACE IOEN=0:
 - TRACE_MODE=xx: TRACE ноги не назначены (по умолчанию)
 - TRACE IOEN=1:
 - TRACE MODE=00: Назначения TRACE для асинхронного режима
 - TRACE_MODE=01: Назначения TRACE для синхронного режима с TRACEDATA=1
 - TRACE_MODE=10: Назначения TRACE для синхронного режима с TRACEDATA=2
 - TRACE_MODE=11: Назначения TRACE для синхронного режима с TRACEDATA=4
- <u>Биты 4:3</u> Резерв, не трогать.
- <u>Бит 2</u> **DBG_STANDBY**: Режим Standby отладки
 - 0: (FCLK=Off, HCLK=Off) Вся цифровая часть отключена. Для программы выход из Standby равен выбору вектора сброса (кроме битов статуса)
 - 1: (FCLK=On, HCLK=On) Цифровая часть запитана, FCLK и HCLK кормятся от внутреннего RC генератора. При выходе из Standby MCU выдаёт системный сброс.
- Бит 1 **DBG STOP**: Режим Stop отладки
 - 0: (FCLK=Off, HCLK=Off) Все такты, включая HCLK и FCLK отключены. Выход из STOP равен выходу после RESET (CPU тактируется от внутреннего 8 MHz RC генератора (HSI)).
 - 1: (FCLK=On, HCLK=On) FCLK и HCLK питаются от внутреннего RC генератора.
 - В обоих случаях при выходе из STOP надо восстановить нормальное тактирование
- <u>Бит 0</u> **DBG_SLEEP:** Режим Sleep отладки
 - 0: (FCLK=On, HCLK=Off) FCLK кормится системными тактами, HCLK выключен. Контроллер тактов не сбрасывается.
 - 1: (FCLK=On, HCLK=On) HCLK и FCLK получают системные такты (как заповедано Программой).

31.17.TPIU (Блок интерфейса порта трассировки)

31.17.1.Введение

TPIU это мост для данных от ITM и ETM. Выходной поток данных включает ID источника трассировки и отправляется *анализатору порта трассировки* (TPA). Тут мы имеем простенький TPIU, специальную версию CoreSight TPIU.



31.17.2. Назначение ног TRACE

• Асинхронный режим

Ему нужна 1 дополнительная нога, она есть всегда. Доступен только в режиме SW (не в JTAG).

Таблица 229. Асинхронная нога TRACE

Имя ножки TPUI	Туре	Description	STM32F10xxx pin assignment					
TRACESWO	О	TRACE Async Data Output	PB3					

• Синхронный режим

Здесь нужны от 2 до 6 дополнительных ног, они есть только в больших корпусах. Доступен в режимах JTAG и SW.

Таблица 230. Синхронные ноги TRACE

Имя ножки TPUI	Туре	Description	Нога						
TRACECK	О	TRACE Clock	PE2						
TRACED[3:0]	o	TRACE Sync Data Outputs Can be 1, 2 or 4.	PE[6:3]						

Назначение ножек TRACE TPUI

По умолчанию, эти ножки не назначены. Они назначаются битами TRACE_IOEN и TRACE_MODE в регистре конфигурации отладки MCU. Это выполняет хост. Число ног зависит от режима работы (асинхронный или синхронный).

- асинхронный режим: 1 дополнительная нога
- синхронный режим: от 2 до 5 ног, в зависимости от размера регистра порта (1, 2 или 4):
 - TRACECK
 - TRACED(0) при размере порта 1, 2 или 4
 - TRACED(1) при размере порта 2 или 4
 - TRACED(2) при размере порта 4
 - TRACED(3) при размере порта 4

Xост назначает ноги TRACE битами TRACE_IOEN и TRACE_MODE[1:0] регистра DBGMCU_CR.

Он лежит на внешней шине PPB и сбрасывается PORESET, отладчик может писать всего под системным сбросом.

Таблица 231. Гибкое назначение ног TRACE

DBGM	CU_CR	Режим Hora TRACE IO												
TRACE _IOEN	TRACE _MODE [1:0]		PB3 /JTDO/ TRACESWO	PE2/ TRACECK	PE3 / TRACED[0]	PE4 / TRACED[1]	PE5 / TRACED[2]	PE6 / TRACED[3]						
0	XX	No Trace	Свободно ¹			-								
1	0	Асихнрон.	TRACESWO	-	Свободно ¹									
1	1	Синхр. 1 бит		TRACECK	TRACED[0]	-	-	-						
1	10	Синхр. 2 бита	Свободно ¹	TRACECK	TRACED[0]	TRACED[1]	-	-						
1	11	Синхр. 4 бита		TRACECK	TRACED[0]	TRACED[1]	TRACED[2]	TRACED[3]						

^{1.} Свободна в режиме SW. В режиме JTAG назначена JTDO.

NB: По умолчанию вход тактов TPIU (TRACECLKIN) замкнут на GND. Он подключается к HCLK через 2 такта после установки бита TRACE IOEN.

Отладчик ставит режим трассировки в битах PROTOCOL[1:0] регистра SPP R TPIU.

- **PROTOCOL**=00: Синхронный
- PROTOCOL=01 или 10: SW (Manchester или NRZ) (асинхронный). По умолчанию 01

Размер порта TRACE пишется в биты[3:0] регистра CPSPS R:

- 0x1 1 нога (по умолчанию)
- 0x2 2 ноги
- 0x8 4 ноги

31.17.3.Форматтер TPUI

Он выводит данные 16-байт фреймами:

- 7 байтов данных
- 8 байтов, содержащих:
 - 1 бит (младший) индикатор байта DATA ('0) или ID ('1).
 - 7 битов (старшие) с данными или ID источника.
- 1 вспомогательный байт в котором 1 бит соответствует 1 байту из предыдущих 8:
 - для байта с данными это бит 0 данных.
 - для байта со сменой ID бит показывает, что ID change меняется.

31.17.4.Пакеты синхронизации фреймов TPUI

TPUI выдаёт два типа пакетов синхронизации:

• Пакет Синхронизации Фреймов (пакет Синхронизации Полным Словом) Это слово: 0x7F_FF_FF (младший бит выдаётся первым). Оно больше нигде не появляется, источника с ID е 0x7F нету.

Он периодически выдаётся между фреймами. В непрерывном режиме ТРА их выбрасывает.

• Пакет Синхронизации Полу-словом

Это полу-слово: 0x7F_FF (младший бит выдаётся первым).

Он периодически выдаётся между или внутри фреймов.

Выдаётся в непрерывном режиме, показывая TPA, что TRACE порт стоит в режиме IDLE (считывать TRACE не надо). TPA его выбрасывает.

31.17.5.Передача пакета синхронизации фреймов

Регистра Счётчика Синхронизации в TPIU нет и запуск синхронизации выдаёт ${\bf DWT}.$

Пакет фрейма синхронизации (0x7F_FF_FF) выдаётся:

- после каждого снятия сброса TPIU. Он снимается синхронно с передним фронтом такта TRACECLKIN. То есть выдаётся при стоящем бите TRACE_IOEN регистра DBGMCU_CFG. В этом случае за словом 0x7F_FF_FF не следует форматированный пакет.
- по каждому запуску DWT (DWT уже сообразован). Вариантов два:
 - Если бит SYNENA ITM снят, то выдаётся только слово 0x7F_FF_FF_FF без форматированного пакета за ним.
 - Если бит SYNENA ITM стоит, то последуют пакеты синхронизации ITM (0x80_00_00_00_00_00), форматированные TPUI (добавлен ID источника).

31.17.6.Синхронный режим

Данные могут выдаваться по 4, 2 или 1 ножкам: TRACED(3:0) Для отладчика подаются такты (TRACECK), которые подключаются к HCLK только при работе TRACE.

NB: В этом режиме стабильность тактов не нужна.

TRACE I/O (включая TRACECK) управляются передним фронтом TRACLKIN (равно HCLK). Отсюда частота TRACECK равна HCLK/2.

31.17.7. Асинхронный режим

Это дешёвый вариант вывода через одну ножку TRACESWO. Полоса ограничена.

Ножка TRACESWO мультиплексируется с JTDO и доступна во всех корпусах STM32F10xxx.

Здесь нужна постоянная частота TRACECLKIN с точностью 5% для UART (NRZ) и 10% для Манчестерского кода.

31.17.8.Подключение TRACECLKIN внутри STM32F10xxx

Bxoд TRACECLKIN уже подключён к HCLK. То есть в асинхронном режиме надо использовать фреймы времени при стабильной частоте CPU.

NB: **Важно:** в асинхронном режиме остерегайтесь того, что:

MCU тактируется от внутреннего генератора RC. Под сбросом его частота отличается от частоты после снятия сброса. То есть под сбросом TPA не должен включать трассировку битом **TRACE_IOEN** поскольку время в пакетах синхронизации под сбросом и без оного будет различаться.

31.17.9.registers TPIU

Регистры TPIU APB доступны только при стоящем бите TRCENA в регистре DEMCR. Иначе всегда читаются нули (их вывод разрешает PCLK в TPIU).

Таблица 232. Важные регистры ТРІU

Адрес	Регистр	Описание
0xE0040004	Размер текущего порта	Бит 0: Размер порта = 1 Бит 1: Размер порта = 2 Бит 2: Размер порта = 3, не поддерживается Бит 3: Размер порта = 4 Должен стоять только один бит. По умолчанию размер равен 1 (0х0000001)
0xE00400F0	Протокол выбранной ножки	Биты 1:0 = 00: Синхронный порт 01: SW вывод - Манчестер (по умолчанию) 10: SW вывод - NRZ 11: резерв
0xE0040304	Управление форматтером и сливом	Биты 31-9 = всегда '0 Бит 8 = TrigIn = индикация запуска, всегда '1 Биты 7-4 = всегда 0 Биты 3-2 = всегда 0 Бит 1 = EnFCont. У синхронного порта (в регистре протокола биты 1:0=00), этот бит всегда '1: форматер разрешён в непрерывном режиме. В асинхронном режиме (в регистре протокола биты 1:0 <> 00), этот бит ставится самостоятельно. Бит 0 = всегда 0 По умолчанию общее значение равно 0х102 NB: В синхронном режиме ножка TRACECTL наружу не выводится и форматтер всегда разрешён в непрерывном режиме - он вставляет пакеты идентификации источника.
0xE0040300	Статус форматтера и слива	В Cortex-M3 не используется, всегда читается как 0x00000008

31.17.10. Пример конфигурации

- Ставим бит TRCENA в регистре DEMCR
- В регистр размера порта TPIU пишем нужное число (по умолчанию там 0x1 для 1-бит порта)
- В регистр управления форматтером и сливом ТРІИ пишем 0х102 (значение по умолчанию)
- В регистре протокола TPIU выбираем синхронный или асинхронный протокол. Пример: 0x2 для асинхронного режима NRZ (как у UART)
- В регистр DBGMCU пишем 0x20 (бит IO_TRACEN) для назначения TRACE I/O асинхронного режима. В это время выдаётся пакет синхронизации TPIU (FF_FF_FF_7F)
- Конфигурируем ITM и пишем в регистр Стимула ITM для выдачи числа.

31.18.Карта регистров DBG

Addr.	Register	34		30	29	28	27	 26	25	24	47	23	2, 2,	. 00	19	. 2	17	16	15	14	13	12	! [10	? o	. «	7	. હ	י עי	4	. د	2	٠.	. 0
0xE0042000	DBGMCU_ IDCODE		REV_ID										DEV_ID																					
	Reset value ⁽¹⁾	Х	Х	X	(Χ	Χ	Х	Х	Χ	Х	X	Х	Х	Х	Х	Х	Χ					Χ	Х	Χ	Х	Х	Χ	Χ	Х	Х	Х	Х	Х
0xE0042004	DBGMCU_CR		Reserved						DGB CAN2 STOP	DBG_TIM7_STOP	DBG_TIM6_STOP	DBG_TIM5_STOP	DBG_TIM8_STOP	DBG_I2C2_SMBUS_TIMEOUT	DBG_I2C1_SMBUS_TIMEOUT	DBG_CAN1_STOP	DBG_TIM4_STOP	DBG_TIM3_STOP	DBG_TIM2_STOP	DBG_TIM1_STOP	DBG_WWDG_STOP	DBG_IWDGSTOP	TRACE MODEL1:01	וייסטבן וייס	TRACE_IOEN	Poydosod	000,000	DBG_STANDBY	DBG_STOP	DBG_SLEEP				
	Reset value									-									0	0	0	0	0	0	0	0	0	0	0			0	0	0

Это ВСЁ!