Как формируется задержка 70 мс между DCLO и ACLO при 47 пФ и 20 кОм цепочке? Опции

[KilkennyCat]

Приветствую!
Подскажите, пожалуйста, как формируется задержка 70 мс между DCLO и ACLO, если постоянная времени R14C7 всего 0.00094 мс? При частоте регистра D11 3 МГц даже в лучшем случае задержка в нём не добавит практически ничего. Цепь 154 нагружена на вход триггера D3.1 (ЗАГЛ/СТР)
Сейчас выход D2.3 висит в воздухе, но задержки "мин 70 мс" нет. Увеличение ёмкости С7 ожидаемо даёт появление задержки. Я несколько в растерянности, буду благодарен на разъяснение, где ошибаюсь.